CN116110777A - 掺杂有杂质的硅薄膜、其制备方法以及半导体器件 - Google Patents

掺杂有杂质的硅薄膜、其制备方法以及半导体器件 Download PDF

Info

Publication number
CN116110777A
CN116110777A CN202111329444.6A CN202111329444A CN116110777A CN 116110777 A CN116110777 A CN 116110777A CN 202111329444 A CN202111329444 A CN 202111329444A CN 116110777 A CN116110777 A CN 116110777A
Authority
CN
China
Prior art keywords
silicon film
impurities
doped
amorphous silicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111329444.6A
Other languages
English (en)
Inventor
陈广辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111329444.6A priority Critical patent/CN116110777A/zh
Publication of CN116110777A publication Critical patent/CN116110777A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请提供了一种掺杂有杂质的硅薄膜、其制备方法以及半导体器件。该制备方法包括：将待处理晶圆放置在等离子体增强化学的气相沉积设备的反应腔体中；将硅烷和杂质氢化物通入至反应腔体中，并形成等离子体沉积在晶圆上，形成掺杂有杂质的非晶硅薄膜；对掺杂有杂质的非晶硅薄膜进行退火，形成掺杂有杂质的硅薄膜。通过边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，该方法的形成时间较短，掺杂的深度较深，并且，掺杂的浓度较高。另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。

Description

掺杂有杂质的硅薄膜、其制备方法以及半导体器件
技术领域
本申请涉及半导体领域，具体而言，涉及一种掺杂有杂质的硅薄膜、其制备方法以及半导体器件。
背景技术
单晶硅和多晶硅作为一种导电材料被广泛应用在半导体集成工艺中。低电阻率的磷掺杂氢化多晶硅薄膜通常作为三维存储器(3D NAND)中存储单元的连接层，其对3D NAND的发展起着至关重要的作用。
目前，掺P的多晶硅或者单晶硅薄膜的形成时间较长。因此，亟需一种能减少多晶硅或者单晶硅薄膜的形成时间的方法。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种掺杂有杂质的硅薄膜、其制备方法以及半导体器件，以解决发明人了解的技术方案中的多晶硅或者单晶硅薄膜的形成时间长的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种掺杂有杂质的硅薄膜的制备方法，包括：将待处理晶圆放置在等离子体增强化学的气相沉积设备的反应腔体中；将硅烷和杂质氢化物通入至所述反应腔体中，并形成等离子体沉积在所述待处理晶圆上，形成掺杂有杂质的非晶硅薄膜，其中，所述杂质氢化物为杂质和氢的化合物；对掺杂有杂质的所述非晶硅薄膜进行退火，形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜。
可选地，将硅烷和杂质氢化物通入至所述反应腔体中，包括：将所述硅烷以200～500sccm的流量通入所述反应腔体内。
可选地，将硅烷和杂质氢化物通入至所述反应腔体中，还包括：将所述杂质氢化物以100～200sccm的流量通入所述反应腔体内。
可选地，所述等离子体增强化学的气相沉积设备还包括加热器，所述加热器位于所述反应腔体的承载台内，所述制备方法还包括：控制所述加热器工作，以使得所述反应腔体内的温度在300～500℃之间。
可选地，所述等离子体增强化学的气相沉积设备还包括射频发生器，在形成所述非晶硅薄膜的过程中，控制所述射频发生器的输出功率在300～700W之间。
可选地，对所述非晶硅薄膜进行退火，形成多晶硅薄膜或者单晶硅薄膜，包括以下至少之一：对所述非晶硅薄膜进行激光退火；对所述非晶硅薄膜进行热退火。
可选地，所述杂质氢化物包括磷烷。
可选地，所述待处理晶圆的形成过程包括：形成衬底；在所述衬底上形成预备堆叠结构，所述预备堆叠结构包括交替设置的绝缘介质层和牺牲层；在所述预备堆叠结构中形成沟道孔，所述沟道孔抵接至所述衬底的表面上；在所述沟道孔中形成外延层、电荷阻挡层、电荷捕获层和电荷隧穿层；采用栅极层替换所述牺牲层，得到所述待处理晶圆。
根据本申请的另一方面，提供了一种掺杂有杂质的硅薄膜，所述硅薄膜采用任一种所述的制备方法形成。
根据本申请的又一方面，提供了一种半导体器件，包括硅薄膜，所述硅薄膜采用任一种所述的制备方法形成。
在本发明实施例中，首先，将待处理晶圆放置在等离子体增强化学的气相沉积设备的反应腔体中；然后，将硅烷和杂质氢化物通入至所述反应腔体中，并形成等离子体，沉积在所述晶圆上，形成非晶硅薄膜；最后，对掺杂有杂质的所述非晶硅薄膜进行退火处理，使得非晶硅薄膜形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜。该方法中，将硅烷和杂质氢化物通入反应腔体中，形成等离子体沉积在待处理晶圆上，以形成掺杂有杂质的非晶硅薄膜，然后经退火形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜，也就是说，在形成非晶硅薄膜的同时，进行杂质的掺杂，沉积形成掺杂有杂质的硅薄膜中，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，因此，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，该方法的形成时间较短。并且，该方法边沉积边掺杂，相比现有技术的掺杂工艺，其掺杂的深度较深，并且，掺杂的浓度较高，降低掺杂有杂质的多晶硅薄膜或单晶硅薄膜的电阻率；另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的一种掺杂有杂质的硅薄膜的制备方法的流程示意图；
图2示出了PECVD设备的结构示意图；
图3至图5示出了本申请的一种掺杂有杂质的硅薄膜的制备过程的结构示意图；
图6示出了薄膜电阻Rs与掺杂浓度之间的关系。
其中，上述附图包括以下附图标记：
10、晶圆；11、反应腔体；12、射频发生器；13、加热器；14、喷头；15、沟道层；16、存储单元；17、非晶硅薄膜；18、硅薄膜；19、承载台。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
目前，掺P的多晶硅薄膜的形成时间较长，发明人了解到主要是由于现有技术的技术方案中，主要利用热化学法加离子注入工艺制备，热化学法掺P的浓度较低，而离子注入的深度也有限制，导致整个工艺反应时间较长，并且掺杂的P浓度及梯度不可控。这样不仅增加反应成本，还大大降低了电学性能。为了减少多晶硅或者单晶硅薄膜的形成时间，本申请的一种典型的实施方式中，提供了一种掺杂有杂质的硅薄膜、其制备方法以及半导体器件。
根据本申请的实施例，提供了一种掺杂有杂质的硅薄膜的制备方法。图1是根据本申请实施例的掺杂有杂质的硅薄膜的制备方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，将待处理晶圆10(如图3所示的结构图)放置在等离子体增强化学的气相沉积设备的反应腔体中；
步骤S102，将硅烷和杂质氢化物通入至上述反应腔体11中，并形成等离子体沉积在上述晶圆10上，形成掺杂有杂质的非晶硅薄膜17，形成如图4所示的结构图，其中，上述杂质氢化物为杂质和氢的化合物；
步骤S103，对掺杂有杂质的上述非晶硅薄膜17进行退火，形成掺杂有杂质的硅薄膜18，该硅薄膜为多晶硅薄膜或者单晶硅薄膜，图5示出的是在晶圆上形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜的结构示意图。
上述的方法中，首先，将晶圆10放置在等离子体增强化学的气相沉积设备的反应腔体11中；然后，将硅烷和杂质氢化物通入至上述反应腔体11中，硅烷和杂质氢化物射频发生器12发出的电磁波的作用下，形成等离子体，并沉积在上述晶圆10上，形成非晶硅薄膜17；最后，对上述非晶硅薄膜17进行退火处理，使得非晶硅薄膜形成硅薄膜18，该硅薄膜为多晶硅薄膜或者单晶硅薄膜。该方法中，将硅烷和杂质氢化物通入反应腔体中，形成等离子体沉积在待处理晶圆上，以形成掺杂有杂质的非晶硅薄膜，然后经退火形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜，也就是说，在形成非晶硅薄膜的同时，进行杂质的掺杂，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，因此，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，本申请实施例提供的方法的形成时间较短。并且，该方法边沉积边掺杂，相比现有技术的掺杂工艺，其掺杂的深度较深，并且，掺杂的浓度较高，降低掺杂有杂质的多晶硅薄膜或单晶硅薄膜的电阻率；另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。
本申请的一种具体的实施例中，上述等离子体增强化学的气相沉积(PlasmaEnhanced Chemical Vapor Deposition，简称PECVD)设备包括上述反应腔体11和射频发生器12，该PECVD设备用于形成硅薄膜时的结构图如图2所示。
本申请的一种实施例中，将硅烷和杂质氢化物通入至上述反应腔体11中，包括将上述硅烷以200～500sccm的流量通入上述反应腔体11内。该实施例中，通过控制通入反应腔体的硅烷流量为200～500sccm，可以形成更加致密和均匀的硅薄膜。
当然，实际的应用中，硅烷并不限于上述的流量范围，具体本领域技术人员可以根据需求来调整。
本申请的再一种实施例中，将硅烷和杂质氢化物通入至上述反应腔体11中，还包括将上述杂质氢化物以100～200sccm的流量通入上述反应腔体11内。该实施例中，控制杂质氢化物以100～200sccm的流量通入反应腔体内，形成满足常规需求的掺杂浓度的非晶硅薄膜。
实际的应用中，本申请的上述杂质氢化物的流量也并不限于在100～200sccm之间，还可以为其他的流量范围，本领域技术人员可以根据实际情况控制杂质氢化物以其他合适的流量范围通入反应腔体中。
本申请的又一种实施例中，上述等离子体增强化学的气相沉积设备还包括加热器13，上述加热器13位于上述反应腔体11的承载台19内，上述制备方法还包括控制上述加热器13工作，以使得上述反应腔体内的温度在300～500℃之间。该实施例中，把反应腔体内的温度稳定在300～500℃之间，使得硅烷和杂质氢化物的反应更加充分，从而形成致密且均匀的硅薄膜，并且，在该温度范围内，杂质的掺杂效果更好，使得掺杂杂质的浓度可以更好地满足需求。
当然，反应腔体内的温度并不限于是上述的温度范围，还可以为其他的温度范围，本领域技术人员可以根据实际情况来选择合适的温度范围。
本申请的一种具体的实施例中，如图2所示，上述等离子体增强化学的气相沉积设备还包括喷头14，用于将硅烷和杂质氢化物的气体喷入等离子体增强化学的气相沉积设备反应腔体中。射频发生器一直向反应腔体中发出电磁波，硅烷和杂质氢化物的气体在电磁波的作用下，形成等离子体，然后沉积在晶圆上。
本申请的另一种实施例中，上述等离子体增强化学的气相沉积设备还包括射频发生器12，在形成上述非晶硅薄膜17的过程中，控制上述射频发生器12的输出功率在300～700W之间。该实施例中，射频发生器的输出功率稳定在300～700W之间，可以使硅烷和杂质氢化物在电磁波的作用下更好地形成等离子体并沉积在晶圆上，形成更为致密的非晶硅薄膜，且可以更好地提高硅薄膜中杂质的掺杂浓度，降低薄膜电阻率，改善电学性能。
实际的应用中，射频发生器的输出功率并不限于在300～700W之间，还可以为其他的功率范围，本领域技术人员可以根据实际情况来选择合适的功率范围。
本申请的再一种实施例中，对上述非晶硅薄膜17进行退火，形成硅薄膜18，该硅薄膜为多晶硅薄膜或者单晶硅薄膜，包括以下至少之一：对上述非晶硅薄膜17进行激光退火；对上述非晶硅薄膜17进行热退火。该实施例中，可以任选一种退火的方式对非晶硅硅薄膜进行退火，激活单晶硅中的杂质，并且可以通过对退火工艺条件的控制，从而形成多晶硅薄膜或者单晶硅薄膜。
如果采用激光退火，可以在短时间内完成退火，具体可以通过调整激光的强度和照射时间来控制形成多晶硅或者单晶硅。如果采用热退火方式，可以通过调整退火温度和时间来控制形成多晶硅或者单晶硅。
本申请的又一种实施例中，上述杂质氢化物包括磷烷。当然，本实施例中的杂质氢化物包括磷烷，但并不限于磷烷，还可以为其他与磷同族的元素的气体，例如硼烷和砷烷，也可以采用几种气体的混合，可以形成多种掺杂杂质的硅薄膜。
本申请的另一种实施例中，上述待处理晶圆的形成过程包括：形成衬底；在上述衬底上形成预备堆叠结构，上述预备堆叠结构包括交替设置的绝缘介质层和牺牲层；在上述预备堆叠结构中形成沟道孔，上述沟道孔抵接至上述衬底的表面上；在上述沟道孔中形成外延层、电荷阻挡层、电荷捕获层和电荷隧穿层；采用栅极层替换上述牺牲层，得到上述待处理晶圆。上述晶圆10为包括存储单元16的晶圆，上述非晶硅层沉积在上述存储单元的表面上，形成的多晶硅层与存储单元的沟道层15(具体的实施例中，也可以为多晶硅层)连接，形成导电沟通，用于连接存储单元和逻辑单元。
上述非晶硅层不仅可以沉积在存储单元的表面上，也可以沉积在其他半导体结构上。上述半导体结构可以为二维存储结构，也可以为三维存储结构，本领域技术人员可以根据实际情况将本申请的制作工艺应用在任何半导体结构上。
上述的存储单元还包括衬底、堆叠结构以及沟道孔结构，其中，堆叠结构形成在衬底上，上述预备堆叠结构包括交替设置的绝缘介质层和栅极；堆叠结构具有沟道孔，沟道孔抵接到衬底表面上；且沟道孔中形成外延层；沟道孔中还依次填充有上述电荷阻挡层、上述电荷捕获层和上述电荷隧穿层。
上述的各个结构层的材料也可以为发明人了解的技术方案中任何可行的材料，例如，电荷隧穿层可以为二氧化硅，沟道层可以为多晶硅层，当然，这些结构层的材料还可以替换为其他的合适的材料，此处就不再赘述了。
还需要说明的是，具体的电荷阻挡层的材料可以为发明人了解的技术方案中的任何可行的材料，比如二氧化硅等，电荷阻挡层的形成方式也可以为发明人了解的技术方案中的任何可行的方式，本领域技术人员可以根据实际情况选择合适的方法和合适的材料，以形成本申请的上述电荷阻挡层。电荷捕获层的材料包括硅氧化合物、硅氮化合物、硅氧氮化合物以及高K介质中的至少一种，当然，电荷捕获层的材料不限于此，还可以为其他的合适材料。
需要说明的是，上述形成基底结构的实施方式中的各步骤均可以采用发明人了解的技术方案中的可行的方式实施。上述基底结构中的衬底可以根据器件的实际需求进行选择，可以包括硅衬底、锗衬底、硅锗彻底、SOI衬底或者GOI衬底，还可以为发明人了解的技术方案中可行的其他衬底。
上述绝缘介质层也可以采用发明人了解的技术方案中常规的材料，比如绝缘介质层为二氧化硅层。
上述的这些结构层可由经由分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、金属有机气相外延(MOVPE)、氢化物气相外延(HVPE)和/或其它公知的晶体生长工艺中的一种或多种形成。
本申请的另一种典型的实施方式中，提供了一种掺杂有杂质的硅薄膜，该硅薄膜采用任一种上述的制备方法形成。
上述的硅薄膜采用上述任一种的制备方法形成，该制备方法中，首先，将待处理晶圆10放置在等离子体增强化学的气相沉积设备的反应腔体11中；然后，将硅烷和杂质氢化物通入至上述反应腔体11中，并形成等离子体，沉积在上述晶圆10上，形成掺杂有杂质的非晶硅薄膜17；最后，对掺杂有杂质的上述非晶硅薄膜17进行退火处理，使得非晶硅薄膜形成掺杂有杂质的硅薄膜18，该硅薄膜为多晶硅薄膜或者单晶硅薄膜。该方法中，将硅烷和杂质氢化物通入反应腔体中，形成等离子体沉积在待处理晶圆上，以形成掺杂有杂质的非晶硅薄膜，然后经退火形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜，也就是说，在形成非晶硅薄膜的同时，进行杂质的掺杂，沉积形成掺杂有杂质的硅薄膜中，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，该方法的形成时间较短。并且，该方法边沉积边掺杂，相比现有技术的掺杂工艺，其掺杂的深度较深，并且，掺杂的浓度较高，降低掺杂有杂质的多晶硅薄膜或单晶硅薄膜的电阻率；另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。因此，由于该薄膜采用了上述的制备方法，所以该薄膜的形成时间较短，掺杂浓度相对现有技术的方案较高，电阻率较低，并且，掺杂的浓度和梯度可控。
本申请的又一种典型的实施方式中，提供了一种半导体器件，该器件包括硅薄膜，上述硅薄膜采用任一种上述的制备方法形成。
上述的半导体器件中包括硅薄膜，上述硅薄膜采用任一种上述的制备方法形成，该制备方法中，首先，将待处理晶圆10放置在等离子体增强化学的气相沉积设备的反应腔体11中；然后，将硅烷和杂质氢化物通入至上述反应腔体11中，并形成等离子体，沉积在上述晶圆10上，形成掺杂有杂质的非晶硅薄膜17；最后，对上述非晶硅薄膜17进行退火处理，使得非晶硅薄膜形成掺杂有杂质的硅薄膜18，该硅薄膜为多晶硅薄膜或者单晶硅薄膜。该方法中，将硅烷和杂质氢化物通入反应腔体中，形成等离子体沉积在待处理晶圆上，以形成掺杂有杂质的非晶硅薄膜，然后经退火形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜，也就是说，在形成非晶硅薄膜的同时，进行杂质的掺杂，沉积形成掺杂有杂质的硅薄膜中，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，该方法的形成时间较短。并且，该方法边沉积边掺杂，相比现有技术的掺杂工艺，其掺杂的深度较深，并且，掺杂的浓度较高，降低掺杂有杂质的多晶硅薄膜或单晶硅薄膜的电阻率；另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。因此，由于该半导体采用了上述硅薄膜，所以该半导体器件的硅薄膜掺杂浓度相对现有技术的方案较高，电阻率较低，电学性能较好。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。
实施例
该实施例中，硅薄膜形成在存储单元的表面上，具体地，硅薄膜的制作过程包括：
如图2所示，将图3所示的包括存储单元的晶圆10放在PECVD设备的反应腔体11中，通过控制PECVD设备的加热器13，把反应腔体11内的温度稳定在300～500℃之间；
将硅烷和磷烷通入反应腔体11中，其中，硅烷的流量为200～500sccm，磷烷的流量为100～200sccm，使得硅烷和磷烷在射频发生器12发出的电磁波的作用下，控制射频发生器12的功率为300～700W之间，形成等离子体并沉积在晶圆10上，形成非晶硅薄膜17，形成如图4所示的结构，此时非晶硅薄膜的P掺杂浓度为1％-5％；
对非晶硅薄膜17进行激光退火，激活单晶硅中的杂质，形成硅薄膜18，该硅薄膜18为单晶硅薄膜，如图5所示，在晶圆10上形成了杂质掺杂浓度为1％-5％的单晶硅薄膜。
上述的硅薄膜中，由于在沉积硅的同时，进行杂质的掺杂，沉积形成掺杂有杂质的硅薄膜中，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，缩短了单晶硅薄膜的形成时间。并且，该方法边沉积边掺杂，其掺杂的深度较深，并且，掺杂的浓度较高。
图6示出了薄膜电阻Rs与P浓度之间的关系，横轴表示P浓度(％)，纵轴表示薄膜电阻Rs，P浓度越高，薄膜电阻Rs越小。因此，采用本实施例，可以提高多晶硅薄膜或者单晶硅薄膜中的掺杂浓度，从而降低了薄膜电阻，大大提高了电学性能。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的掺杂有杂质的硅薄膜的制备方法，首先，将待处理晶圆放置在等离子体增强化学的气相沉积设备的反应腔体中；然后，将硅烷和杂质氢化物通入至上述反应腔体中，并形成等离子体，沉积在上述晶圆上，形成掺杂有杂质的非晶硅薄膜；最后，对掺杂有杂质的上述非晶硅薄膜进行退火处理，使得非晶硅薄膜形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜。该方法中，将硅烷和杂质氢化物通入反应腔体中，形成等离子体沉积在待处理晶圆上，以形成掺杂有杂质的非晶硅薄膜，然后经退火形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜，也就是说，在形成非晶硅薄膜的同时，进行杂质的掺杂，沉积形成掺杂有杂质的硅薄膜中，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，因此，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，该方法的形成时间较短。并且，该方法边沉积边掺杂，相比现有技术的掺杂工艺，其掺杂的深度较深，并且，掺杂的浓度较高，降低掺杂有杂质的多晶硅薄膜或单晶硅薄膜的电阻率；另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。
2)、本申请的掺杂有杂质的硅薄膜采用任一种的制备方法形成，该制备方法中，首先，将待处理晶圆放置在等离子体增强化学的气相沉积设备的反应腔体中；然后，将硅烷和杂质氢化物通入至上述反应腔体中，并形成等离子体，沉积在上述晶圆上，形成掺杂有杂质的非晶硅薄膜；最后，对掺杂有杂质的上述非晶硅薄膜进行退火处理，使得非晶硅薄膜形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜。该方法中，将硅烷和杂质氢化物通入反应腔体中，形成等离子体沉积在待处理晶圆上，以形成掺杂有杂质的非晶硅薄膜，然后经退火形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜，也就是说，在形成非晶硅薄膜的同时，进行杂质的掺杂，沉积形成掺杂有杂质的硅薄膜中，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，因此，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，该方法的形成时间较短。并且，该方法边沉积边掺杂，相比现有技术的掺杂工艺，其掺杂的深度较深，并且，掺杂的浓度较高，降低掺杂有杂质的多晶硅薄膜或单晶硅薄膜的电阻率；另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。因此，由于该薄膜采用了上述的制备方法，所以该薄膜的形成时间较短，掺杂浓度相对现有技术的方案较高，电阻率较低，并且，掺杂的浓度和梯度可控。
3)、本申请的半导体器件包括硅薄膜，该硅薄膜采用任一种的制备方法形成，该制备方法中，首先，将待处理晶圆放置在等离子体增强化学的气相沉积设备的反应腔体中；然后，将硅烷和杂质氢化物通入至上述反应腔体中，并形成等离子体，沉积在上述晶圆上，形成掺杂有杂质的非晶硅薄膜；最后，对掺杂有杂质的上述非晶硅薄膜进行退火处理，使得非晶硅薄膜形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜。该方法中，将硅烷和杂质氢化物通入反应腔体中，形成等离子体沉积在待处理晶圆上，以形成掺杂有杂质的非晶硅薄膜，然后经退火形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜，也就是说，在形成非晶硅薄膜的同时，进行杂质的掺杂，沉积形成掺杂有杂质的硅薄膜中，即该方法边沉积边掺杂，在沉积形成硅薄膜的同时完成了掺杂，无需额外的掺杂工艺，因此，相比于沉积非晶硅薄膜后采用离子注入的方式进行掺杂，该方法的形成时间较短。并且，该方法边沉积边掺杂，相比现有技术的掺杂工艺，其掺杂的深度较深，并且，掺杂的浓度较高，降低掺杂有杂质的多晶硅薄膜或单晶硅薄膜的电阻率；另外，该方法中，可以通过调整通入的杂质氢化物的浓度以及流量来调整掺杂的梯度和浓度，从而实现了掺杂的浓度和梯度的可控性。因此，由于该半导体采用了上述硅薄膜，所以该半导体器件的硅薄膜掺杂浓度相对现有技术的方案较高，电阻率较低，电学性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种掺杂有杂质的硅薄膜的制备方法，其特征在于，包括：
将待处理晶圆放置在等离子体增强化学的气相沉积设备的反应腔体中；
将硅烷和杂质氢化物通入至所述反应腔体中，并形成等离子体沉积在所述待处理晶圆上，形成掺杂有杂质的非晶硅薄膜，其中，所述杂质氢化物为杂质和氢的化合物；
对掺杂有杂质的所述非晶硅薄膜进行退火，形成掺杂有杂质的多晶硅薄膜或者单晶硅薄膜。
2.根据权利要求1所述的制备方法，其特征在于，将硅烷和杂质氢化物通入至所述反应腔体中，包括：
将所述硅烷以200～500sccm的流量通入所述反应腔体内。
3.根据权利要求1所述的制备方法，其特征在于，将硅烷和杂质氢化物通入至所述反应腔体中，还包括：
将所述杂质氢化物以100～200sccm的流量通入所述反应腔体内。
4.根据权利要求1所述的制备方法，其特征在于，所述等离子体增强化学的气相沉积设备还包括加热器，所述加热器位于所述反应腔体的承载台内，所述制备方法还包括：
控制所述加热器工作，以使得所述反应腔体内的温度在300～500℃之间。
5.根据权利要求1所述的制备方法，其特征在于，所述等离子体增强化学的气相沉积设备还包括射频发生器，在形成所述非晶硅薄膜的过程中，控制所述射频发生器的输出功率在300～700W之间。
6.根据权利要求1所述的制备方法，其特征在于，对所述非晶硅薄膜进行退火，形成多晶硅薄膜或者单晶硅薄膜，包括以下至少之一：
对所述非晶硅薄膜进行激光退火；
对所述非晶硅薄膜进行热退火。
7.根据权利要求1至6中任一项所述的制备方法，其特征在于，所述杂质氢化物包括磷烷。
8.根据权利要求1至6中任一项所述的制备方法，其特征在于，所述待处理晶圆的形成过程包括：
形成衬底；
在所述衬底上形成预备堆叠结构，所述预备堆叠结构包括交替设置的绝缘介质层和牺牲层；
在所述预备堆叠结构中形成沟道孔，所述沟道孔抵接至所述衬底的表面上；
在所述沟道孔中形成外延层、电荷阻挡层、电荷捕获层和电荷隧穿层；
采用栅极层替换所述牺牲层，得到所述待处理晶圆。
9.一种掺杂有杂质的硅薄膜，其特征在于，所述硅薄膜采用权利要求1至8中任一项所述的制备方法形成。
10.一种半导体器件，包括硅薄膜，其特征在于，所述硅薄膜采用权利要求1至8中任一项所述的制备方法形成。
CN202111329444.6A 2021-11-10 2021-11-10 掺杂有杂质的硅薄膜、其制备方法以及半导体器件 Pending CN116110777A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111329444.6A CN116110777A (zh) 2021-11-10 2021-11-10 掺杂有杂质的硅薄膜、其制备方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111329444.6A CN116110777A (zh) 2021-11-10 2021-11-10 掺杂有杂质的硅薄膜、其制备方法以及半导体器件

Publications (1)

Publication Number Publication Date
CN116110777A true CN116110777A (zh) 2023-05-12

Family

ID=86260286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111329444.6A Pending CN116110777A (zh) 2021-11-10 2021-11-10 掺杂有杂质的硅薄膜、其制备方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN116110777A (zh)

Similar Documents

Publication Publication Date Title
KR100392924B1 (ko) 다층태양전지의제조방법
TW201027783A (en) Methods of making an emitter having a desired dopant profile
TW201528344A (zh) 使用離子佈植製造的太陽電池射極區域
KR20110069008A (ko) 헤테로 태양 전지 및 헤테로 태양 전지 제조방법
KR20180117714A (ko) 고 종횡비 구조들에서의 갭충전을 위한 방법들
CN101419905B (zh) 制造半导体器件的方法
CN110707006B (zh) 锑掺杂的硅和硅锗膜的原位制备的方法
JP2012506629A (ja) 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
US20010025604A1 (en) Substrate processing apparatus
CN102856171A (zh) 用于微波晶体再生长的低温方法和设备
TWI484556B (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法（二）
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
CN116110777A (zh) 掺杂有杂质的硅薄膜、其制备方法以及半导体器件
US7947552B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
KR101946570B1 (ko) 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법
JP4227580B2 (ja) 温度および投与量が調節可能な原子層堆積
JPH08264667A (ja) 半導体装置およびその製造方法
CN112151511A (zh) 一种半导体结构及其制备方法
JPH0562904A (ja) 半導体ウエーハの段のある表面にドープされたポリシリコン層を形成する製法
CN110246759B (zh) 一种闪存器件的制备方法
CN116053194A (zh) 多晶硅截断的填充方法
TW440928B (en) Method for forming a silicon conductive layer by CVD
KR101038398B1 (ko) 반도체 소자의 플로팅 게이트막 형성방법
KR100548846B1 (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법
CN113745099A (zh) 多晶硅层、其制作方法以及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination