KR100392924B1 - 다층태양전지의제조방법 - Google Patents

다층태양전지의제조방법 Download PDF

Info

Publication number
KR100392924B1
KR100392924B1 KR1019970703686A KR19977003686A KR100392924B1 KR 100392924 B1 KR100392924 B1 KR 100392924B1 KR 1019970703686 A KR1019970703686 A KR 1019970703686A KR 19977003686 A KR19977003686 A KR 19977003686A KR 100392924 B1 KR100392924 B1 KR 100392924B1
Authority
KR
South Korea
Prior art keywords
layer
amorphous
nucleation
layers
semiconductor
Prior art date
Application number
KR1019970703686A
Other languages
English (en)
Inventor
마틴 앤드류 그린
스튜어트 로스 웬햄
정롱 시
Original Assignee
퍼시픽 솔라 프로프라이어터리 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퍼시픽 솔라 프로프라이어터리 리미티드 filed Critical 퍼시픽 솔라 프로프라이어터리 리미티드
Application granted granted Critical
Publication of KR100392924B1 publication Critical patent/KR100392924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

반도체 구조물 및 이 구조물의 제조방법. 지지기판 또는 상판(12)은 위에 있는 얇은 활성영역을 지지하는 기계적 강도를 가진다. 기판 또는 상판(12)위에 증착된 얇은 유전층(11)은 광학적, 야금학적 및/또는 화학적인 면에서 기판으로부터 증착층을 분리하는 역할을 한다. 다음에 시드층(13)이 증착되는데 이 시드층은 n형 규소로 되어 있으며 적당한 처리로 원하는 큰 입도가 되게 한다. 이 층은 증착될 때 결정화될 수도 있고 비정질 형태로 증착된 다음 추가의 처리로 결정화될 수도 있다. 다음에 교대 극성층에 n형 또는 p형 도펀트를 혼입한 비정질 규소 또는 규소합금의 교대 극성층(14,15,16,17)의 적층물이 시드층 위에 증착된다. 다음에 3㎛이상의 원하는 입도가 되도록 고체상 결정화가 실행되는데, 이것은 저온에서 층들을 연장 가열함으로써 이루어질 수 있다.

Description

다층 태양전지의 제조방법{Method of Manufacturing Multilayer Solar Cell}
본 출원의 양수인은 여기에 참고로 포함된 그들의 선출원 오스트레일리아 특허출원 PM4834호에 종래기술의 태양전지보다 현저한 이점을 갖고 있는 다층 태양전지를 개시하고 있다. 그러나 이 태양전지의 제작은 종래의 접근법에서는 곤란하다. 본 발명은 다층 전지 구조물의 이점을 보유하면서 종래 접근법에서의 곤란한 점을 일부 또는 전부 개선하는 신규한 제조방법 및 이것에 의해 얻어지는 태양전지를 제공한다.
본 발명은 일반적으로 태양발전 분야에 관한 것이며 특히 본 발명은 규소 또는 합금 다층 태양전지의 개선된 제조방법 및 이 방법을 사용하여 얻어지는 개선된 태양전지를 제공한다.
이제 본 발명의 실시예를 도면을 참조하여 예를 들어 설명하는데 도면에서,
도 1은 얇은 유전층이 증착된 지지기판 또는 상판을 예시하고,
도 2는 규소 시드층 증착후의 도 1의 기판 또는 상판을 예시하고,
도 3은 시드층위에 교대 극성 비정질 규소층 또는 규소합금층의 적층물을 증착한 후의 도 2의 기판 또는 상판을 예시하고,
도 4는 다층 적층물의 결정화 후의 도 3의 반도체 구조물을 예시하고,
도 5는 도 4의 구조물을 사용한 태양전지 모듈의 완성된 단면을 예시하고,
도 6은 다층 적층물 전체를 먼저 비정질 형태로 증착하는 대체 접근법에서의 제1단계를 예시하고,
도 7은 선택된 층에서 결정화가 일어난 후의 도 6의 구조물을 예시하고,
도 8은 결정화 특성으로 선택한 영역들 사이에 이산화규소와 같은 유전층을 개재하여 적층물을 형성하는 또 다른 대체 접근법에서의 제1단계를 예시하고,
도 9는 결정화 단계후의 도 8의 적층물을 예시한다.
본 발명의 제1양태에 의하면
인접층의 도핑 레벨 또는 도펀트 유형이 다른 것을 특징으로 하는 다층 구조물을 형성하기 위해 비정질 반도체 재료의 복수의 층을 기판 또는 상판(superstrate)에 직접 또는 간접적으로 형성하는 단계,
비정질층 중의 적어도 하나에 인접한 핵생성면을 형성하는 단계, 및
다층 구조물을 소정 온도로 가열하여 처리함으로써 핵생성 층에 인접한 비정질 층의 고체상 결정화를 일으켜 핵생성면으로부터 핵을 생성하는 단계
를 포함하는 다접합 태양전지용 다층 반도체 구조물의 제조방법이 제공된다.
본 발명의 제2양태에 의하면
인접층의 도핑 레벨 또는 도펀트 유형이 다른 것을 특징으로 하는 다층 구조물을 형성하기 위해 비정질 반도체 재료의 복수의 층을 기판 또는 상판에 직접 또는 간접적으로 형성하는 단계,
결정성 또는 다결정성 반도체 재료의 핵생성 층으로서 비정질 층 중의 적어도 하나에 인접한 독립된 반도체 층을 형성하는 단계, 및
다층 구조물을 소정 온도로 가열하여 처리함으로써 핵생성 층에 인접한 비정질 층의 고체상 결정화를 일으켜 핵생성면으로부터 핵을 생성하는 단계
를 포함하는 다접합 태양전지용 다층 반도체 구조물의 제조방법이 제공된다.
본 발명의 제3양태에 의하면
인접층의 도핑 레벨 또는 도펀트 유형이 다른 것을 특징으로 하는 다층 구조물을 형성하기 위해 비정질 반도체 재료의 복수의 층을 기판 또는 상판에 직접 또는 간접적으로 형성하는 단계,
쉽게 결정화되도록 조절된 비정질 반도체 재료의 핵생성 층으로서 비정질 층중의 적어도 하나에 인접한 별개의 반도체 층을 형성하고, 다층 구조물을 처리하여 핵생성 층을 결정화하는 단계, 및
다층 구조물을 소정 온도로 가열하여 더 처리함으로써 핵생성 층에 인접한비정질 층의 고체상 결정화를 일으켜 핵생성 층으로부터 핵을 생성하는 단계
를 포함하는 다접합 태양전지용 다층 반도체 구조물의 제조방법이 제공된다.
본 발명의 제4양태에 의하면 기판 또는 상판, 기판 또는 상판에 형성되거나 기판 또는 상판에 형성된 하나 이상의 중간층위에 형성된 반도체 재료의 복수의 비정질 층, 및 비정질 층 중의 적어도 하나에 인접하여 형성된 핵생성면으로 이루어지는 반도체 구조물이 제공된다.
본 발명의 여러 실시예에서 핵생성면은 비정질 층이 형성되는 최초 면, 비정질 층위에 형성되는 최종 면 또는 비정질 층 구조물의 중간층으로서 형성될 수 있다.
본 발명의 바람직한 실시예에서 반도체 재료는 규소 또는 규소와 게르마늄의 합금이다. 그러나 본 발명은 다른 반도체 재료에도 적용할 수 있다.
한 실시예에서 비정질 규소 핵생성층은 구조물 가열시 주위의 다른 층보다 더 신속히 핵생성이 개시되도록 전형적으로 결정화된 재료내 도펀트의 고용해도(soild solubility)의 0.1%보다 큰 높은 도핑 레벨 (예를들어 규소내 인에 대해서는 5×1017- 3×1021cm-3이상의 범위내)에 의해 쉽게 결정화되도록 조절된다.
고체상 결정화 단계는 실질적으로 모든 비정질 규소층의 결정화가 일어나게 하는 것이 바람직하다.
본 발명의 한 형태에서는 핵생성층이 기판 또는 상판에 직접 형성된 다결정성 층으로 이루어지며 그 위에 복수의 비정질 층이 형성된다. 다결정성 층은 결정상태로 형성될 수도 있고, 비정질 층을 증착하고 그 층을 고체상 결정화법을 이용하여 결정화함으로써 형성될 수도 있는데, 이 경우에는 저온 결정화 능력을 향상시키는, 바람직하게는 3×1018- 3×1021cm-3범위내의 높은 도핑레벨과 같은 특성을 가지는 비정질 증착층이 형성된다.
본 발명의 또 다른 형태에서는 핵생성 층이 복수의 비정질 층의 중간에 형성되고, 다른 비정질 층보다 먼저 결정화되도록 조절된 비정질 층으로서 형성되어, 다른 층의 결정화가 핵생성 층으로부터 밖으로 핵을 생성하게 한다.
본 발명의 또 다른 실시예에서는 복수의 핵생성 층이 나머지의 비정질 층보다 먼저 결정화되도록 조절된 비정질 층으로서 형성되고, 유전층이 연속적인 핵생성 층의 중간에 위치됨으로써 다층 구조물을 층군으로 분리하고, 각 층군이 완성된 구조물에서 적어도 하나의 정류 접합을 형성하는 하나 이상의 반도체 층으로 이루어진다.
핵생성 층을 형성하는데 사용할 수 있는 기타 방법으로는 이하의 것을 들 수 있다.
a) 화학증착법(CVD)으로 디실란을 사용하여 하나의 비정질 규소층을 성장시키고 실란을 사용하여 나머지 층을 성장시키는 방법. 디실란을 사용하여 성장된 층은 실란으로 성장된 층보다 100℃이상 낮은 온도에서 결정화되며 이로써 디실란으로 성장된 층이 먼저 결정화되어 보다 고온(약 600℃)에서 일어날 다른 층의 결정화를 위한 핵생성 층으로서 작용하게 된다.
b) 주위의 비정질 규소층보다 100℃이상 낮은 온도에서 결정화되어 보다 고온(약 600℃)에서 일어날 비정질 규소층의 차후의 결정화를 위한 핵생성 층을 형성하는 비정질 규소-게르마늄 합금(SiXGe1-X)층을 성장시키는 방법.
c) 수소(H2) 또는 수소 및 사플루오르화규소(SiF4)로 고도로 희석된 실란(SiH4)을 사용하는 플라즈마 CVD (Plasma Enhanced CVD; PECVD)를 사용하여 원위치에서 미정질 규소층을 직접 성장시키는 방법. 이때 미정질층은 나머지의 비정질 규소층에 대한 핵생성 층으로서 작용하게 된다.
d) 비정질 규소층 적층물의 형성을 완료한 후 이 적층물의 얇은 표면 영역을 결정화시키기 위해 레이저 결정화법을 사용하는 방법. 이때 결정성 상부층은 밑에 있는 비정질 층에 대한 핵생성 층으로서 작용하게 된다.
e) 비정질 규소층 적층물의 형성을 완료한 후 이 적층물의 얇은 표면영역을 결정화시키기 위해 레이저 결정화 대신에 신속한 열 어닐링을 사용하는 것 이외에는 d)와 동일한 방법.
f) 비정질 규소층 적층물의 상부면에 있는 층을 결정화시키기 위해 레이저 결정화 대신에 금속 유도 결정화법을 사용하는 것 이외에는 d)와 동일한 방법.
g) 비정질 층 적층물의 형성중 단시간(초 단위) 동안 열 CVD(RTCVD)를 사용하여 이 RTCVD공정 동안 결정성 규소의 박층을 핵생성층으로서 형성하는 방법. 나머지 비정질 층은 저온(500℃이하)에서 형성한 다음 고온(약 600℃)에서 결정화시킨다.
방법 a, b, c, f 및 g는 결정성 재료의 표면층 또는 매설층을 형성하는데 사용될 수 있는 데 대하여 방법 d 및 e는 표면층을 형성하는 데에만 사용될 수 있다는 것은 알 수 있을 것이다.
도면을 참조하면, 도 1, 2, 3, 4 및 5는 본 발명을 구체화하는 제1방법을 사용한 전지 제작법의 5단계를 예시하고 있다.
이 방법에 따라 제조되는 전지는 전형적으로 이하의 단계를 거치게 된다.
(a) 기판 또는 상판(12)에 얇은 유전층(11)을 증착하는 단계,
(b) 박층의 입도를 크게 하도록 선택된 증착 조건 또는 후속 처리조건 또는 양 조건으로 유전층(11)에 얇은 규소-도핑된 시드층(seeding layer)(13)을 증착하는 단계,
(c) 적당한 프로파일의 도펀트 불순물이 각 층에 혼입된 교대 극성 규소 재료의 연속층(14,15,16,17)을 비정질 형태로 저온에서 증착하는 단계,
(d) 상기 시드층으로부터 핵을 생성하여 결정화하여, 저온에서 가열함으로써 층(14,15,16,17)의 증착 적층물을 결정화하는 단계,
(e) 전지 가공을 완료하여 전지 접촉부(27) 및 연결부(도시안함)를 만드는 단계.
도 1에 관해 보다 상세히 말하면, 지지기판 또는 상판(12)은 위에 있는 얇은 활성 영역을 지지하는 기계적 강도를 가지고 있다. 기판 또는 상판위에 증착된 얇은 유전층(11)은 광학적, 금속학적 및/또는 화학적인 면에서 기판으로부터 증착층을 분리하는 역할을 한다. 전형적으로는 기판이 유리이고 몇몇 실시예에서는 기판이 수광면을 형성하기도 하는데 이 경우에는 투과성이 양호한 유리를 선택해야 한다. 이 대신 기판이 세라믹 또는 금속과 같은 또 다른 적당한 재료일 수도 있는데, 이 경우에는 기판이 전지의 접촉구조물의 일부를 형성할 수 있다.
이 제1실시예에서는 시드층(13)이 반드시 반도체 재료의 최초 증착층이다.
도 2로 돌아가면 이것은 n형 규소의 시드층(13) 증착 및 원하는 큰 입도가되게하는 적당한 처리 후의 도 1의 유전층(11) 및 기판 또는 상판(12)을 예시하고 있다. 이 층은 증착될 때 결정될 수도 있고 비정질 형태로 증착된 다음 추가의 처리로 결정화될 수도 있다. 전형적으로 후자의 경우에는 이 시드층을 3×1018- 3×1021cm-3범위내의 레벨로 인으로 도프하여, 결정화가 입도를 크게 하면서 비교적 빨리 저온에서 일어날 수 있게 한다.
도 3에 예시된 구조물은 교대 극성층에 n형 또는 p형 도펀트를 혼입한 비정질 규소 또는 규소합금의 교대 극성층(14,15,16,17)의 적층물을 증착한 후의 도 2의 구조물을 나타낸다. 전형적으로 이들 층은 1015-1020cm-3범위내의 도핑 레벨을 가진다.
임의로 이 구조물에는 0에 가까운 것부터 수 미크론에 걸친 두께를 가지는 진성반도체층(21,22,23,24)이 개재될 수도 있다.
도 4는 다층 적층물의 결정화후의 도 3의 구조물을 도시하고 있다.
다층 전지의 접합영역은 완성된 전지의 특성에 특히 중요하다. 이들 영역의 특성은 도프된 연속층들 사이에 약간 도프된 층 또는 진성반도체층을 도입함으로써 제어될 수 있다. 이들 층은 결정화 공정 동안 도펀트 재분포뿐 아니라 완성된 전지의 전계분포도 제어한다.
3㎛이상의 원하는 입도가 되게 하는 결정화는 저온에서 층을 연장 가열함으로써 이루어질 수 있다. 예를 들어 앞서 기재된 바와 같이 증착된 층은 550℃에서 15시간 가열한 후 입도가 3㎛이도록 재결정화됨이 발견되었다.
이 대신 용융을 포함하거나 포함하지 않는 결정화를 플래시 램프 또는 레이저 펄스를 이용한 고온 과도 처리에 의해 실행할 수도 있다.
도 5에는 이 접근법으로 형성된 가능한 태양전지 모듈의 완성된 단면이 예시되어 있는데, 여기서는 결정화되고 다중 도프된 층이 사용된다. 오스트레일리아 특허출원 PM4834에 따라 다층 적층물(13,21,14,22,15,23,16,24,17)에 2세트의 홈(28)을 형성하였는데 각 홈의 대향면(29,30)은 원하는 도핑 극성으로 전환되어 표면(29)은 n형 도핑을 가지며 표면(30)은 p형 도핑을 가진다. 다음에 홈(28)에서 금속을 형성하여 접촉부(27)를 형성한다. 도시된 영역에서 한 전지의 홈은 다른 한 전지의 홈과 겹치거나 근접해 있어, 전지 금속화 단계 동안 이 선택된 영역에서 두 전지가 연결되게 한다. 이것에 의해 인접 전지가 직렬 연결된다.
이 실시예에서는 다층 적층물의 결정화 후에 홈을 형성하고 있으나 결정화전에, 또는, 출발 기판 또는 상판에의 선택적 증착과 같은 방법이 사용된다면, 훨씬 더 일찍 홈을 형성할 수도 있다.
본 발명에 따라 만들어진 이 실시예와 기타 실시예에서는 완성된 태양전지에 유리한 특성을 부여하기 위해 증착층 중의 하나 이상이 규소와 게르마늄의 합금일 수 있다. 이 유리한 특성은 게르마늄과 합금된 층이 태양광선의 비교적 긴 파장에 응답하는 능력으로부터 생긴다.
층내의 도펀트 밀도는 지정되지 않은 층보다 지정된 시드층으로부터의 제어된 핵생성을 촉진시키도록 주의하여 제어된다.
시드층 및 기타층은 예를들면 디실란, 실란, 디클로로실란, 트리클로로실란,사염화규소 또는 이들의, 디보란, 포스핀 또는 아르신과 같은 도펀트 함유 가스를 소량 첨가하여 혼입된 도펀트를 갖는 대응하는 게르마늄 화합물과의 혼합물과 같은 규소원 가스로부터 플라즈마 화학증착법이나 스퍼터링, 진공증착 또는 증기증착과 같은 다른 방법을 이용하여 증착될 수 있다. 증착 또는 후속 가공 조건은 증착층내로 부터의 가능한 핵생성 부위를 배제하여 시드층으로부터 핵이 생성되도록 선택된다.
도 6 및 7을 참조하면, 본 발명에 따른 제2방법에 의한 태양전지 제조에 있어서의 2단계가 예시되어 있다.
이 제2방법에 따르면, 시드층이 증착층 가열시 결정화되는 최초의 층이 되도록, 그리고 시드층이 결정화되어 큰 입도가 되게 하도록 시드층의 특성을 선택함으로써 시드층을 다른 적층물내의 어디에든지 비정질 형태로 증착시킬수 있다. 두껍게 도프된 층, 특히 인으로 도프된 층은 이러한 이중 특성을 지닌다.
이 대체 접근법에 따라 제조된 전지에 있어서, 도 6은 p형, n형 및 진성반도체층(31,32,33,34,35,36,37,38,39)의 다층 적층물 전체를 비정질 형태로 먼저 형성하거나 또는 증착후 이 형태로 전환하는, 앞선 실시예에서의 도 1의 단계 후의 단계를 예시하고 있다. 형성 동안 하나의 층(n형 층(33)이라 함)을 나머지 층보다 높은 레벨로 도프하여 적층물 가열시 이 층이 먼저 결정화되게 함으로써, 이어서 핵생성이 전개될 시드층을 제공한다. 임의로 적층물내에 하나 이상의 시드층을 제공할 수도 있으나, 이렇게 할 경우에는 주의하지 않으면 결정 입계 문제가 야기될 수 있다. 도핑 레벨을 포함한 이들 시드층의 특성은 적층물내의 다른 층보다 먼저이들 층에서 결정화가 일어나도록 선택된다.
도 7은 선택층(33)에서 개시되는 결정화를 도시하고 있다. 이 층에서 결정화가 개시되어 적층물 전체가 결정화될 때까지 인접층으로 전파된다. 이어서 앞서와 같이 홈 형성 및 전지 연결이 진행될 수도 있고, 역시 앞서와 같이 홈 형성이 순서상 먼저 일어날 수도 있다.
도 8 및 9를 참조하면, 본 발명에 따른 제3방법에 의한 태양전지 제조에 있어서의 2단계가 예시되어 있다. 이 제3방법에서는 비정질 층(57,52,53,54,55, 56,57,58,59,60,61,62,63,64)의 군(41,42,43,44,45)이 형성되며, 각 군은 유전층(71,72,73,74)에 의해 인접 군으로부터 분리된다. 이러한 구조로 결정화가 각 군에서 신속히 진행되는 한편, 산화규소, 질화규소 또는 옥시질화규소와 같은 비정질 유전층의 포함으로 여러 결정화 영역이 분리된 상태로 유지되게 된다. 유전층은 결정화시키는데 고온이 요구되기 때문에 결정화 공정 동안 비정질 상태로 남아 있게 된다. 이들 유전층은 결정화가 일어나고 있는 각 부영역 사이의 경계를 이룸으로써, 그렇지 않은 경우 각 부영역으로부터 성장하는 결정이 또 다른 부영역의 것 위에 충돌하게 되면 생길지도 모르는 결정 입계와 같은 결정학적 결함을 방지한다. 부가적으로, 증착 동안 이들 유전층을 도핑함으로써, 차후의 열처리 및 기타 가공처리 동안 이들 유전층으로부터의 도펀트 확산을 인접 영역의 도핑을 조장하는데 이용할 수 있고, 이로써 적층물에 추가의 층을 제공하고 그리고/또는 관련 계면 및 결정 입계에서의 캐리어 재결합을 감소시킬 수 있다. 수소 환경에서의 처리는 관심 대상의 온도에서 확산을 촉진시킴이 증명되었다.
도 8은 결정화 특성으로 선택한 영역들 사이에 이산화규소와 같은 유전층이 개재된 적층물을 도시하고 있다. 이 경우 이산화규소층은 보론과 같은 규소중의 p형 도펀트로 도프된다.
도 9는 결정화 단계 및 유전층으로부터의 도펀트 방출 후의 도 8의 적층물을 도시하고 있다. 도펀트 방출은 예를들면 수소 환경을 이용하여 촉진될 수 있다. 다음에 홈형성 및 전지연결은 앞서와 같이 진행되거나, 또는 역시 앞서와 같이 홈 형성이 순서상 먼저 일어날 수도 있다.
본 기술분야에 숙련된 자는 넓게 기재된 본 발명의 사상 및 범주에서 벗어나지 않고 특정 실시예에 제시된 바와 같은 본 발명에 많은 변경 및/또는 수정을 행할 수 있음을 알 수 있을 것이다. 따라서 본 실시예는 모든 점에서 한정하는 것이 아니라 예시하는 것으로 간주되어야 한다. 예를들어 도면에는 층들이 평면이고 대략 같은 두께인 것으로 도시되어 있으나 이것은 본 발명의 원리를 편리하고 명확하게 기재하기 위한 것이다. 그러나 패턴화된 또는 거친 계면으로부터 그리고 도시된 층내에서 다른 두께를 설계함으로써 실질적인 이점이 생기게 된다는 것은 잘 알려져 있다.

Claims (33)

  1. 다접합 태양전지용 다층 반도체 구조물을 제조하는 방법에 있어서,
    인접층이 상이한 도핑 레벨 또는 도펀트 유형에 의해 특징지워지는 다층 구조물을 형성하기 위해 비정질 반도체 재료의 복수의 층을 기판 또는 상판에 직접 또는 간접적으로 형성하는 단계,
    비정질층 중의 적어도 하나에 인접한 핵생성면을 형성하는 단계, 및
    핵생성면으로부터 핵을 생성하여 핵생성 층에 인접한 비정질층을 고체상 결정화시키기 위해, 다층 구조물을 소정 온도로 가열 처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 핵생성면은, 결정성 또는 다결정성 반도체 재료의 핵생성 층으로서 비정질층 중의 적어도 하나에 인접한 별개의 반도체 층을 형성함으로써 형성되는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 결정성 또는 다결정성 핵생성층은, 쉽게 결정화되도록 조절된 비정질 반도체 재료의 반도체 층을 형성하고 또한 핵생성 층을 결정화하도록 다층 구조물을 처리함으로써 형성되는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 비정질 규소 핵생성층이 인접 비정질층보다 더 높은 도핑레벨에 의해 쉽게 결정화되도록 조절되는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 높은 도핑 레벨은 반도체 재료의 고용해도의 0.1%내에 있는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 반도체 재료는 규소이고 도핑 레벨은 5×1017내지 3×1021cm-3(즉 입방센티미터당 원자)의 범위내에 있는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 높은 도핑 레벨은 3×1018내지 3×1021cm-3의 범위내에 있는 것을 특징으로 하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한항에 있어서, 핵생성면이, 비정질층이 그 위에 형성되는 최초 층으로서 형성되는 것을 특징으로 하는 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한항에 있어서, 핵생성면이 비정질층 위에 형성된 상부층 표면으로서 형성되는 것을 특징으로 하는 방법.
  10. 제 1 항 내지 제 7 항 중 어느 한항에 있어서, 핵생성면이 비정질층의 형성시에 중간층으로서 형성되는 것을 특징으로 하는 방법.
  11. 제 3 항 내지 제 7 항 중 어느 한항에 있어서, 복수의 핵생성 층이 나머지의 비정질층보다 먼저 결정화되도록 조절된 비정질층으로서 형성되고, 유전층이 연속적인 핵생성 층의 중간에 위치됨으로써 다층 구조물을 층군으로 분리하고, 각 층군이 완성된 구조물에서 적어도 하나의 정류 접합을 형성하는 하나 이상의 반도체 층으로 이루어지는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 핵생성면이 각 유전층위에 최초 층으로서 형성되고, 그 위에 각 층군의 비정질층이 형성되는 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서, 핵생성면이 각 층군의 비정질층위의 상부층으로서 형성되고, 그 위에 각 유전층이 형성되는 것을 특징으로 하는 방법.
  14. 제 11 항에 있어서, 각 핵생성면이 각 층군의 비정질층의 중간층으로서 형성되는 것을 특징으로 하는 방법.
  15. 제 1 항 내지 제 14 항중 어느 한항에 있어서, 반도체 재료는 규소 또는 규소와 게르마늄의 합금인 것을 특징으로 하는 방법.
  16. 제 1 항 내지 제 15 항중 어느 한항에 있어서, 후속하는 고체상 결정화 단계가, 실질적으로 전체 비정질 규소층의 결정화가 일어나게 하기 위해 제공되는 것을 특징으로 하는 방법.
  17. 기판 또는 상판, 기판 또는 상판에 위치되거나 기판 또는 상판에 형성된 하나 이상의 중간층위에 위치된 반도체 재료의 복수의 비정질층, 및 비정질층 중의 적어도 하나에 인접하여 위치된 핵생성면을 포함하고, 상기 비정질층은 상이한 도핑 레벨 또는 도펀트 유형을 갖는 인접층에 의해 특징지워지는 것을 특징으로 하는 반도체 구조물.
  18. 제 17 항에 있어서, 비정질층 중의 적어도 하나에 인접하여 위치된 결정성 또는 다결정성 반도체 재료의 별개의 핵생성층의 표면이 핵생성면으로서 제공되는 것을 특징으로 하는 반도체 구조물.
  19. 제 17 항에 있어서, 쉽게 결정화되도록 조절된 비정질 반도체 재료의 별개의 핵생성층의 표면이 핵생성면으로서 제공되는 것을 특징으로 하는 반도체 구조물.
  20. 제 19 항에 있어서, 비정질 규소 핵생성층이 인접 비정질층보다 더 높은 도핑 레벨에 의해 쉽게 결정화되도록 조절되는 것을 특징으로 하는 반도체 구조물.
  21. 제 20 항에 있어서, 높은 도핑 레벨은 반도체 재료의 고용해도의 0.1%내에있는 것을 특징으로 하는 반도체 구조물.
  22. 제 21 항에 있어서, 반도체 재료는 규소이고 도핑 레벨은 5×1017내지 3×1021cm-3(즉 입방센티미터당 원자)의 범위내에 있는 것을 특징으로 하는 반도체 구조물.
  23. 제 22 항에 있어서, 높은 도핑 레벨은 3×1018내지 3×1021cm-3의 범위내에 있는 것을 특징으로 하는 반도체 구조물.
  24. 제 17 항 내지 제 23 항 중 어느 한항에 있어서, 핵생성면이, 비정질층이 그 위에 위치되는 하부면으로서 제공되는 것을 특징으로 하는 반도체 구조물.
  25. 제 17 항 내지 제 23 항 중 어느 한항에 있어서, 핵생성면이 비정질층 위에 위치된 상부면으로서 제공되는 것을 특징으로 하는 반도체 구조물.
  26. 제 17 항 내지 제 23 항 중 어느 한항에 있어서, 핵생성면이 비정질층 구조물의 중간층으로서 제공되는 것을 특징으로 하는 반도체 구조물.
  27. 제 19 항 내지 제 23 항 중 어느 한항에 있어서, 복수의 핵생성 층이 나머지의 비정질층보다 먼저 결정화되도록 조절된 비정질층으로서 형성되고, 유전층이 연속적인 핵생성 층의 중간에 위치됨으로써 다층 구조물을 층군으로 분리하고, 각 층군이 완성된 구조물에서 적어도 하나의 정류 접합을 형성하는 하나 이상의 반도체 층으로 이루어지는 것을 특징으로 하는 반도체 구조물.
  28. 제 27 항에 있어서, 조절된 비정질층은 각 유전층에 바로 인접한 바닥층으로서 위치되고, 그 위에 각 층군의 나머지 비정질층이 위치되는 것을 특징으로 하는 반도체 구조물.
  29. 제 27 항에 있어서, 조절된 비정질층은 각 유전층에 바로 인접한 상부층으로서 위치되고, 그 아래에 각 층군의 나머지 비정질층이 위치되는 것을 특징으로 하는 반도체 구조물.
  30. 제 27 항에 있어서, 조절된 비정질층이 각 층군의 비정질층의 중간층으로서 위치되는 것을 특징으로 하는 반도체 구조물.
  31. 제 17 항 내지 제 30 항 중 어느 한항에 있어서, 반도체 재료는 규소 또는 규소와 게르마늄의 합금인 것을 특징으로 하는 반도체 구조물.
  32. 제 17 항 내지 제 31 항 중 어느 한항에 청구된 구조물에 고체상 결정화를가함으로써 형성되는 것을 특징으로 하는 반도체 장치.
  33. 제 1 항 내지 제 16 항 중 어느 한항에 청구된 방법에 의해 형성되는 것을 특징으로 하는 반도체 장치.
KR1019970703686A 1994-12-02 1995-12-01 다층태양전지의제조방법 KR100392924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AUPM9822 1994-12-02
AUPM9822A AUPM982294A0 (en) 1994-12-02 1994-12-02 Method of manufacturing a multilayer solar cell
PCT/AU1995/000812 WO1996017388A1 (en) 1994-12-02 1995-12-01 Method of manufacturing a multilayer solar cell

Publications (1)

Publication Number Publication Date
KR100392924B1 true KR100392924B1 (ko) 2004-01-24

Family

ID=3784332

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970703686A KR100392924B1 (ko) 1994-12-02 1995-12-01 다층태양전지의제조방법
KR1019970703686A KR980700693A (ko) 1994-12-02 1995-12-01 다층 태양전지의 제조방법(method of manufacturing a multilayer solar cell)

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019970703686A KR980700693A (ko) 1994-12-02 1995-12-01 다층 태양전지의 제조방법(method of manufacturing a multilayer solar cell)

Country Status (15)

Country Link
US (1) US5942050A (ko)
EP (1) EP0795202B1 (ko)
JP (1) JP3822238B2 (ko)
KR (2) KR100392924B1 (ko)
CN (1) CN1095205C (ko)
AT (1) ATE241215T1 (ko)
AU (2) AUPM982294A0 (ko)
BR (1) BR9509944A (ko)
CA (1) CA2205882C (ko)
DE (1) DE69530859T2 (ko)
ES (1) ES2200011T3 (ko)
MX (1) MX9704064A (ko)
MY (2) MY116383A (ko)
NZ (1) NZ296486A (ko)
WO (1) WO1996017388A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057945A1 (en) * 2007-10-29 2009-05-07 Tg Solar Corporation Method for manufacturing solar cell
KR101079028B1 (ko) 2009-10-14 2011-11-02 한국철강 주식회사 광기전력 장치 및 광기전력 장치의 제조 방법

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6245161B1 (en) 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
JP3557148B2 (ja) * 2000-02-21 2004-08-25 三洋電機株式会社 太陽電池モジュール
US6879014B2 (en) * 2000-03-20 2005-04-12 Aegis Semiconductor, Inc. Semitransparent optical detector including a polycrystalline layer and method of making
US6670599B2 (en) 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
AU2001247680A1 (en) * 2000-03-27 2001-10-08 Aegis Semiconductor A semitransparent optical detector including a polycrystalline layer and method of making
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6734453B2 (en) 2000-08-08 2004-05-11 Translucent Photonics, Inc. Devices with optical gain in silicon
WO2003012531A1 (en) * 2001-08-02 2003-02-13 Aegis Semiconductor Tunable optical instruments
WO2004113887A2 (en) * 2003-06-20 2004-12-29 Aegis Semiconductor, Inc. Thermo-optic filter and infrared sensor using said filter.
US7170001B2 (en) * 2003-06-26 2007-01-30 Advent Solar, Inc. Fabrication of back-contacted silicon solar cells using thermomigration to create conductive vias
US7649141B2 (en) * 2003-06-30 2010-01-19 Advent Solar, Inc. Emitter wrap-through back contact solar cells on thin silicon wafers
CA2536371A1 (en) * 2003-08-26 2005-03-10 Redshift Systems Corporation Infrared camera system
US7221827B2 (en) * 2003-09-08 2007-05-22 Aegis Semiconductor, Inc. Tunable dispersion compensator
EP1671177A1 (en) * 2003-10-07 2006-06-21 Aegis Semiconductor, Inc. Tunable optical filter with heater on a cte-matched transparent substrate
US7335555B2 (en) * 2004-02-05 2008-02-26 Advent Solar, Inc. Buried-contact solar cells with self-doping contacts
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
US20050172996A1 (en) * 2004-02-05 2005-08-11 Advent Solar, Inc. Contact fabrication of emitter wrap-through back contact silicon solar cells
US20060060238A1 (en) * 2004-02-05 2006-03-23 Advent Solar, Inc. Process and fabrication methods for emitter wrap through back contact solar cells
DE102004044709A1 (de) * 2004-09-15 2006-03-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur gleichzeitigen Rekristalisierung und Dotierung von Halbleiterschichten und nach diesem Verfahren hergestellte Halbleiterschichtsysteme
DE102005061820B4 (de) * 2005-12-23 2014-09-04 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Solarzelle
US20080057220A1 (en) * 2006-01-31 2008-03-06 Robert Bachrach Silicon photovoltaic cell junction formed from thin film doping source
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
CN101473452B (zh) * 2006-07-04 2013-05-08 京半导体股份有限公司 面板形半导体模块
CN101479857B (zh) * 2006-07-07 2011-03-16 京半导体股份有限公司 面板形半导体模块
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
CA2568136C (en) * 2006-11-30 2008-07-29 Tenxc Wireless Inc. Butler matrix implementation
US20080216887A1 (en) * 2006-12-22 2008-09-11 Advent Solar, Inc. Interconnect Technologies for Back Contact Solar Cells and Modules
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
JP2010533796A (ja) * 2007-07-17 2010-10-28 アプライド マテリアルズ インコーポレイテッド 圧力制御された遠隔プラズマ源による洗浄率の改善
ES2522582T3 (es) 2007-08-31 2014-11-17 Aperam Alloys Imphy Sustrato metálico texturizado cristalográficamente, dispositivo texturizado cristalográficamente, célula y módulo fotovoltaico que comprenden un dispositivo de este tipo, y procedimiento de depósito de capas finas
US20090101201A1 (en) * 2007-10-22 2009-04-23 White John M Nip-nip thin-film photovoltaic structure
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
US20090107549A1 (en) * 2007-10-24 2009-04-30 Peter Borden Percolating amorphous silicon solar cell
US7741144B2 (en) * 2007-11-02 2010-06-22 Applied Materials, Inc. Plasma treatment between deposition processes
US20090126786A1 (en) * 2007-11-13 2009-05-21 Advent Solar, Inc. Selective Emitter and Texture Processes for Back Contact Solar Cells
US7833885B2 (en) 2008-02-11 2010-11-16 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US8076222B2 (en) * 2008-02-11 2011-12-13 Applied Materials, Inc. Microcrystalline silicon thin film transistor
WO2009134939A2 (en) * 2008-04-29 2009-11-05 Advent Solar, Inc. Photovoltaic modules manufactured using monolithic module assembly techniques
CN101609796B (zh) * 2008-06-20 2012-03-21 福建钧石能源有限公司 薄膜形成方法和薄膜太阳能电池的制造方法
US7981778B2 (en) 2009-07-22 2011-07-19 Applied Materials, Inc. Directional solid phase crystallization of thin amorphous silicon for solar cell applications
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
TW201027783A (en) 2008-09-19 2010-07-16 Applied Materials Inc Methods of making an emitter having a desired dopant profile
EP2219231A1 (en) * 2009-02-12 2010-08-18 Excico France Method and apparatus for irradiating a photovoltaic material surface by laser energy
US7858427B2 (en) * 2009-03-03 2010-12-28 Applied Materials, Inc. Crystalline silicon solar cells on low purity substrate
CN102356474A (zh) * 2009-04-06 2012-02-15 应用材料公司 高效能薄膜硅太阳能电池的高品质透明导电氧化物-硅界面接触结构
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
US20110114177A1 (en) * 2009-07-23 2011-05-19 Applied Materials, Inc. Mixed silicon phase film for high efficiency thin film silicon solar cells
KR101065749B1 (ko) * 2009-07-31 2011-09-19 주식회사 티지솔라 태양전지 및 그 제조방법
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
KR20110122523A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 반도체 메모리 소자 및 그의 형성방법
JP6078063B2 (ja) 2011-07-13 2017-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスタデバイスの製造方法
CN102280502B (zh) * 2011-08-26 2013-04-17 上海师范大学 一种梯度掺杂硅基异质结太阳能电池及其制备方法
KR20140074352A (ko) 2011-10-07 2014-06-17 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
FR3013506A1 (fr) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
CN113228282B (zh) * 2021-03-29 2023-12-05 长江存储科技有限责任公司 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419711A (en) * 1987-07-15 1989-01-23 Toshiba Corp Manufacture of semiconductor single-crystal layer
JPH04212473A (ja) * 1990-10-22 1992-08-04 Sanyo Electric Co Ltd 多結晶半導体膜及びその膜を用いた光起電力装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152535A (en) * 1976-07-06 1979-05-01 The Boeing Company Continuous process for fabricating solar cells and the product produced thereby
US4278830A (en) * 1977-09-29 1981-07-14 Nasa Schottky barrier solar cell
GB2030766A (en) * 1978-09-02 1980-04-10 Plessey Co Ltd Laser treatment of semiconductor material
DE3123628A1 (de) * 1981-06-15 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Einrichtung zur umkristallisation duenner oberflaechenschichten oder duenner, auf substraten aufgebrachter schichten mittels eines elektronenmissionssystems
JPS5890724A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 積層半導体装置の製造方法
US4539431A (en) * 1983-06-06 1985-09-03 Sera Solar Corporation Pulse anneal method for solar cell
US4769682A (en) * 1984-11-05 1988-09-06 Energy Conversion Devices, Inc. Boron doped semiconductor materials and method for producing same
US4638110A (en) * 1985-06-13 1987-01-20 Illuminated Data, Inc. Methods and apparatus relating to photovoltaic semiconductor devices
DE58905580D1 (de) * 1988-03-24 1993-10-21 Siemens Ag Verfahren zum Herstellen von polykristallinen Schichten mit grobkristallinem Aufbau für Dünnschichthalbleiterbauelemente wie Solarzellen.
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5221365A (en) * 1990-10-22 1993-06-22 Sanyo Electric Co., Ltd. Photovoltaic cell and method of manufacturing polycrystalline semiconductive film
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JPH06204137A (ja) * 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419711A (en) * 1987-07-15 1989-01-23 Toshiba Corp Manufacture of semiconductor single-crystal layer
JPH04212473A (ja) * 1990-10-22 1992-08-04 Sanyo Electric Co Ltd 多結晶半導体膜及びその膜を用いた光起電力装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057945A1 (en) * 2007-10-29 2009-05-07 Tg Solar Corporation Method for manufacturing solar cell
US7863075B2 (en) 2007-10-29 2011-01-04 Tg Solar Corporation Method for manufacturing solar cell
KR101079028B1 (ko) 2009-10-14 2011-11-02 한국철강 주식회사 광기전력 장치 및 광기전력 장치의 제조 방법

Also Published As

Publication number Publication date
AU4111396A (en) 1996-06-19
AU689992B2 (en) 1998-04-09
EP0795202A4 (en) 1998-06-24
JPH10509843A (ja) 1998-09-22
BR9509944A (pt) 1998-01-27
MY113772A (en) 2002-05-31
CA2205882A1 (en) 1996-06-06
DE69530859T2 (de) 2004-02-26
AUPM982294A0 (en) 1995-01-05
EP0795202A1 (en) 1997-09-17
MY116383A (en) 2004-01-31
EP0795202B1 (en) 2003-05-21
ES2200011T3 (es) 2004-03-01
WO1996017388A1 (en) 1996-06-06
MX9704064A (es) 1997-08-30
NZ296486A (en) 1997-09-22
CN1095205C (zh) 2002-11-27
DE69530859D1 (de) 2003-06-26
JP3822238B2 (ja) 2006-09-13
CN1173241A (zh) 1998-02-11
CA2205882C (en) 2006-02-14
US5942050A (en) 1999-08-24
KR980700693A (ko) 1998-03-30
ATE241215T1 (de) 2003-06-15

Similar Documents

Publication Publication Date Title
KR100392924B1 (ko) 다층태양전지의제조방법
MXPA97004064A (es) Metodo para elaborar un celda solar de capas multiples
KR100965778B1 (ko) 고효율 다결정 실리콘 태양전지 및 그 제조방법
JPH0714764A (ja) 薄膜多結晶シリコン及びその製造方法
EP0656664B1 (en) Polycrystalline silicon photoelectric transducer and process for its production
JP2689935B2 (ja) 半導体薄膜形成方法
JP5336084B2 (ja) マイクロ結晶シリコンを有する薄膜太陽電池及び積層体を製造する方法
KR100961757B1 (ko) 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법
US8759201B2 (en) Method of forming high growth rate, low resistivity germanium film on silicon substrate
JP3102772B2 (ja) シリコン系半導体薄膜の製造方法
JP3354282B2 (ja) 光起電力素子の製造方法
JP2810284B2 (ja) 光起電力素子用薄膜多結晶シリコンの製造方法
JPH0888189A (ja) 薄膜多結晶半導体及びその製造方法並びに光起電力装置及びその製造方法
JP3094730B2 (ja) 太陽電池素子
JP3347747B2 (ja) 光電変換装置の作製方法
JPH04291967A (ja) 光起電力装置の製造方法
JP4098386B2 (ja) 薄膜シリコン系光電変換装置とその製造方法
JPS61242073A (ja) 半導体装置の製造方法
JPH02174218A (ja) 半導体装置の製造方法
JPH04151878A (ja) 光起電力素子の製造方法
JPH09148249A (ja) 薄膜多結晶シリコンの製造方法
JPH104061A (ja) シリコン基体の製造方法