JPH0562904A - 半導体ウエーハの段のある表面にドープされたポリシリコン層を形成する製法 - Google Patents
半導体ウエーハの段のある表面にドープされたポリシリコン層を形成する製法Info
- Publication number
- JPH0562904A JPH0562904A JP3168056A JP16805691A JPH0562904A JP H0562904 A JPH0562904 A JP H0562904A JP 3168056 A JP3168056 A JP 3168056A JP 16805691 A JP16805691 A JP 16805691A JP H0562904 A JPH0562904 A JP H0562904A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- wafer
- deposited
- temperature
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 118
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 118
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000151 deposition Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 230000008021 deposition Effects 0.000 claims description 36
- 230000000630 rising effect Effects 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 239000002210 silicon-based material Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000003475 lamination Methods 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ドープされたポリシリコンは段部においては
一様に蒸着することが困難である。半導体ウェーハの段
のある表面に、ドープされていないポリシリコン層の蒸
着特性を有しまた輪郭を形成しているドープされたポリ
シリコン層を形成する蒸着法であり、これによって一様
に蒸着される。 【構成】 この製法は、（ａ）ドープされたポリシリコ
ンを段のある表面に蒸着し、（ｂ）ドープされていない
ポリシリコンをドープされたポリシリコンの全面に蒸着
し、ポリシリコンの所望の量が蒸着されるまで、ドープ
されたポリシリコンとドープされていないポリシリコン
とを周期的に反復し、次に、（ｃ）蒸着されたポリシリ
コンをアニールして、蒸着されたポリシリコンの全体に
ドープ剤を均一に分布させることにより成る。
一様に蒸着することが困難である。半導体ウェーハの段
のある表面に、ドープされていないポリシリコン層の蒸
着特性を有しまた輪郭を形成しているドープされたポリ
シリコン層を形成する蒸着法であり、これによって一様
に蒸着される。 【構成】 この製法は、（ａ）ドープされたポリシリコ
ンを段のある表面に蒸着し、（ｂ）ドープされていない
ポリシリコンをドープされたポリシリコンの全面に蒸着
し、ポリシリコンの所望の量が蒸着されるまで、ドープ
されたポリシリコンとドープされていないポリシリコン
とを周期的に反復し、次に、（ｃ）蒸着されたポリシリ
コンをアニールして、蒸着されたポリシリコンの全体に
ドープ剤を均一に分布させることにより成る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェーハの段の
ある表面にポリシリコンのドープされた層を蒸着する方
法に関する。具体的には、本発明は、ドープされていな
いポリシリコンの蒸着後の輪郭を有する、ドープされた
ポリシリコン層を形成するように、ポリシリコンを、半
導体ウェーハの段のある表面に蒸着することが出来る方
法に関する。
ある表面にポリシリコンのドープされた層を蒸着する方
法に関する。具体的には、本発明は、ドープされていな
いポリシリコンの蒸着後の輪郭を有する、ドープされた
ポリシリコン層を形成するように、ポリシリコンを、半
導体ウェーハの段のある表面に蒸着することが出来る方
法に関する。
【０００２】
【従来の技術】半導体ウェーハ上に集積回路構造体を構
成する場合、溝がウェーハに形成されるか、あるいは、
立上がった線部（段）がウェーハの表面上に形成され、
例えば、そのいずれもが、このような溝あるいは立上が
った線部の間の領域の場所に相当する低い部分のある、
平坦でないか、あるいは、段のある表面を形成する。例
えば、酸化物が被覆された段部の上か、あるいは、その
間に電導性線路を形成するか、または、コンデンサーを
形成するために酸化物被覆の溝を電導体で充填するた
め、このような段のある表面上にポリシリコンのドープ
された層を形成することが、望まれる場合もある。
成する場合、溝がウェーハに形成されるか、あるいは、
立上がった線部（段）がウェーハの表面上に形成され、
例えば、そのいずれもが、このような溝あるいは立上が
った線部の間の領域の場所に相当する低い部分のある、
平坦でないか、あるいは、段のある表面を形成する。例
えば、酸化物が被覆された段部の上か、あるいは、その
間に電導性線路を形成するか、または、コンデンサーを
形成するために酸化物被覆の溝を電導体で充填するた
め、このような段のある表面上にポリシリコンのドープ
された層を形成することが、望まれる場合もある。
【０００３】その表面にポリシリコンなどの層を蒸着す
る場合、ウェーハ上の立上がった部分の間のこのような
低い区域を完全に充填することが一般に望ましい。不幸
なことに、ドープされたポリシリコンは、垂直面上より
も平面上により速く付着しがちであるので、このように
充填することは、ドープされたポリシリコンで行うこと
が困難である。この結果、集積回路構造体の立上がった
部分に、例えば、段部の頭部、あるいは、溝に隣接する
水平な表面上に、ドープされたポリシリコンの厚い層が
形成され、低い区域は、部分的に充填されないまま、残
る。
る場合、ウェーハ上の立上がった部分の間のこのような
低い区域を完全に充填することが一般に望ましい。不幸
なことに、ドープされたポリシリコンは、垂直面上より
も平面上により速く付着しがちであるので、このように
充填することは、ドープされたポリシリコンで行うこと
が困難である。この結果、集積回路構造体の立上がった
部分に、例えば、段部の頭部、あるいは、溝に隣接する
水平な表面上に、ドープされたポリシリコンの厚い層が
形成され、低い区域は、部分的に充填されないまま、残
る。
【０００４】これは、図１に示されており、半導体ウェ
ーハの段状の表面上にドープ・ポリシリコンを形成する
この種の従来技術の蒸着が示されている。そこに示され
ているように、ウェーハ２の上の段部１０上に形成され
た酸化物層１６の上表面１２に水平に蒸着されたドープ
・ポリシリコン１６は、段部１０の酸化物層６の側壁面
１４に垂直に蒸着されたドープ・ポリシリコン１８より
厚い。ウェーハ２の溝部２０に酸化物被覆された、水平
な底部表面上に形成されたポリシリコン１６′は、同様
に、図１の従来技術の構造体の溝部２０の側壁上の垂直
に蒸着されたポリシリコン１８′より厚く蒸着されてい
る。
ーハの段状の表面上にドープ・ポリシリコンを形成する
この種の従来技術の蒸着が示されている。そこに示され
ているように、ウェーハ２の上の段部１０上に形成され
た酸化物層１６の上表面１２に水平に蒸着されたドープ
・ポリシリコン１６は、段部１０の酸化物層６の側壁面
１４に垂直に蒸着されたドープ・ポリシリコン１８より
厚い。ウェーハ２の溝部２０に酸化物被覆された、水平
な底部表面上に形成されたポリシリコン１６′は、同様
に、図１の従来技術の構造体の溝部２０の側壁上の垂直
に蒸着されたポリシリコン１８′より厚く蒸着されてい
る。
【０００５】ドープされたポリシリコンをこのように一
様でなく蒸着する結果、この低い領域が完全に充填され
なければならない場合、構造体は、全体により厚く蒸着
され、いずれにせよ、形成されたポリシリコン層の高い
部分は、次に、別の段階で除去される。従って、ドープ
されたポリシリコン層が形成されて、半導体ウェーハ上
の立上がった部分の間の低い部分を完全に充填する製
法、すなわち、ドープされていないポリシリコン層の蒸
着特性を有し、また輪郭を形成するような製法を提供す
ることが望ましい。
様でなく蒸着する結果、この低い領域が完全に充填され
なければならない場合、構造体は、全体により厚く蒸着
され、いずれにせよ、形成されたポリシリコン層の高い
部分は、次に、別の段階で除去される。従って、ドープ
されたポリシリコン層が形成されて、半導体ウェーハ上
の立上がった部分の間の低い部分を完全に充填する製
法、すなわち、ドープされていないポリシリコン層の蒸
着特性を有し、また輪郭を形成するような製法を提供す
ることが望ましい。
【０００６】
【発明が解決しようとする課題】以上の点から、本発明
の目的は、ウェーハの立上り部分の間の低い部分を充填
する、ドープされたポリシリコンを半導体ウェーハの段
のある表面に蒸着する製法を提供することである。本発
明の他の目的は、ウェーハの立上り部分の間の低い部分
を、ドープされたポリシリコンとドープされていないポ
リシリコンをウェーハの段のある表面に交互に蒸着する
ことにより充填する、ドープされたポリシリコンを半導
体ウェーハの段のある表面に蒸着する製法を提供するこ
とである。
の目的は、ウェーハの立上り部分の間の低い部分を充填
する、ドープされたポリシリコンを半導体ウェーハの段
のある表面に蒸着する製法を提供することである。本発
明の他の目的は、ウェーハの立上り部分の間の低い部分
を、ドープされたポリシリコンとドープされていないポ
リシリコンをウェーハの段のある表面に交互に蒸着する
ことにより充填する、ドープされたポリシリコンを半導
体ウェーハの段のある表面に蒸着する製法を提供するこ
とである。
【０００７】更に、本発明の他の目的は、ウェーハ上の
立上り部分の間の低い部分を、ドープされたポリシリコ
ンとドープされていないポリシリコンをウェーハの段の
ある表面に交互に蒸着することにより充填する、ドープ
されたポリシリコンを半導体ウェーハの段のある表面に
蒸着する製法を提供することであり、この製法の場合、
ドープされたポリシリコンは、ドープされていないポリ
シリコンの蒸着時間とほぼ同程度かそれ以上の全蒸着時
間の間、蒸着される。
立上り部分の間の低い部分を、ドープされたポリシリコ
ンとドープされていないポリシリコンをウェーハの段の
ある表面に交互に蒸着することにより充填する、ドープ
されたポリシリコンを半導体ウェーハの段のある表面に
蒸着する製法を提供することであり、この製法の場合、
ドープされたポリシリコンは、ドープされていないポリ
シリコンの蒸着時間とほぼ同程度かそれ以上の全蒸着時
間の間、蒸着される。
【０００８】更に、本発明の他の目的は、ウェーハ上の
立上り部分の間の低い部分を、ドープされたポリシリコ
ンとドープされていないポリシリコンをウェーハの段の
ある表面上に蒸着することにより充填する、半導体ウェ
ーハの段のある表面にドープされたポリシリコンを蒸着
する製法を提供することであり、この製法の場合、ドー
プされたポリシリコンは、ドープされていないポリシリ
コンの蒸着時間とほぼ同程度から、ドープされていない
ポリシリコンの蒸着時間の約３倍までの全蒸着時間の
間、蒸着される。
立上り部分の間の低い部分を、ドープされたポリシリコ
ンとドープされていないポリシリコンをウェーハの段の
ある表面上に蒸着することにより充填する、半導体ウェ
ーハの段のある表面にドープされたポリシリコンを蒸着
する製法を提供することであり、この製法の場合、ドー
プされたポリシリコンは、ドープされていないポリシリ
コンの蒸着時間とほぼ同程度から、ドープされていない
ポリシリコンの蒸着時間の約３倍までの全蒸着時間の
間、蒸着される。
【０００９】本発明のその他の目的は、ドープされたポ
リシリコンとドープされていないポリシリコンをウェー
ハの段のある表面に交互に蒸着することにより、ウェー
ハの立上り部分の間の低い部分を充填する、約１５００
から約５０００オングストロームのドープされたポリシ
リコン層を半導体の段のある表面に蒸着する製法を提供
することであり、この製法の場合、ドープされたポリシ
リコンは、ドープされていないポリシリコンの蒸着時間
とほぼ同程度から、ドープされていないポリシリコンの
蒸着時間の約３倍までの全蒸着時間の間、蒸着され、そ
の後に、蒸着されたポリシリコン層の全体にわたってド
ープ剤を一様に分布するために、蒸着ポリシリコン層を
アニールする段階が続く。
リシリコンとドープされていないポリシリコンをウェー
ハの段のある表面に交互に蒸着することにより、ウェー
ハの立上り部分の間の低い部分を充填する、約１５００
から約５０００オングストロームのドープされたポリシ
リコン層を半導体の段のある表面に蒸着する製法を提供
することであり、この製法の場合、ドープされたポリシ
リコンは、ドープされていないポリシリコンの蒸着時間
とほぼ同程度から、ドープされていないポリシリコンの
蒸着時間の約３倍までの全蒸着時間の間、蒸着され、そ
の後に、蒸着されたポリシリコン層の全体にわたってド
ープ剤を一様に分布するために、蒸着ポリシリコン層を
アニールする段階が続く。
【００１０】本発明のこれらの及びほかの目的は、次の
説明と付属図面から明らかであろう。
説明と付属図面から明らかであろう。
【００１１】
【実施例】本発明の製法により、ウェーハの低い部分、
あるいは、立上り部分に隣接する領域が実質的に充填さ
れるように、ドープされたポリシリコンとドープされて
いないポリシリコンを蒸着し、そのあとに、蒸着された
ポリシリコン層の全面にドープ剤を一様に分布するアニ
ール段階が続く連続した蒸着段階により、半導体ウェー
ハの段のある表面にドープされたポリシリコン層が形成
される。
あるいは、立上り部分に隣接する領域が実質的に充填さ
れるように、ドープされたポリシリコンとドープされて
いないポリシリコンを蒸着し、そのあとに、蒸着された
ポリシリコン層の全面にドープ剤を一様に分布するアニ
ール段階が続く連続した蒸着段階により、半導体ウェー
ハの段のある表面にドープされたポリシリコン層が形成
される。
【００１２】用語“ドープされたポリシリコン層”によ
り、約１×１０20から約２×１０21原子／cm3 の濃度の
ドープ剤（これは、燐、ホウ素、ヒ素などのＮ形あるい
はＰ形ドープ剤より成っている）を含有するポリシリコ
ン層の意味を表す。本製法は、段のある半導体ウェーハ
表面上にＰ形あるいはＮ形のドープされたポリシリコン
層を形成することに使用されるが、図により限定される
ものではなく、本製法は、燐ドープ・ポリシリコン層の
形成に関して説明されるであろう。
り、約１×１０20から約２×１０21原子／cm3 の濃度の
ドープ剤（これは、燐、ホウ素、ヒ素などのＮ形あるい
はＰ形ドープ剤より成っている）を含有するポリシリコ
ン層の意味を表す。本製法は、段のある半導体ウェーハ
表面上にＰ形あるいはＮ形のドープされたポリシリコン
層を形成することに使用されるが、図により限定される
ものではなく、本製法は、燐ドープ・ポリシリコン層の
形成に関して説明されるであろう。
【００１３】ここで用語“ウェーハの立上り部分に隣接
する低い部分”を使用する場合、“低い部分”は、溝部
の容積と、立上り段部の間のウェーハの領域のいずれに
も相当するものである。用語“立上り部分”は、この溝
部に隣接するウェーハのこの部分と、ウェーハ表面上の
立上り段部のいずれにも相当する。図２に関して、半導
体ウェーハ３０は、そこに形成された溝部４０を有し、
底壁の表面４２と側壁の表面４４とを有し、一般に４８
で示された、充填されていない容積を残して、示されて
いる。ウェーハは、そこに形成された立上り段部５０も
有しており、上表面５２と側壁表面５４を有する。図示
のように、酸化物の被膜３４は、ウェーハ３０の表面全
体に形成されており、表面４２、４４、５２、５４を溝
部４０と段部５０とにそれぞれ備えている。
する低い部分”を使用する場合、“低い部分”は、溝部
の容積と、立上り段部の間のウェーハの領域のいずれに
も相当するものである。用語“立上り部分”は、この溝
部に隣接するウェーハのこの部分と、ウェーハ表面上の
立上り段部のいずれにも相当する。図２に関して、半導
体ウェーハ３０は、そこに形成された溝部４０を有し、
底壁の表面４２と側壁の表面４４とを有し、一般に４８
で示された、充填されていない容積を残して、示されて
いる。ウェーハは、そこに形成された立上り段部５０も
有しており、上表面５２と側壁表面５４を有する。図示
のように、酸化物の被膜３４は、ウェーハ３０の表面全
体に形成されており、表面４２、４４、５２、５４を溝
部４０と段部５０とにそれぞれ備えている。
【００１４】ドープされたポリシリコン６０の第一の層
は、約２５から約２００Torrの圧力と、約６００℃から
約７００℃のウェーハ温度で、真空蒸着室内のウェーハ
３０上に形成される。蒸着は、図３に示すように、シリ
コン材、ドープ剤、選択されるキャリアガスとを前記の
室へ流し込み、最初のドープされたポリシリコン層を形
成する。これは、例えば、３リットルの蒸着室では、シ
ラン（SiH4) などのシリコン材を、約１００から約１０
００標準cm2 ／分（sccm) 、通常約５００sccmに等しい
流量で蒸着室へ流入することにより行われ、１体積％の
ＰＨ3 と９９体積％のＨ2 のガス状の混合ドープ剤が、
３リットル蒸着室使用の場合、約２００から約２０００
sccm、通常約１０００sccmに等しい流量で蒸着室へ流入
する。
は、約２５から約２００Torrの圧力と、約６００℃から
約７００℃のウェーハ温度で、真空蒸着室内のウェーハ
３０上に形成される。蒸着は、図３に示すように、シリ
コン材、ドープ剤、選択されるキャリアガスとを前記の
室へ流し込み、最初のドープされたポリシリコン層を形
成する。これは、例えば、３リットルの蒸着室では、シ
ラン（SiH4) などのシリコン材を、約１００から約１０
００標準cm2 ／分（sccm) 、通常約５００sccmに等しい
流量で蒸着室へ流入することにより行われ、１体積％の
ＰＨ3 と９９体積％のＨ2 のガス状の混合ドープ剤が、
３リットル蒸着室使用の場合、約２００から約２０００
sccm、通常約１０００sccmに等しい流量で蒸着室へ流入
する。
【００１５】ほかの材料も、本発明の製法を実施する場
合、シリコン材としてSi2H6 などを使用することが出来
る。ＰＨ3 の代りに使用出来る、ほかのドープガスに
は、BCl3、B2H3、AsH3などがある。本発明のポリシリコ
ン蒸着法において蒸着室へ流入出来る、選択使用のキャ
リアガスは、３リットル蒸着室の場合、一般に、約５０
００から約３０sccmの流量で、ヘリウム、窒素である。
合、シリコン材としてSi2H6 などを使用することが出来
る。ＰＨ3 の代りに使用出来る、ほかのドープガスに
は、BCl3、B2H3、AsH3などがある。本発明のポリシリコ
ン蒸着法において蒸着室へ流入出来る、選択使用のキャ
リアガスは、３リットル蒸着室の場合、一般に、約５０
００から約３０sccmの流量で、ヘリウム、窒素である。
【００１６】この蒸着段階は、約２０秒間から約２分
間、普通約４５秒間から約１分間の間に行われて、図３
に示する構造体が形成され、平均的厚さが約４００から
約８００オングストロームに蒸着されたドープされたポ
リシリコン層６０は、段部５０の水平な上表面５２と溝
部４０の水平な底表面４２などの水平な表面に形成され
た厚い部分６２と、側壁表面４４と５４などの垂直な表
面上に形成された薄い部分６４とを有する。
間、普通約４５秒間から約１分間の間に行われて、図３
に示する構造体が形成され、平均的厚さが約４００から
約８００オングストロームに蒸着されたドープされたポ
リシリコン層６０は、段部５０の水平な上表面５２と溝
部４０の水平な底表面４２などの水平な表面に形成され
た厚い部分６２と、側壁表面４４と５４などの垂直な表
面上に形成された薄い部分６４とを有する。
【００１７】行程のこの時点で、ドープ剤の流れは閉止
されるが、シリコン材は、引き続いて蒸着室へ流れて、
図４に示すように、ほぼ均一な厚さの、ドープされてい
ないポリシリコン層７０が、ドープされたポリシリコン
層６０に蒸着する。ドープされていないポリシリコンの
この蒸着は、約２０秒間から約1.５分間、好適には約４
５から約７５秒間、一般的には約１分間の時間の間、続
いて、約４００から約８００オングストロームの厚さの
ドープされていないポリシリコン層が蒸着され、その
後、ドープ剤の流れは、再び、次のドープされたポリシ
リコンの蒸着を始める。ドープされたポリシリコンとド
ープされていないポリシリコンのこの周期的蒸着は、ポ
リシリコンの所望の量つまり厚さが、段のあるウェーハ
表面に蒸着されるまで、すなわち、一般に、立上り部分
の間のウェーハ上の低い領域あるいは部分が実質的にポ
リシリコンで充填されるまで、さらに時間をかけて反復
する。
されるが、シリコン材は、引き続いて蒸着室へ流れて、
図４に示すように、ほぼ均一な厚さの、ドープされてい
ないポリシリコン層７０が、ドープされたポリシリコン
層６０に蒸着する。ドープされていないポリシリコンの
この蒸着は、約２０秒間から約1.５分間、好適には約４
５から約７５秒間、一般的には約１分間の時間の間、続
いて、約４００から約８００オングストロームの厚さの
ドープされていないポリシリコン層が蒸着され、その
後、ドープ剤の流れは、再び、次のドープされたポリシ
リコンの蒸着を始める。ドープされたポリシリコンとド
ープされていないポリシリコンのこの周期的蒸着は、ポ
リシリコンの所望の量つまり厚さが、段のあるウェーハ
表面に蒸着されるまで、すなわち、一般に、立上り部分
の間のウェーハ上の低い領域あるいは部分が実質的にポ
リシリコンで充填されるまで、さらに時間をかけて反復
する。
【００１８】図５から図７は、厚い水平部分８２と薄い
垂直部分８４と有する第２のドープされたポリシリコン
層８０の蒸着（図５）と、一様な厚さの第２のドープさ
れていないポリシリコン層９０の蒸着（図６）と、より
厚い水平部分１０２とより薄い垂直部分１０４とを有す
る第３のドープされていないポリシリコン層１００の蒸
着（図７）とを、段階ごとに示しており、注目されるこ
とは、この時までに、低い領域つまり部分が、垂直表面
と水平表面との区別がはっきりとつかないように、充填
されて、丸味がついていることである。
垂直部分８４と有する第２のドープされたポリシリコン
層８０の蒸着（図５）と、一様な厚さの第２のドープさ
れていないポリシリコン層９０の蒸着（図６）と、より
厚い水平部分１０２とより薄い垂直部分１０４とを有す
る第３のドープされていないポリシリコン層１００の蒸
着（図７）とを、段階ごとに示しており、注目されるこ
とは、この時までに、低い領域つまり部分が、垂直表面
と水平表面との区別がはっきりとつかないように、充填
されて、丸味がついていることである。
【００１９】次に、蒸着されたポリシリコンは、約８５
０℃から約１０００℃の温度範囲で、１０分間から約１
時間の間アニールされる。あるいは、アニールは、急速
加熱のアニールとして行われ、この場合、温度は上述の
所望のアニール温度へ、約５０℃／秒から約１００℃／
秒の速さで、急速に上昇し、次に、この温度に１０秒か
ら６０秒維持される。このアニール段階で、ドープ剤は
蒸着されたポリシリコンの全体に均一に分布されて、単
一の、均質にドープされたポリシリコン層が形成する。
０℃から約１０００℃の温度範囲で、１０分間から約１
時間の間アニールされる。あるいは、アニールは、急速
加熱のアニールとして行われ、この場合、温度は上述の
所望のアニール温度へ、約５０℃／秒から約１００℃／
秒の速さで、急速に上昇し、次に、この温度に１０秒か
ら６０秒維持される。このアニール段階で、ドープ剤は
蒸着されたポリシリコンの全体に均一に分布されて、単
一の、均質にドープされたポリシリコン層が形成する。
【００２０】しかし、図９の二次イオン質量分析グラフ
（ＳＩＭＳ）に示されているように、この質量分析は、
ドープされたポリシリコンとドープされていないポリシ
リコンの多重層がアニールされた後に、ウェーハについ
て行われるもので、ドープ剤は、蒸着・アニールされた
ポリシリコンの層全体に一様に分布しており、これは、
単一で一様な、均質にドープされたポリシリコン層を示
している。
（ＳＩＭＳ）に示されているように、この質量分析は、
ドープされたポリシリコンとドープされていないポリシ
リコンの多重層がアニールされた後に、ウェーハについ
て行われるもので、ドープ剤は、蒸着・アニールされた
ポリシリコンの層全体に一様に分布しており、これは、
単一で一様な、均質にドープされたポリシリコン層を示
している。
【００２１】このようにして、本製法は、蒸着された、
ドープ・ポリシリコン層のドープ剤の含有量に等しいそ
の含有量を有し、さらに、蒸着特性とドープされていな
い蒸着ポリシリコン層の輪郭とを有し、すなわち、段の
あるウェーハの水平と垂直の表面上に、実質的に均一な
厚さの蒸着層を有するポリシリコン層を蒸着することを
可能にしている。
ドープ・ポリシリコン層のドープ剤の含有量に等しいそ
の含有量を有し、さらに、蒸着特性とドープされていな
い蒸着ポリシリコン層の輪郭とを有し、すなわち、段の
あるウェーハの水平と垂直の表面上に、実質的に均一な
厚さの蒸着層を有するポリシリコン層を蒸着することを
可能にしている。
【図１】段のある半導体ウェーハ表面上のドープされた
ポリシリコン層の従来技術の垂直断面図である。
ポリシリコン層の従来技術の垂直断面図である。
【図２】ウェーハ表面に形成された立上り段部とウェー
ハへ伸張している溝部とを有して示された半導体ウェー
ハの断面図である。
ハへ伸張している溝部とを有して示された半導体ウェー
ハの断面図である。
【図３】本発明の蒸着法による図２のウェーハ上のドー
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
【図４】本発明の蒸着法による図２のウェーハ上のドー
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
【図５】本発明の蒸着法による図２のウェーハ上のドー
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
【図６】本発明の蒸着法による図２のウェーハ上のドー
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
【図７】本発明の蒸着法による図２のウェーハ上のドー
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
プされまたドープされていないポリシリコン層の交互蒸
着を示す一連の垂直断面図である。
【図８】アニール前に本発明の製法により段のあるウェ
ーハ上に蒸着されたポリシリコン層の厚さに対しドープ
剤の厚さをプロットしたグラフであり、蒸着層のドープ
剤の不均一な分布を示す。
ーハ上に蒸着されたポリシリコン層の厚さに対しドープ
剤の厚さをプロットしたグラフであり、蒸着層のドープ
剤の不均一な分布を示す。
【図９】図５のグラフに示され本発明の製法によるが、
アニール後に段のあるウェーハに蒸着された前記ポリシ
リコン層の厚さに対しドープ剤の濃度をプロットしたグ
ラフであり、蒸着層全面にドープ剤が均一に分布してい
ることを示している。
アニール後に段のあるウェーハに蒸着された前記ポリシ
リコン層の厚さに対しドープ剤の濃度をプロットしたグ
ラフであり、蒸着層全面にドープ剤が均一に分布してい
ることを示している。
【図１０】本発明の製法を示す流れ図である。
Claims (24)
- 【請求項１】 半導体ウェーハの段のある表面にドープ
されたポリシリコン層を形成する製法において、 （ａ） ドープされたポリシリコンを前記の段のある表
面に蒸着し、 （ｂ） ドープされていないポリシリコンを前記のドー
プされたポリシリコンの全面に蒸着し、 （ｃ） ドープ剤を前記の蒸着されたポリシリコン層の
全体に均一に分布するため、前記の蒸着されたポリシリ
コンをアニールするステップより成ることを特徴とする
製法。 - 【請求項２】 請求項１のステップ（ａ）及び（ｂ）が
それぞれ、ポリシリコンの蒸着された層の厚さを増加す
るために、少なくともさらに一回反復されることを特徴
とする請求項１に記載の製法。 - 【請求項３】 請求項１のステップ（ａ）が約２０秒間
から約２分間の間行われることを特徴とする請求項１に
記載の製法。 - 【請求項４】 請求項１のステップ（ａ）が約４５秒間
から約１分間の間行われることを特徴とする請求項１に
記載の製法。 - 【請求項５】 請求項１のステップ（ｂ）が約２０秒間
から約1.５分間の間行われることを特徴とする請求項１
に記載の製法。 - 【請求項６】 請求項１のステップ（ｂ）が約４５秒間
から約１分間の間行われることを特徴とする請求項１に
記載の製法。 - 【請求項７】 前記ウェーハ上に蒸着された前記ポリシ
リコンが、約８５０℃から約１０００℃の温度で約１０
分間から約６０分間の間、アニールされることを特徴と
する請求項１に記載の製法。 - 【請求項８】 前記ウェーハ上の前記ポリシリコンが、
被覆されたウェーハの温度を約８５０℃から約１０００
℃のアニール温度へ、約５０℃／秒から約１００℃／秒
の速さで急速に上昇し、次に、ウェーハを前記アニール
温度で約１０秒間から約６０秒間の間維持することによ
り、急速にアニールされることを特徴とする請求項１に
記載の製法。 - 【請求項９】 半導体ウェーハの段のある表面にドープ
されたポリシリコン層を真空蒸着室内で形成し、また、
ウェーハの立上り部分に隣接したウェーハ表面の低い部
分を充填する製法にして、 （ａ） シリコン材とドープ剤とを前記の室に流入し、
ドープされたポリシリコンを前記の段のある表面に蒸着
し、 （ｂ） 前記ドープ剤の前記の室への流入を停止して、
ドープされていないポリシリコンを前記ウェーハの前記
の段のある表面上の前記のドープされたポリシリコンの
全面に蒸着し、 （ｃ） 前記蒸着されたポリシリコンを約８５０℃以上
の温度においてアニールして、前記ドープ剤を蒸着され
たポリシリコンの全体に均一に分布せしめるステップよ
り成ることを特徴とする製法。 - 【請求項１０】 前記シリコン材が、３リットルの室へ
約１００から約１０００標準cm3 ／分に等しい速さで、
前記の室へ流入することを特徴とする請求項９に記載の
製法。 - 【請求項１１】 前記シリコン材がシランガスであるこ
とを特徴とする請求項１０に記載の製法。 【００１２】 - 【請求項１２】 前記ドープ剤が燐であることを特徴と
する請求項９に記載の製法。 - 【請求項１３】 前記燐のドープ剤が、約１体積％のＰ
Ｈ3 と約９９体積％のＨ2 との混合より成ることを特徴
とする請求項１２に記載の製法。 - 【請求項１４】 請求項９のステップ（ａ）及び（ｂ）
が、それぞれ、ポリシリコンの蒸着層の厚さを増加する
ため、少なくともさらに１回反復されることを特徴とす
る請求項９に記載の製法。 - 【請求項１５】 請求項９のステップ（ａ）が、約４５
秒間から約１分間の間行われることを特徴とする請求項
９に記載の製法。 - 【請求項１６】 請求項９のステップ（ｂ）が、約４５
秒間から約１分間の間行われることを特徴とする請求項
９に記載の製法。 - 【請求項１７】 前記ウェーハに蒸着された前記ポリシ
リコンが、約８５０℃から約１０００℃の温度において
約１０分間から約６０分間の間アニールされることを特
徴とする請求項９に記載の製法。 - 【請求項１８】 前記ウェーハに蒸着された前記ポリシ
リコンが、被覆されたウェーハの温度を約８５０℃から
約１０００℃のアニール温度へ約５０℃／秒から約１０
０℃／秒の速くで上昇し、次に、ウェーハを前記アニー
ル温度で約１０秒間から約６０秒間の間維持することに
より、急速にアニールされることを特徴とする請求項９
に記載の製法。 - 【請求項１９】 前記真空室が、約２５から約２００To
rrの範囲内の圧力で前記蒸着段階の間維持されることを
特徴とする請求項９に記載の製法。 - 【請求項２０】 前記真空室内の前記ウェーハが、約６
００℃から約７００℃の範囲内の温度において前記蒸着
段階の間維持されることを特徴とする請求項９に記載の
方法。 - 【請求項２１】 半導体ウェーハの段のある表面にドー
プされたポリシリコン層を真空蒸着室内で形成し、ま
た、ウェーハの立上り部分に隣接したウェーハ表面の低
い部分を充填する製法にして、 （ａ） 約２０秒間から約２分間の間、前記の室へ、 （１） ３リットル室へ約１００から約１０００標準cm
3 ／分に等しい流速において、SiH4とSi2H6 とより成る
種類から選択されたシリコン材と、 （２） ３リットル室へ約２００から約２０００標準cm
3 ／分に等しい流速において、PH3 、B2H3、BCl3、AsH3
より成る種類から選択されたドープ剤とを流入して、ド
ープされたポリシリコンを前記の段のある表面に蒸着
し、 （ｂ） 前記の室への前記ドープ剤の流入を停止する
が、引続いて、前記シリコン材を前記の室へ約２０秒間
から約1.５分間の間流して、ドープされていないポリシ
リコンを、前記ウェーハの前記の段のある表面の前記ド
ープされたポリシリコンの全面に蒸着し、 （ｃ）前記蒸着されたポリシリコンを約８５０℃から約
１０００℃の間の温度においてアニールして、前記ドー
プ剤を前記蒸着されたポリシリコン全体に均一に分布せ
しめるステップより成ることを特徴とする製法。 - 【請求項２２】 請求項２１のステップ（ａ）及び
（ｂ）が、それぞれ、前記の段のあるウェーハ表面上の
ポリシリコンの蒸着層の厚さを増加するために、少なく
ともさらに１回反復されることを特徴とする請求項２１
に記載の製法。 - 【請求項２３】 前記ウェーハに蒸着された前記ポリシ
リコンが、約１０分間から約６０分間の間アニールされ
ることを特徴とする請求項２１に記載の製法。 - 【請求項２４】 被覆されたウェーハの温度を前記アニ
ール温度へ約５０℃／秒から約１００℃／秒の速さで上
昇し、次に、前記ウェーハを前記アニール温度に約１０
秒間から約６０秒間の間維持することにより、前記ウェ
ーハに蒸着された前記ポリシリコンが急速にアニールさ
れることを特徴とする請求項２１に記載の製法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57228090A | 1990-07-16 | 1990-07-16 | |
| US572280 | 1990-07-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0562904A true JPH0562904A (ja) | 1993-03-12 |
| JP2602375B2 JP2602375B2 (ja) | 1997-04-23 |
Family
ID=24287122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168056A Expired - Fee Related JP2602375B2 (ja) | 1990-07-16 | 1991-07-09 | 半導体ウェーハの段のある表面にドープされたポリシリコン層を形成する製法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0467190B1 (ja) |
| JP (1) | JP2602375B2 (ja) |
| KR (1) | KR100239283B1 (ja) |
| DE (1) | DE69125215T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014514760A (ja) * | 2011-04-04 | 2014-06-19 | オクメティック オーユーイー | １層以上の多結晶シリコン層を基材に堆積する方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0639856A1 (en) * | 1993-08-20 | 1995-02-22 | Texas Instruments Incorporated | Method of doping a polysilicon layer and semiconductor device obtained |
| KR100250744B1 (ko) * | 1996-06-21 | 2000-05-01 | 김영환 | 반도체 소자의 폴리사이드층 형성 방법 |
| DE69739202D1 (de) | 1997-11-14 | 2009-02-26 | St Microelectronics Srl | Verfahren zur Abscheidung von in-situ dotierten Polysilizium-Schichten |
| US6905963B2 (en) | 2001-10-05 | 2005-06-14 | Hitachi Kokusai Electric, Inc. | Fabrication of B-doped silicon film by LPCVD method using BCI3 and SiH4 gases |
| CN110416322A (zh) * | 2019-06-21 | 2019-11-05 | 天津爱旭太阳能科技有限公司 | 一种叠层钝化结构及其制备方法和太阳能电池 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138332A (ja) * | 1983-01-28 | 1984-08-08 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6425424A (en) * | 1987-07-21 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPH01304723A (ja) * | 1988-06-01 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0234917A (ja) * | 1988-07-25 | 1990-02-05 | Kokusai Electric Co Ltd | 低濃度リンドープポリシリコン膜形成法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626317A (en) * | 1985-04-03 | 1986-12-02 | Advanced Micro Devices, Inc. | Method for planarizing an isolation slot in an integrated circuit structure |
| US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
| JPH02165663A (ja) * | 1988-12-20 | 1990-06-26 | Sharp Corp | 半導体装置の製造方法 |
-
1991
- 1991-07-08 DE DE69125215T patent/DE69125215T2/de not_active Expired - Fee Related
- 1991-07-08 EP EP91111362A patent/EP0467190B1/en not_active Expired - Lifetime
- 1991-07-09 JP JP3168056A patent/JP2602375B2/ja not_active Expired - Fee Related
- 1991-07-16 KR KR1019910012097A patent/KR100239283B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138332A (ja) * | 1983-01-28 | 1984-08-08 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6425424A (en) * | 1987-07-21 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPH01304723A (ja) * | 1988-06-01 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0234917A (ja) * | 1988-07-25 | 1990-02-05 | Kokusai Electric Co Ltd | 低濃度リンドープポリシリコン膜形成法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014514760A (ja) * | 2011-04-04 | 2014-06-19 | オクメティック オーユーイー | １層以上の多結晶シリコン層を基材に堆積する方法 |
| US9728452B2 (en) | 2011-04-04 | 2017-08-08 | Okmetic Oyj | Method for depositing one or more polycrystalline silicon layers on substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0467190A3 (en) | 1992-11-19 |
| DE69125215T2 (de) | 1997-08-28 |
| EP0467190A2 (en) | 1992-01-22 |
| JP2602375B2 (ja) | 1997-04-23 |
| EP0467190B1 (en) | 1997-03-19 |
| DE69125215D1 (de) | 1997-04-24 |
| KR100239283B1 (en) | 2000-01-15 |
| KR920003413A (ko) | 1992-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5141892A (en) | Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage | |
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| US5242855A (en) | Method of fabricating a polycrystalline silicon film having a reduced resistivity | |
| US6699752B2 (en) | Formation of conductive rugged silicon | |
| JPH04213829A (ja) | 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法 | |
| JP2008523640A5 (ja) | ||
| EP0746027A2 (en) | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same | |
| JPH04293228A (ja) | 多結晶シリコン層の製造方法 | |
| US7202183B2 (en) | Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition | |
| US5382550A (en) | Method of depositing SiO2 on a semiconductor substrate | |
| CA1208805A (en) | Vertically isolated complementary transistors | |
| JP2602375B2 (ja) | 半導体ウェーハの段のある表面にドープされたポリシリコン層を形成する製法 | |
| EP0591086A2 (en) | Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration | |
| JPH07201771A (ja) | ポリシリコン層を原位置で均一にドープする方法 | |
| Goulding | The selective epitaxial growth of silicon | |
| US6198167B1 (en) | Semiconductor structure exhibiting reduced contact resistance and method for fabrication | |
| KR100292218B1 (ko) | 반도체소자제조방법 | |
| US20230134285A1 (en) | Method for manufacturing semiconductor device and same | |
| US10319586B1 (en) | Methods comprising an atomic layer deposition sequence | |
| KR100548846B1 (ko) | 도핑 균일도를 향상시킨 캐패시터의 제조 방법 | |
| KR950002173B1 (ko) | 반도체 장치의 폴리실리콘 증착방법 | |
| JPH0583173B2 (ja) | ||
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| CN116110777A (zh) | 掺杂有杂质的硅薄膜、其制备方法以及半导体器件 | |
| JPH0547702A (ja) | 不純物ドープト半導体膜製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961118 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |