KR101946570B1 - 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법 - Google Patents

적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법 Download PDF

Info

Publication number
KR101946570B1
KR101946570B1 KR1020160132676A KR20160132676A KR101946570B1 KR 101946570 B1 KR101946570 B1 KR 101946570B1 KR 1020160132676 A KR1020160132676 A KR 1020160132676A KR 20160132676 A KR20160132676 A KR 20160132676A KR 101946570 B1 KR101946570 B1 KR 101946570B1
Authority
KR
South Korea
Prior art keywords
layer
silicon substrate
thin film
crystalline silicon
epitaxial layer
Prior art date
Application number
KR1020160132676A
Other languages
English (en)
Other versions
KR20180040854A (ko
Inventor
김가현
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020160132676A priority Critical patent/KR101946570B1/ko
Publication of KR20180040854A publication Critical patent/KR20180040854A/ko
Application granted granted Critical
Publication of KR101946570B1 publication Critical patent/KR101946570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/2018—
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table comprising porous silicon as part of the active layer(s)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법은 결정질 실리콘 기판(11)의 일면 또는 양면에 다공성 실리콘층(13)을 증착하는 단계와 상기 다공성 실리콘층(13)의 상면에 에피택시층(15)을 증착하는 단계와 상기 에피택시층(15)의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성된 추가층(17)을 적층하는 단계를 포함하여 제조된다.
본 발명은 습식공정이 없어 비용 절감의 효과 공정온도를 낮춰 공정 비용을 낮춤으로써 상용화를 가능하게 하는 이점이 있다.

Description

적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법{FABRICATION METHOD OF MULTILAYER FILM, AND MULTILAYER FILM, AND SEMICONDUCTOR DEVICE USING THEREOF}
본 발명은 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법에 관한 것으로, 더욱 상세하게는 태양전지 등의 반도체 소자 제조에 이용되며 하나 이상의 단결정 실리콘 박막층을 포함하는 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법에 관한 것이다.
반도체 소자 제조는 많은 종류의 박막(Thin film) 증착공정을 수반한다. 증착공정은 진공 중에서 합성하고자 하는 물질을 기화 또는 승화시켜서 원자 또는 분자 단위로 결정질 실리콘 기판 표면 위에 부착되도록 함으로써 박막을 형성시키는 방법이다.
일반적으로 결정질 실리콘 기판은 도 1의 (a)에 도시된 바와 같이, 인상(Czochralski)법으로 결정 성장한 잉곳 또는 블록(1)을 도 1의 (b)에 도시된 바와 같이, 와이어 절단(wire sawing)(3) 방법으로 절단 가공하여 제작된다. 절단 가공된 결정질 실리콘 기판(3)은 도 1의 (c)에서 확인된다.
그런데 와이어 절단 방법으로 절단 가공한 결정질 실리콘 기판은 절단 손실(kerf-loss)이 발생하여 낭비가 심하고, 가공할 수 있는 기판 두께에 한계가 있다. 현재 태양광용 결정질 실리콘 기판은 200㎛ 두께의 기판이 주로 사용되며, 100㎛ 이하의 두께는 절단 가공으로는 가공이 어렵다.
또한, 절단 가공 방법으로 제작한 결정질 실리콘 기판은 표면에 데미지층(오염층)이 존재하여 이를 식각하는 공정이 추가로 요구된다.
한편, 기존의 반도체 소자는 상술한 결정질 실리콘 기판(5)의 표면에 습식 공정으로 다공성 실리콘(7)을 형성한 후, 다공성 실리콘(7)의 상면에 화학기상증착(CVD) 공정을 수행하여 고온에서 에피택시(epitaxy)층(9)을 성장시킨다.
그런데 상술한 방식은 결정질 막을 증착하는데 효과적이나, 다공성 실리콘(7)을 습식 공정으로 형성해야 하며 1100℃ 정도의 고온에서 추가적으로 수소 가스를 이용한 포밍 가스 어닐링(forming gas annealing)을 실시해야 하므로 비용상승을 유발하고, 에피택시층의 성장 또한 열 화학기상증착 공정으로 1300℃ 정도의 고온에서 실시되어야 하므로 상용화를 어렵게 하는 문제점이 있다.
특허문헌 1: 한국공개특허 제2006-0076674호(2006.07.04)
본 발명의 목적은 반도체 소자 제조에 이용하는 적층구조 박막 제조방법이며, 습식공정이 필요 없고 공정온도를 낮출 수 있는 새로운 방법의 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 결정질 실리콘 기판의 일면 또는 양면에 다공성 실리콘층을 증착하는 단계와 상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계와 상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상을 적층하는 단계를 포함한다.
상기 증착은 CCP(Capacitively Coupled Plasma) 플라즈마 구조의 플라즈마 반응장치에서 플라즈마 공정에 의해 수행된다.
상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계에서, 상기 에피택시층은 단일층으로 성장하거나 불순물을 포함하는 적층구조로 성장한다.
상기 불순물을 포함하는 적층구조는 상기 불순물로 C, Ge 중 선택된 1종 이상을 포함하여 합금 구조로 제작하거나, 상기 불순물로 B, P, Al, As 중 선택된 1종 이상을 포함하여 전기전도도를 통제하거나, 상기 불순물로 O, N 중 선택된 1종 이상을 추가하여 유전체층을 제작한다.
상기 플라즈마 공정 수행시, 상기 결정질 실리콘 기판 온도, 전구체 가스 비율을 조절하여 상기 다공성 실리콘층과 상기 에피택시층의 밀도를 조절한다;.
상기 결정질 실리콘 기판 온도는 200~450℃ 범위로 조절한다.
상기 전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시킨 것을 사용한다.
상기 플라즈마 공정 수행 후, 1000℃ 이하의 온도에서 수소 플라즈마 처리를 추가로 수행하여 상기 다공성 실리콘층의 공극률을 재조정한다.
상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종을 적층하는 단계 후, 상기 결정질 실리콘 기판에 형성된 적층구조 박막을 상기 결정질 실리콘 기판으로부터 박리하는 단계를 더 포함한다.
상기 적층구조 박막이 박리된 상기 결정질 실리콘 기판은 상기 적층구조 박막 형성을 위한 다음번 공정에 재활용한다.
상기 금속전극, 보호막, 접착촉진층 중 선택된 1종의 상면에 이종기판을 적층하는 단계를 더 포함한다.
적층구조 박막은 다공성 실리콘층, 상기 다공성 실리콘층의 일면에 적층되는 에피택시층, 상기 에피택시층의 상면에 적층되며 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성되는 추가층을 포함한다.
상기 추가층은 접착촉진층이고, 상기 접착촉진층의 상면에 이종기판을 접합한다.
상기 에피택시층은 단일층 또는 불순물을 포함하는 적층구조이다.
상기 불순물은 C, Ge, B, P, Al, As, O, N 중 선택된 1종 또는 2종 이상이다.
본 발명은 결정형 실리콘 기판상에 에피택시층을 포함하는 적층구조 박막을 플라즈마 증착에 의해 형성한 후, 결정형 실리콘 기판으로부터 박리시켜 제조하므로, 임의의 두께 조절 조절로 두께 100㎛ 이하의 적층구조 박막 구현이 가능하고 고품질의 실리콘 기판을 제조할 수 있는 효과가 있다.
또한, 본 발명은 플라즈마 증착에 의해 적층구조 박막을 제조하므로 습식공정이 없어져 공정 단계를 단축할 수 있고, 공정 온도를 종래 1300℃ 정도의 고온에서 100℃까지 낮출 수 있어 공정 비용을 대폭 절감할 수 있고 이로 인해 상용화가 가능한 효과가 있다.
또한, 본 발명은 태양전지 반도체 소자 제조에 이용되어 태양전지 제조 비용을 대폭 절감할 수 있는 효과가 있다.
도 1은 결정질 실리콘 기판을 절단 가공하여 제작하는 방법을 보인 도면.
도 2는 종래의 결정질 실리콘 기판 제조방법으로 결정질 실리콘 기판에 결정질 막을 형성하는 공정을 보인 도면.
도 3은 본 발명에 의한 적층구조 박막 제조방법의 일 실시예를 보인 도면.
도 4는 본 발명에 의한 적층구조 박막 제조방법의 다른 실시예를 보인 도면.
도 5는 본 발명의 적층구조 박막을 제조하기 위한 플라즈마 반응장치의 예를 보인 구성도.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3에는 본 발명에 의한 적층구조 박막 제조방법의 일 실시예가 도시되어 있다.
일 실시예의 적층구조 박막 제조방법은, 결정질 실리콘 기판에 적층구조 박막을 형성하는 적층구조 박막 제조방법이며, 도 3에 도시된 바와 같이, 결정질 실리콘 기판(11)을 준비하는 단계(a)와, 결정질 실리콘 기판(11)의 일면 또는 양면에 다공성 실리콘층(13)을 증착하는 단계(b)와, 다공성 실리콘층(13)의 상면에 에피택시층(15)을 증착하는 단계(c)와, 에피택시층(15)의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성되는 추가층(17)을 적층하는 단계(d)를 포함한다.
a) 단계에서, 결정질 실리콘 기판(11)은 성장한 잉곳 또는 블록을 와이어 절단방법으로 절단 가공하여 제작한 것을 준비할 수 있다. 즉, 결정질 실리콘 기판(11)은 도 1에서 제시하고 있는 방법과 동일한 방법으로 제작된 것을 준비할 수 있다.
a) 단계는 결정질 실리콘 기판(11)을 식각 또는 연마하여 결정질 실리콘 기판(11)의 표면을 세정하는 단계를 포함할 수 있으며, 식각은 습식 또는 진공 공정으로 진행할 수 있다.
b) 단계 및 c) 단계는 다공성 실리콘층(13)과 에피택시층(15)을 증착에 의해 형성하는 단계로 플라즈마 공정을 수행하여 형성한다.
플라즈마 공정은 CCP(Capacitively Coupled Plasma) 플라즈마 구조의 플라즈마 반응장치를 이용하여 수행한다. CCP 플라즈마 반응장치는 실리콘 기판 온도 1000℃ 이하에서 적층구조의 박막 성장이 가능하도록 한다.
설명의 편의를 위해, 도 5를 참조하여 CCP 플라즈마 구조의 플라즈마 반응장치에 대해 간단히 설명한다.
CCP 플라즈마 구조의 플라즈마 반응장치는 결정질 실리콘 기판(11)이 부착되는 상부 전극(31)과 상부 전극(31)과 소정의 전극 거리를 가지도록 위치되는 하부 전극(33)을 챔버(30) 내에 포함하며, 하부 전극(33)은 그라운드(ground) 되어 있고 상부 전극(31)만 전압(35)이 직접 인가되도록 된다.
이러한 CCP 플라즈마 구조의 플라즈마 반응장치는 챔버(30) 내부로 가스를 주입하면서 상부 전극(31)에 전압(35)을 인가하면 전극 표면에 분포되는 전하에 의해 발생하는 축전 자기장에 의해 플라즈마가 발생하고 유지되며 플라즈마가 가스를 이온화시켜 결정질 실리콘 기판(11)에 증착시킨다.
CCP 플라즈마 구조의 플라즈마 반응장치는 상부 전극(31)과 하부 전극(33) 사이의 거리를 조절하여 결정질 실리콘 기판(11)과 플라즈마 전극 거리를 조절함으로써 공정 조건을 변화시킬 수 있다.
CCP 플라즈마 구조의 플라즈마 반응장치는 균일한 플라즈마 처리가 가능하며 실리콘 기판 온도 1000℃ 이하인 저온에서도 우수한 박막을 얻을 수 있다.
플라즈마 주파수는 13.56MHz, 27.12MHz, 40.68MHz, 54.24MHz 및 60MHz 등이 사용 가능하다.
다공성 실리콘층(13) 및 에피택시층(15)은 결정질 실리콘 기판(11)의 일면 또는 양면에 모두 증착할 수 있다.
예를 들어, 결정질 실리콘 기판의 일면에 다공성 실리콘층, 에피택시층을 순차적으로 증착하거나, 결정질 실리콘 기판의 양면에 각각 다공성 실리콘층, 에피택시층을 순차적으로 증착할 수 있다.
결정질 실리콘 기판(11)의 양면에 다공성 실리콘층(13) 및 에피택시층(15)을 모두 증착할 경우 양면에 동시에 증착하거나 일면씩 순차적으로 증착할 수 있다.
결정질 실리콘 기판 온도, 전구체 가스 비율 등을 조절하여 다공성 실리콘층(13)과 에피택시층(15)의 밀도를 조절할 수 있다.
결정질 실리콘 기판 온도는 100~1000℃ 범위에서 조절할 수 있다. 바람직하게는, 결정질 실리콘 기판 온도는 200~450℃ 범위로 조절한다.
전구체 가스는 플라즈마 분위기 내에서 결정질 실리콘 기판에 SiOx 또는 SiH4를 빠르게 증착시켜 다공성 실리콘층을 형성시킨다.
전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시켜 사용할 수 있다.
다공성 실리콘층과 에피택시층은 박막 성장 초반 가스 유량비, 플라즈마 파워 등의 공정 조건을 제어하여 인위적으로 밀도가 낮게 형성할 수 있다.
다공성 실리콘층 증착 후, 1000℃ 이하의 온도에서 수소 플라즈마 처리를 추가로 수행하여 다공성 실리콘층의 공극률을 재조정할 수 있다.
에피택시층은 단일층으로 성장하거나 불순물을 포함하는 적층구조로 성장할 수 있다.
불순물은 C, Ge 등의 4족 원소이거나 B, P, Al, As 등의 도펀트이거나 O, N 등의 불순물일 수 있다.
구체적으로, 불순물을 포함하는 적층구조는 전구체 가스와 함께 C, Ge 등의 4족 원소를 추가하여 합금 구조로 제작하거나, B, P, Al, As 등의 도펀트를 추가하여 전기전도도를 통제하거나, O, N 등의 불순물을 추가하여 유전체층을 제작할 수 있다.
d) 단계는, 에피택시층의 성장 후, 에피택시층(15)의 상면에 금속전극, 보호막, 이종기판과 결합하기 위한 접착촉진층 중 선택된 1종인 추가층을 적층하는 단계이다.
d) 단계 후, 결정질 실리콘 기판(11)에 형성된 적층구조 박막을 결정질 실리콘 기판으로부터 박리(분리)하는 단계를 더 포함한다. 박리는 열 또는 기계적 응력을 가하여 결정질 실리콘 기판으로부터 적층구조 박막을 박리할 수 있다. 적층구조 박막은 다공질 실리콘층에 의해 결정질 실리콘 기판으로부터 박리가 용이하다.
적층구조 박막이 박리된 결정질 실리콘 기판(11)은 동일한 적층구조 박막 형성을 위한 다음번 공정에 재활용할 수 있다.
상술한 방법에 의해 제조된 적층구조 박막은 다공성 실리콘층(13), 다공성 실리콘층(13)의 일면에 적층되는 에피택시층(15), 에피택시층(15)의 상면에 적층되며 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성되는 추가층(17)을 포함할 수 있다.
다공성 실리콘층(13) 및 에피택시층(15)은 50~100nm의 두께로 균일하게 증착된다. 다공성 실리콘층(13)은 SiOx 또는 SiHx, 예를 들어 SiO2 또는 SiH4로 될 수 있다. 다공성 실리콘층의 밀도는 1.1~ 2.33g/㎤ 범위일 수 있다.
다공성 실리콘층(13)은 단결정 실리콘 박막층이다. 후술할 에피택시층(15)도 단일층으로 형성되는 경우 단결정 실리콘 박막층일 수 있다.
에피택시층은 다공성 실리콘층의 상면에 성장된다. 에피택시층은 단일층 또는 불순물을 포함하는 적층구조이다.
에피택시층은 SiH4일 수 있다. 에피택시층에 포함되는 불순물은 C, Ge, B, P, Al, As, O, N 중 선택된 1종 또는 2종 이상일 수 있다.
금속전극은 금속페이스트를 이용한 스크린 프린팅 공정에 의해 적층될 수 있다. 보호층은 적층구조 박막의 산화를 방지하기 위해 적층된다. 추가층(17)이 접착촉진층인 경우, 접착촉진층의 상면에 이종기판(19)이 적층된다.
상술한 에피택시층을 포함하는 적층구조 박막은 이종접합 또는 동종접합의 pn접합 구조로 제작할 수 있다.
도 4에는 본 발명에 의한 적층구조 박막 제조방법의 다른 실시예를 보인 도면이 도시되어 있다.
다른 실시예의 적층구조 박막 제조방법은, 도 4에 도시된 바와 같이, 결정질 실리콘 기판(11)에 형성된 적층구조 박막을 결정질 실리콘 기판(11)으로부터 박리하는 단계 후, 추가층(17)에 박막 지지용 이종기판(19)을 접합할 수 있다. 이종기판(19)은 실리콘, 석영, 사파이어, 유리, 플라스틱, 금속호일 등의 재료를 사용할 수 있다.
이하 본 발명의 적층구조 박막 제조방법의 과정을 더욱 상세하게 설명한다.
결정형 실리콘 기판은 사전에 식각 또는 연마 방법으로 표면을 세정한 것을 준비한다. 식각은 습식 또는 진공 공정으로 진행할 수 있다.
세정한 결정형 실리콘 기판은 CCP 플라즈마 구조의 플라즈마 반응장치의 챔버 내 상부 전극에 부착한다.
이때, 상부 전극과 하부 전극 사이의 간격을 조절하거나 가스 유량비, 플라즈마 파워 등을 제어하고자 하는 공정 조건으로 설정할 수 있다.
다음으로, 상부 전극에 전압을 가하여 플라즈마를 발생시키면서 챔버 내로 전구체 가스, 불순물 등을 주입하여 결정형 실리콘 기판의 일면 또는 양면에 다공성 실리콘층을 증착하고 다공성 실리콘층의 증착 후, 다공성 실리콘층의 상면에 에피택시층을 증착한다.
전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시킨 것을 주입할 수 있으며, 불순물은 C, Ge, B, P, Al, As, O, N 중 선택된 1종 또는 2종 이상을 주입할 수 있다.
전구체 가스는 SiH4 일 수 있으며, H2/SiH4의 희석비를 1:1~100 범위에서 조절할 수 있다.
다공성 실리콘층과 에피택시층의 증착시 실리콘 기판 온도를 200~450℃ 범위로 유지하여 결함 밀도가 낮은 재료를 합성할 수 있다.
다공성 실리콘층 증착시 가스 유량비 및 플라즈마 파워를 제어하여 밀도가 낮은 다공성 실리콘층을 형성할 수 있다.
다공성 실리콘층 증착 후, 수소 플라즈마 처리를 더 수행하여 다공성 실리콘층의 공극률을 재조정할 수 있다.
에피택시층 증착시 전구체 가스와 함께 불순물로 C, Ge 등의 4족 원소를 추가하여 합금 구조로 제작하거나, B, P, Al, As 등의 도펀트를 추가하여 전기전도도를 통제하거나, O, N 등의 불순물을 추가하여 유전체층을 제작할 수 있다.
불순물 함량을 조절하기 위해 B2H6, B(CH3)3, BF3, PH3, AsH3, Al2(CH3)6 중 선택된 1종 이상의 가스를 첨가할 수 있다. 유전체층 제작을 위해서는 N2O, CO2, O2, NH3, N2 중 선택된 1종 이상의 가스를 더 첨가할 수 있다.
상술한 방법에 의해 제조된 적층구조 박판을 열적, 기계적 응력을 가하여 결정형 실리콘 기판으로부터 박리한다.
상술한 적층구조 박판 제조방법은 증착 두께를 조절하여 100㎛ 이하 두께의 적층구조 박막 구현이 가능하므로 고품질의 실리콘 기판을 형성할 수 있다. 또한, 실리콘 기판에 박막을 직접 증착하므로 공정 단계를 단축할 수 있으며, 실리콘 기판 온도 1000℃ 이하에서 박막 형성이 가능하므로 공정 비용을 절감하여 상용화를 가능하게 하는 이점이 있다.
상술한 적층구조 박막 제조방법은 태양전지 등의 반도체 소자 제조에 적용할 수 있다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 잉곳 또는 블록 3: 와이어 절단
5: 실리콘 기판 7: 다공성 실리콘
9: 에피택시층 11: 실리콘 기판
13: 다공성 실리콘층 15: 에피택시층
17: 추가층 19: 이종기판
30: 챔버 31: 상부 전극
33: 하부 전극 35: 전압

Claims (16)

  1. 결정질 실리콘 기판의 일면 또는 양면에 다공성 실리콘층을 증착하는 단계;
    상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계; 및
    상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성된 추가층을 적층하는 단계;를 포함하며,
    상기 증착은 플라즈마 공정에 의해 수행되며,
    상기 다공성 실리콘층의 밀도는 플라즈마 공정 수행시, 상기 결정질 실리콘 기판 온도, 전구체 가스 비율, 및 플라즈마 파워를 포함하는 공정 파라메터의 조절에 의해 형성되며,
    상기 다공성 실리콘층의 증착 초반 밀도는 상기 공정 파라메터에 의해 상기 다공성 실리콘층 증착 후보다 낮게 형성되도록 조절되며, 상기 다공성 실리콘층 증착 후, 1000℃ 이하의 온도에서 수소 플라즈마 처리를 추가로 수행하여 상기 다공성 실리콘층 내의 공극률이 재조정되고,
    상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계에서, 상기 에피택시층은 불순물을 포함하는 적층구조로 성장하며,
    상기 불순물을 포함하는 적층구조는
    상기 불순물로 C, Ge 중 선택된 1종 이상을 포함하여 합금 구조로 제작하고,
    상기 불순물로 B, P, Al, As 중 선택된 1종 이상을 포함하여 전기전도도를 통제하며,
    상기 불순물로 O, N 중 선택된 1종 이상을 추가하여 유전체층을 제작하는 것을 특징으로 하는 적층구조 박막 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 에피택시층의 밀도는 상기 플라즈마 공정 수행시,
    상기 결정질 실리콘 기판 온도, 전구체 가스 비율, 및 플라즈마 파워를 포함하는 공정 파라메터의 조절에 의해 형성되는 것을 특징으로 하는 적층구조 박막 제조 방법.
  6. 청구항 5에 있어서,
    상기 결정질 실리콘 기판 온도는 200~450℃ 범위로 조절하는 것을 특징으로 하는 적층구조 박막 제조방법.
  7. 청구항 5에 있어서,
    상기 전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시킨 것을 사용하는 것을 특징으로 하는 적층구조 박막 제조 방법.
  8. 삭제
  9. 청구항 1에 있어서,
    상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종을 적층하는 단계 후,
    상기 결정질 실리콘 기판에 형성된 적층구조 박막을 상기 결정질 실리콘 기판으로부터 박리하는 단계를 더 포함하는 것을 특징으로 하는 적층구조 박막 제조 방법.
  10. 청구항 9에 있어서,
    상기 적층구조 박막이 박리된 상기 결정질 실리콘 기판은 상기 적층구조 박막 형성을 위한 다음번 공정에 재활용하는 것을 특징으로 하는 적층구조 박막 제조 방법.
  11. 청구항 1에 있어서,
    상기 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성된 추가층의 상면에 실리콘, 석영, 사파이어, 유리, 플라스틱, 금속호일 중 선택된 1종 이상의 재료로 만들어진 이종기판을 접합하는 단계를 더 포함하는 것을 특징으로 하는 적층구조 박막 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020160132676A 2016-10-13 2016-10-13 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법 KR101946570B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160132676A KR101946570B1 (ko) 2016-10-13 2016-10-13 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160132676A KR101946570B1 (ko) 2016-10-13 2016-10-13 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20180040854A KR20180040854A (ko) 2018-04-23
KR101946570B1 true KR101946570B1 (ko) 2019-02-11

Family

ID=62088960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160132676A KR101946570B1 (ko) 2016-10-13 2016-10-13 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR101946570B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161593B1 (ko) * 2018-11-19 2020-10-05 한국에너지기술연구원 고저항 에피탁시 기판을 이용한 반도체 수광 소자 및 이를 제조하는 방법
KR102345237B1 (ko) * 2019-09-18 2022-01-10 한국에너지기술연구원 다기능 다공성 박막을 갖는 태양광 실리콘 웨이퍼 및 이를 제조하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036609A (ja) * 1998-05-15 2000-02-02 Canon Inc 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
JP4837370B2 (ja) * 2005-12-05 2011-12-14 東京エレクトロン株式会社 成膜方法
KR101321424B1 (ko) * 2011-11-22 2013-10-22 김일욱 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치
FR2987626B1 (fr) * 2012-03-05 2015-04-03 Commissariat Energie Atomique Procede de collage direct utilisant une couche poreuse compressible
KR20160011150A (ko) * 2014-07-18 2016-01-29 어플라이드 머티어리얼스, 인코포레이티드 라디칼 경화에 의해 보조되는 다공성 탄소-도핑된 산화물 막들의 플라즈마-강화 및 라디칼-기반 cvd

Also Published As

Publication number Publication date
KR20180040854A (ko) 2018-04-23

Similar Documents

Publication Publication Date Title
KR101797428B1 (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
CN103915537B (zh) 硅衬底上化合物半导体外延层生长方法及其器件结构
US11066757B2 (en) Diamond substrate and freestanding diamond substrate
US9200379B2 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
US20100178234A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
KR19980080797A (ko) 반도체 기판의 제조 방법
JPH09312245A (ja) 薄膜堆積基板および薄膜堆積基板の作製方法
US20230033356A1 (en) Process for preparing a support for a semiconductor structure
JP2023519165A (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
KR101946570B1 (ko) 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법
CN111477534B (zh) 氮化铝模板及其制备方法
US8987115B2 (en) Epitaxial growth of silicon for layer transfer
EP2074245A1 (en) Process for producing a silicon carbide substrate for microelectronic applications
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
JP4894780B2 (ja) 半導体基板の製造方法
KR20230046822A (ko) 다공성 실리콘을 포함하는 실리콘 적층구조 제조방법 및 제조장치
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
KR101267424B1 (ko) 기판 표면처리 공정을 이용한 자립형 실리콘 필름의 제조방법
WO2019103168A1 (ko) 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법
CN110838435B (zh) 一种外延层转移方法
JP7135718B2 (ja) 基板保持機構、成膜装置および多結晶膜の成膜方法
KR20100065777A (ko) 결정질 실리콘 제조 방법
JP3105310B2 (ja) 多結晶半導体膜および薄膜トランジスタ作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant