CN102110657A - 双位快闪存储器的制作方法 - Google Patents
双位快闪存储器的制作方法 Download PDFInfo
- Publication number
- CN102110657A CN102110657A CN2009102474938A CN200910247493A CN102110657A CN 102110657 A CN102110657 A CN 102110657A CN 2009102474938 A CN2009102474938 A CN 2009102474938A CN 200910247493 A CN200910247493 A CN 200910247493A CN 102110657 A CN102110657 A CN 102110657A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- flash memory
- etching
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000015654 memory Effects 0.000 title abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 48
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 46
- 238000006243 chemical reaction Methods 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000035484 reaction time Effects 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 16
- 238000001259 photo etching Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- IUBCUJZHRZSKDG-UHFFFAOYSA-N C(C)N(C)[Hf] Chemical compound C(C)N(C)[Hf] IUBCUJZHRZSKDG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Abstract
一种双位快闪存储器的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅介电层与栅电极层，刻蚀所述栅电极层及栅介电层，形成栅极结构；侧向刻蚀栅介电层的部分区域，在栅介电层两侧形成开口；在栅电极层与半导体衬底表面形成隔离层；在半导体衬底及栅极结构上形成氧化铪，所述氧化铪填充到栅介电层两侧的开口内，栅电极层与半导体衬底表面的隔离层将所述氧化铪与栅电极层及半导体衬底隔离；刻蚀氧化铪，保留位于栅介电层两侧的开口内的氧化铪，所述开口内的氧化铪形成电荷俘获层。
Description
技术领域
本发明涉及半导体技术领域，更具体的，本发明涉及一种双位快闪存储器制作方法。
背景技术
作为一种集成电路存储器件，快闪存储器具有电可擦写存储信息的功能，因此，快闪存储器被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常的，依据栅极结构的不同，快闪存储器分为堆叠栅极快闪存储器及分离栅极快闪存储器两种类型，这两种快闪存储器都需要将存储单元以适合本身操作的阵列进行排布，每一存储单元都用来储存单一位的数据。这种快闪存储器的存储阵列需要场氧化层或沟槽式绝缘层来分离存储单元，同时，为了提高快闪存储器的擦写效率，需要较大面积的存储单元才能得到高电容耦合比，因此，所述快闪存储器存储单元的面积较为庞大，无法有效提高存储密度。
为了提高快闪存储器的存储密度，美国专利第6538292号提出了一种双位快闪存储器的结构，通过在一个快闪存储器存储单元上形成两个对称的存储位，所述双位快闪存储器提高了存储密度。图1为现有技术双位快闪存储器的剖面结构示意图。如图1所示，两个用于存储电荷的第一电荷俘获层102和第二电荷俘获层103位于衬底100上栅极结构的两侧，并由栅介电层101隔离，所述栅介电层101使得第一电荷俘获层102和第二电荷俘获层103的存储状态不会互相影响。控制栅104位于第一电荷俘获层102与第二电荷俘获层103上方，用于控制两个电荷俘获层上电荷的注入或移除。衬底100中还形成有漏区106及源区105。所述双位快闪存储器以热电子注入的方式进行编程，以第二电荷俘获层103为例，在控制栅104及漏极106上施加高电平，并将源区105接地，热电子被充分加速并注入到第二电荷俘获层103上，完成电荷写入动作。
然而，受限于光刻工艺的最小线宽，所述双位快闪存储器的第一电荷俘获层102、第二电荷俘获层103以及栅介电层101无法形成小于光刻最小线宽的图形，因此，所述双位快闪存储器的单元面积仍然相对较大，存储密度无法提高。
综上，需要一种改进的双位快闪存储器的制作方法，以进一步提高存储密度。
发明内容
本发明解决的问题是提供了一种双位快闪存储器制作方法，栅介电层进一步减小了双位快闪存储器的单元面积，存储密度得以提高。
为解决上述问题，本发明提供了一种双位快闪存储器的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅介电层与栅电极层，刻蚀所述栅电极层及栅介电层，形成栅极结构；侧向刻蚀栅介电层的部分区域，在栅介电层两侧形成开口；在栅电极层与半导体衬底表面形成隔离层；在半导体衬底及栅极结构上形成氧化铪，所述氧化铪填充到栅介电层两侧的开口内，栅电极层与半导体衬底表面的隔离层将所述氧化铪与栅电极层及半导体衬底隔离；刻蚀氧化铪，保留位于栅介电层两侧的开口内的氧化铪，所述开口内的氧化铪形成电荷俘获层。
可选的，所述栅电极层为多晶硅，所述在栅电极层与半导体衬底表面形成隔离层具体包括：将所述半导体衬底置于氧化性气氛中并进行氧化，形成隔离层，所述隔离层为氧化硅。
可选的，所述栅介电层为氧化硅或氮氧化硅。
可选的，所述栅介电层的侧向刻蚀为各向同性刻蚀。
可选的，所述栅介电层的各向同性刻蚀为湿法腐蚀。
可选的，所述湿法腐蚀采用氢氟酸溶液，栅介电层为氧化硅条件下，所述氢氟酸溶液中氟化氢质量分数小于或等于2％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为20至60纳米/分钟，反应时间为30至200秒；栅介电层为氮氧化硅条件下，所述氢氟酸溶液中氟化氢质量分数为3％至5％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为25至60纳米/分钟，反应时间为30至200秒。
可选的，所述栅介电层的各向同性刻蚀为各向同性干法刻蚀。
可选的，所述各向同性干法刻蚀的刻蚀气体包括CF4、CHF3、CH2F2、CH3F、C4F8或C5F8的一种或多种的组合，所述栅介电层为氧化硅条件下，所述干法刻蚀的反应条件为：反应气压为1至5毫托，气体流量为100至500标准状态毫升/分，电源功率为200至1000瓦，偏置电压0至100伏；所述栅介电层为氮氧化硅条件下，所述干法刻蚀的反应条件为：反应气压1至5毫托，气体流量为100至600标准状态毫升/分，电源功率为250至1000瓦，偏置电压为0至100伏。
可选的，所述氧化铪中铪原子与氧原子的比例为1∶1.7至1∶2.3。
可选的，所述氧化铪采用原子层沉积方式形成。
可选的，所述原子层沉积的反应条件为：反应前驱物为[(CH3)(C2H5)N]4Hf与O2，反应气压为20至40毫托，反应温度为200至290摄氏度.
与现有技术相比，本发明具有以下优点：
1.现有技术采用光刻工艺形成双位快闪存储器的电荷俘获层图形，受限于光刻工艺的最小线宽，所述双位快闪存储器的单元面积的相对较大；而本发明采用各向同性刻蚀侧向刻蚀双位快闪存储器栅极结构中控制栅下方的栅介电层，形成了小于光刻工艺最小线宽的电荷俘获层及栅介电层，从而减小了双位快闪存储器的单元面积。
2.本发明的双位快闪存储器制作方法采用自对准的方法形成栅极结构中的电荷俘获层结构，减少了制作工艺中的光刻板数量，降低了工艺的复杂度。
附图说明
图1是现有技术双位快闪存储器的剖面结构示意图。
图2是本发明一个实施例双位快闪存储器制作方法的流程示意图。
图3至图10是本发明一个实施例双位快闪存储器制作方法的剖面结构示意图。
具体实施方式
现有技术在形成双位快闪存储器的单元结构时，需要通过多步的光刻工艺及各向异性的干法刻蚀工艺在双位快闪存储器的栅极结构形成两个对称的电荷俘获层以及隔离电荷俘获层的栅介电层图形，所述电荷俘获层与栅介电层的图形受限于光刻工艺的最小线宽，无法进一步缩小。不同于各向异性刻蚀，各向同性刻蚀工艺在刻蚀结构时，既可以沿衬底表面的法向方向刻蚀，还可以沿衬底表面的平面进行刻蚀，因此，所述各向同性刻蚀工艺可以在光刻工艺最小线宽的基础上，进一步减小图形的横向线宽。
本发明采用各向同性刻蚀工艺，对双位快闪存储器控制栅下方的栅介电层进行横向刻蚀，通过控制刻蚀时间来确定横向刻蚀深度，之后利用具备极佳台阶覆盖性的原子层沉积技术将氧化铪填充至栅介电层两侧刻蚀开口中以形成两个对称的电荷俘获层；本发明的双位快闪存储器制作工艺突破了光刻工艺最小线宽的限制，减小了存储单元的面积，实现了高密度的存储阵列。
为了更好的理解本发明的双位快闪存储器制作方法，下面参照附图对本发明的具体实施例作进一步说明，但应认识到，本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对本领域技术人员的广泛教导，而并不作为对本发明的限制。
图2是本发明实施例双位快闪存储器制作方法的流程示意图，包括如下步骤：执行步骤S202，提供半导体衬底；执行步骤S204，在所述半导体衬底上形成栅介电层；执行步骤S206，在栅介电层上形成栅电极层；执行步骤S208，图形化所述栅电极层与栅介电层，形成栅极结构；执行步骤S210，各向同性刻蚀栅介电层，在栅电极层与半导体衬底间的栅介电层两侧形成开口；执行步骤S212，在栅电极层与半导体衬底表面形成隔离层；执行步骤S214，在半导体衬底及栅极结构上形成氧化铪，所述氧化铪填充到栅介电层两侧的开口内；执行步骤S216，以栅电极层为掩膜，干法刻蚀氧化铪，仅在栅介电层两侧的开口内保留部分氧化铪，形成对称的电荷俘获层；执行步骤S218，在半导体衬底及栅极结构上形成阻挡介电层，刻蚀所述阻挡介电层，形成侧壁。
图3至图10是本发明一个实施例双位快闪存储器制作方法的剖面结构示意图。
如图3所示，提供半导体衬底302，所述半导体衬底302为硅基衬底、SOI衬底、锗化硅衬底或其他半导体衬底，在具体实施例中，所述半导体衬底为P型掺杂的硅基衬底；之后，在所述半导体衬底302上形成栅介电层304，在具体实施例中，所述栅介电层304为氧化硅或氮氧化硅，栅介电层304的厚度为50至1000埃，优选的，所述栅介电层304为热氧化形成的氧化硅，厚度为300埃。
如图4所示，在栅介电层304上形成栅电极层306，在具体实施例中，所述栅电极层306为N型掺杂的多晶硅，所述多晶硅的掺杂材料为磷离子、砷离子或锑离子等，掺杂浓度为1.0E18至1.0E22原子/立方厘米，所述栅电极层306的厚度为300至5000埃，优选的，所述栅电极层306的掺杂浓度为1.0E20原子/立方厘米，厚度为1000埃。在具体实施例中，所述栅电极层306是以硅烷为反应前驱物，采用低压化学气相淀积的方法形成的。之后，采用各向异性的干法刻蚀工艺图形化所述栅电极层306及栅介电层304，形成栅极结构，在具体实施例中，所述栅极结构的最小线宽由光刻工艺的最小线宽决定。
如图5所示，采用各向同性的刻蚀工艺，侧向刻蚀栅介电层304，在栅介电层304两侧形成位于栅电极层306下方的第一开口308。在刻蚀栅介电层304时，受限于较薄的栅介电层304，刻蚀气体或液体只能输运到一定的深度，因此，栅介电层304两侧只有部分区域被刻蚀，从而实现自限制(self-limited)停止刻蚀。第一开口308的高度与栅介电层304的厚度相同，第一开口308的深度与各向刻蚀工艺有关，由栅介电层304侧向刻蚀的宽度决定，在具体实施例中，刻蚀后剩余的栅介电层304的宽度为200至1000埃，第一开口308的高度为50至1000埃，第一开口308的深度为150至600埃。
依据具体实施例的不同，形成所述第一开口308的各向同性刻蚀工艺可以为湿法腐蚀工艺或者各向同性干法刻蚀工艺；在具体实施例中，采用湿法腐蚀栅介电层304时，所述湿法腐蚀采用氢氟酸溶液，栅介电层为氧化硅条件下，所述氢氟酸溶液中氟化氢质量分数小于或等于2％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为20至60纳米/分钟，反应时间为30至200秒；栅介电层为氮氧化硅条件下，所述氢氟酸溶液中氟化氢质量分数为3％至5％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为25至60纳米/分钟，反应时间为30至200秒。
还可以采用干法刻蚀形成第一开口308，采用各向同性干法刻蚀栅介电层304时，所述各向同性干法刻蚀的刻蚀气体包括CF4、CHF3、CH2F2、CH3F、C4F8或C5F8的一种或多种的组合，栅介电层为氧化硅条件下，所述干法刻蚀的反应条件为：反应气压为1至5毫托，气体流量为100至500标准状态毫升/分，电源功率为200至1000瓦，偏置电压0至100伏；栅介电层为氮氧化硅条件下，所述干法刻蚀的反应条件为：反应气压1至5毫托，气体流量为100至600标准状态毫升/分，电源功率为250至1000瓦，偏置电压为0至100伏。与现有技术相比，第一开口308的形成不依赖光刻工艺及后续各向异性干法刻蚀工艺形成，因此，所述第一开口308的深度与剩余栅介电层304的线宽可以小于光刻工艺的最小线宽。
如图6所示，在栅电极层306及半导体衬底302表面形成隔离层，所述隔离层为介电材料。在具体实施例中，所述栅电极层306为掺杂的多晶硅，因此，所述在栅电极层306及半导体衬底302表面形成隔离层包括：将半导体衬底302置于氧化性气氛的反应腔体内，在所述氧化性气氛的反应腔体中，栅电极层306的表面氧化形成第一氧化层310，在具体实施例中，由于栅电极层306为N型掺杂，所述第一氧化层310中也掺杂有N型离子，所述第一氧化层310的厚度为20至300埃；半导体衬底302的表面同时形成第二氧化层312，在具体实施例中，由于半导体衬底302为P型掺杂，所述第二氧化层312中也掺杂有P型离子，所述第二氧化层312的厚度为20至300埃。所述第一氧化层310与第二氧化层312构成了隔离层，所述隔离层使得图5中的第一开口308的高度变小，在原第一开口308位置形成第二开口314，在具体实施例中，所述第二开口314的高度由栅介电层304、第一氧化层310以及第二氧化层312的厚度决定，具体为30至600埃。
如图7所示，在半导体衬底302上形成氧化铪316，所述氧化铪316用于填充栅电极层306下方的第二开口314。由于第二开口314的高度很小，在具体实施例中，氧化铪316采用原子层沉积技术形成。在原子层沉积技术中，需要将气相反应前驱物交替通入反应腔体，所述反应前驱物吸附在衬底表面并发生表面反应，从而形成生成物。所述原子层沉积技术具备良好的台阶覆盖性，同时可以精确控制生成物的厚度，因此非常适合作为极小尺寸开口或沟槽的填充技术。在具体实施例中，所述氧化铪316的原子层沉积反应条件为：反应前驱物为[(CH3)(C2H5)N]4Hf(四(乙基甲氨基)铪)与O2，反应气压为20至40毫托，反应温度为200至290摄氏度，优选的，反应气压为25毫托，反应温度为260摄氏度。在具体实施例中，所述氧化铪316中的铪原子与氧原子的比例为1∶1.7至1∶2.3，优选的，铪原子与氧原子的比例为1∶2。
如图8所示，刻蚀半导体衬底上的氧化铪，只保留位于图7中第二开口314处的氧化铪，所述剩余的氧化铪形成电荷俘获层318，在所述氧化铪的刻蚀过程中，栅电极层306作为氧化铪刻蚀的自对准掩膜。在具体实施例中，采用反应离子刻蚀(RIE)工艺刻蚀氧化铪；同时，所述反应离子刻蚀氧化铪时，还会侧向刻蚀一定深度，在电荷俘获层318侧面形成第一缺口320。电荷俘获层318位于栅介电层304的两侧，当双位快闪存储器实现写入或擦除操作时，所述电荷俘获层318捕获电子，而栅介电层304将两侧的两个电荷俘获层318隔离开以确保其分别进行电荷的存储。
如图9所示，继续在半导体衬底302上形成阻挡介电层322，所述阻挡介电层322覆盖在半导体衬底302表面及栅极结构的周围，在具体实施例中，所述阻挡介电层322为氧化硅或氧化硅/氮化硅/氧化硅的ONO堆叠结构。
如图10所示，干法刻蚀图9中的阻挡介电层322，在栅极结构的两侧形成侧壁324；之后，以侧壁324及栅电极层306为掩膜，对半导体衬底302进行离子注入，在所述半导体衬底302中形成双位快闪存储器的源区326与漏区328；在具体实施例中，所述半导体衬底302中的源区326与漏区328为N型掺杂，掺杂离子为磷离子、砷离子或锑离子等。
基于上述工艺实施，本发明的双位快闪存储器制作形成，所述双位快闪存储器包括：半导体衬底，半导体衬底中的源区与漏区，半导体衬底上的栅极结构以及栅极结构两侧的侧壁，所述栅极结构包含有：栅电极层，所述栅电极层下方的栅介电层与电荷俘获层，其中，所述电荷俘获层的材料为氧化铪；所述电荷俘获层对称分布于栅介电层两侧，栅电极层及半导体衬底表面形成有隔离层，所述隔离层将电荷俘获层与半导体衬底以及栅电极层隔离。
应该理解，此处的例子和实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。
Claims (11)
1.一种双位快闪存储器的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅介电层与栅电极层，刻蚀所述栅电极层及栅介电层，形成栅极结构；侧向刻蚀栅介电层的部分区域，在栅介电层两侧形成开口；在栅电极层与半导体衬底表面形成隔离层；在半导体衬底及栅极结构上形成氧化铪，所述氧化铪填充到栅介电层两侧的开口内，栅电极层与半导体衬底表面的隔离层将所述氧化铪与栅电极层及半导体衬底隔离；刻蚀氧化铪，保留位于栅介电层两侧的开口内的氧化铪，所述开口内的氧化铪形成电荷俘获层。
2.如权利要求1所述的双位快闪存储器制作方法，其特征在于，所述栅电极层为多晶硅，所述在栅电极层与半导体衬底表面形成隔离层具体包括：将
所述半导体衬底置于氧化性气氛中并进行氧化，形成隔离层，所述隔离层为氧化硅。
3.如权利要求1所述的双位快闪存储器制作方法，其特征在于，所述栅介电层为氧化硅或氮氧化硅。
4.如权利要求3所述的双位快闪存储器制作方法，其特征在于，所述栅介电层的侧向刻蚀为各向同性刻蚀。
5.如权利要求4所述的双位快闪存储器制作方法，其特征在于，所述栅介电层的各向同性刻蚀为湿法腐蚀。
6.如权利要求5所述的双位快闪存储器制作方法，其特征在于，所述湿法腐蚀采用氢氟酸溶液，栅介电层为氧化硅条件下，所述氢氟酸溶液中氟化氢质量分数小于或等于2％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为20至60纳米/分钟，反应时间为30至200秒；栅介电层为氮氧化硅条件下，所述氢氟酸溶液中氟化氢质量分数为3％至5％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为25至60纳米/分钟，反应时间为30至200秒。
7.如权利要求4所述的双位快闪存储器制作方法，其特征在于，所述栅介电层的各向同性刻蚀为各向同性干法刻蚀。
8.如权利要求7所述的双位快闪存储器制作方法，其特征在于，所述各向同性干法刻蚀的刻蚀气体包括CF4、CHF3、CH2F2、CH3F、C4F8或C5F8的一种或多种的组合，所述栅介电层为氧化硅条件下，所述干法刻蚀的反应条件为：反应气压为1至5毫托，气体流量为100至500标准状态毫升/分，电源功率为200至1000瓦，偏置电压0至100伏；所述栅介电层为氮氧化硅条件下，所述干法刻蚀的反应条件为：反应气压1至5毫托，气体流量为100至600标准状态毫升/分，电源功率为250至1000瓦，偏置电压为0至100伏。
9.如权利要求1所述的双位快闪存储器制作方法，其特征在于，所述氧化铪中铪原子与氧原子的比例为1∶1.7至1∶2.3。
10.如权利要求9所述的双位快闪存储器制作方法，其特征在于，所述氧化铪采用原子层沉积方式形成。
11.如权利要求10所述的双位快闪存储器制作方法，其特征在于，所述原子层沉积的反应条件为：反应前驱物为[(CH3)(C2H5)N]4Hf与O2，反应气压为20至40毫托，反应温度为200至290摄氏度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102474938A CN102110657A (zh) | 2009-12-29 | 2009-12-29 | 双位快闪存储器的制作方法 |
| US12/978,346 US20110156123A1 (en) | 2009-12-29 | 2010-12-23 | Method for manufacturing twin bit structure cell with hafnium oxide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102474938A CN102110657A (zh) | 2009-12-29 | 2009-12-29 | 双位快闪存储器的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102110657A true CN102110657A (zh) | 2011-06-29 |
Family
ID=44174771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102474938A Pending CN102110657A (zh) | 2009-12-29 | 2009-12-29 | 双位快闪存储器的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110156123A1 (zh) |
| CN (1) | CN102110657A (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2695966B1 (en) | 2012-08-06 | 2018-10-03 | IMEC vzw | ALD method |
| US8803223B2 (en) | 2012-09-11 | 2014-08-12 | Macronix International Co., Ltd. | SONOS device and method for fabricating the same |
| US8501566B1 (en) * | 2012-09-11 | 2013-08-06 | Nanya Technology Corp. | Method for fabricating a recessed channel access transistor device |
| US10395941B1 (en) * | 2018-08-21 | 2019-08-27 | Globalfoundries Inc. | SADP method with mandrel undercut spacer portion for mandrel space dimension control |
| CN110620115B (zh) * | 2019-05-23 | 2022-03-18 | 上海华力集成电路制造有限公司 | 1.5t sonos闪存的制造方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US759368A (en) * | 1903-08-18 | 1904-05-10 | Nels Halverson | Vehicle-spring. |
| JP3555200B2 (ja) * | 1994-11-08 | 2004-08-18 | 日産自動車株式会社 | アンチスキッド制御装置 |
| US5658822A (en) * | 1996-03-29 | 1997-08-19 | Vanguard International Semiconductor Corporation | Locos method with double polysilicon/silicon nitride spacer |
| US5918124A (en) * | 1997-10-06 | 1999-06-29 | Vanguard International Semiconductor Corporation | Fabrication process for a novel multi-storage EEPROM cell |
| JP4293385B2 (ja) * | 1998-01-27 | 2009-07-08 | 株式会社半導体エネルギー研究所 | 光電変換装置の作製方法 |
| US6040605A (en) * | 1998-01-28 | 2000-03-21 | Hitachi, Ltd. | Semiconductor memory device |
| US6187659B1 (en) * | 1999-08-06 | 2001-02-13 | Taiwan Semiconductor Manufacturing Company | Node process integration technology to improve data retention for logic based embedded dram |
| US6538292B2 (en) * | 2001-03-29 | 2003-03-25 | Macronix International Co. Ltd. | Twin bit cell flash memory device |
| US6521949B2 (en) * | 2001-05-03 | 2003-02-18 | International Business Machines Corporation | SOI transistor with polysilicon seed |
| US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
| US6700771B2 (en) * | 2001-08-30 | 2004-03-02 | Micron Technology, Inc. | Decoupling capacitor for high frequency noise immunity |
| US6816517B2 (en) * | 2001-09-25 | 2004-11-09 | International Business Machines Corporation | Micro-electromechanical devices for wavelength tunable lasers |
| US6884734B2 (en) * | 2001-11-20 | 2005-04-26 | International Business Machines Corporation | Vapor phase etch trim structure with top etch blocking layer |
| US6639271B1 (en) * | 2001-12-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same |
| KR100493022B1 (ko) * | 2002-07-10 | 2005-06-07 | 삼성전자주식회사 | Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법 |
| US6806517B2 (en) * | 2003-03-17 | 2004-10-19 | Samsung Electronics Co., Ltd. | Flash memory having local SONOS structure using notched gate and manufacturing method thereof |
| US7329914B2 (en) * | 2004-07-01 | 2008-02-12 | Macronix International Co., Ltd. | Charge trapping memory device with two separated non-conductive charge trapping inserts and method for making the same |
| US20060046403A1 (en) * | 2004-08-31 | 2006-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming separated charge-holding regions in a semiconductor device |
| US7132337B2 (en) * | 2004-12-20 | 2006-11-07 | Infineon Technologies Ag | Charge-trapping memory device and method of production |
| GB0517195D0 (en) * | 2005-08-23 | 2005-09-28 | Cambridge Display Tech Ltd | Molecular electronic device structures and fabrication methods |
| KR100665230B1 (ko) * | 2005-10-24 | 2007-01-09 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| TWI287868B (en) * | 2005-11-17 | 2007-10-01 | Ememory Technology Inc | Single-poly non-volatile memory device |
| US7482236B2 (en) * | 2006-01-06 | 2009-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a sidewall SONOS memory device |
| US20080061359A1 (en) * | 2006-02-04 | 2008-03-13 | Chungho Lee | Dual charge storage node with undercut gate oxide for deep sub-micron memory cell |
| US7521317B2 (en) * | 2006-03-15 | 2009-04-21 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device and structure thereof |
| US7432156B1 (en) * | 2006-04-20 | 2008-10-07 | Spansion Llc | Memory device and methods for its fabrication |
| US7915123B1 (en) * | 2006-04-20 | 2011-03-29 | Spansion Llc | Dual charge storage node memory device and methods for fabricating such device |
| US7732281B1 (en) * | 2006-04-24 | 2010-06-08 | Spansion Llc | Methods for fabricating dual bit flash memory devices |
| JP2008028249A (ja) * | 2006-07-24 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US7518912B2 (en) * | 2006-08-25 | 2009-04-14 | Powerchip Semiconductor Corp. | Multi-level non-volatile memory |
| CN100576472C (zh) * | 2006-12-12 | 2009-12-30 | 中芯国际集成电路制造(上海)有限公司 | 具有非晶硅monos存储单元结构的半导体器件及其制造方法 |
| US7666739B2 (en) * | 2006-12-20 | 2010-02-23 | Spansion Llc | Methods for fabricating a split charge storage node semiconductor memory |
| US7579238B2 (en) * | 2007-01-29 | 2009-08-25 | Freescale Semiconductor, Inc. | Method of forming a multi-bit nonvolatile memory device |
| KR100877100B1 (ko) * | 2007-04-16 | 2009-01-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 제조 방법 |
| KR100906014B1 (ko) * | 2007-06-11 | 2009-07-06 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP5425378B2 (ja) * | 2007-07-30 | 2014-02-26 | スパンション エルエルシー | 半導体装置の製造方法 |
| TW200913162A (en) * | 2007-09-11 | 2009-03-16 | Univ Nat Chiao Tung | Nonvolatile memory device with nanowire channel and a method for fabricating the same |
| CN101996951B (zh) * | 2009-08-20 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器结构及其形成方法 |
-
2009
- 2009-12-29 CN CN2009102474938A patent/CN102110657A/zh active Pending
-
2010
- 2010-12-23 US US12/978,346 patent/US20110156123A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20110156123A1 (en) | 2011-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111048514B (zh) | 具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和系统以及形成方法 | |
| JP7097952B2 (ja) | 高バンド・ギャップ材料を含むストリング・ドライバを備えたデバイス及びシステム、並びに形成の方法 | |
| CN100452439C (zh) | 半导体器件的晶体管及其制造方法 | |
| US8183623B2 (en) | Dual charge storage node memory device and methods for fabricating such device | |
| CN104900594A (zh) | 非易失性存储器件的形成方法 | |
| CN102110657A (zh) | 双位快闪存储器的制作方法 | |
| US7618864B2 (en) | Nonvolatile memory device and methods of forming the same | |
| CN102097383B (zh) | 双位快闪存储器的制作方法 | |
| CN102110658B (zh) | 双位快闪存储器的制作方法 | |
| CN104617048A (zh) | 快闪存储器及其形成方法 | |
| CN102097490A (zh) | 双位快闪存储器的制作方法 | |
| US8330209B2 (en) | HTO offset and BL trench process for memory device to improve device performance | |
| CN102810541B (zh) | 一种存储器及其制造方法 | |
| CN106611708B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN102097385B (zh) | 双位快闪存储器的制作方法 | |
| CN114005750A (zh) | 沟槽的制作方法以及存储器的制作方法 | |
| KR100814376B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| US10535670B2 (en) | Non-volatile memory having an erase gate formed between two floating gates with two word lines formed on other sides and a method for forming the same | |
| US20070023816A1 (en) | EEPROM flash memory device with jagged edge floating gate | |
| CN107994025B (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 | |
| CN1237608C (zh) | 一种改善快闪存储器可靠性的方法 | |
| TW202133338A (zh) | 記憶體結構及其製造方法 | |
| CN113851484A (zh) | 一种3d nand存储器及其制造方法 | |
| CN1236487C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| TWI455289B (zh) | 記憶胞、記憶裝置及記憶胞的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121120 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121120 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110629 |