CN114005750A - 沟槽的制作方法以及存储器的制作方法 - Google Patents

沟槽的制作方法以及存储器的制作方法 Download PDF

Info

Publication number
CN114005750A
CN114005750A CN202111284751.7A CN202111284751A CN114005750A CN 114005750 A CN114005750 A CN 114005750A CN 202111284751 A CN202111284751 A CN 202111284751A CN 114005750 A CN114005750 A CN 114005750A
Authority
CN
China
Prior art keywords
layer
substrate
groove
floating gate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111284751.7A
Other languages
English (en)
Inventor
龚风丛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111284751.7A priority Critical patent/CN114005750A/zh
Publication of CN114005750A publication Critical patent/CN114005750A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供沟槽的制作方法以及存储器件的制作方法，掩膜层包括层叠的无定形碳层和DARC层，无定形碳层覆盖浅沟槽隔离和氮化层；在形成掩膜层之前，不去除氮化层，避免形成凹坑，利用了无定形碳层高的纵横向刻蚀选择比的优点，避开了无定形碳层填充能力较弱的缺点。逐层刻蚀以图形化光阻层和掩膜层，采用掩膜层和光阻层叠加的多层膜层结构来进行沟槽的对应开口的刻蚀，依次传递开口的图形及尺寸，提高开口图形的解析度和保真度，实现对开口图形的关键尺寸的精确控制，从而能对沟槽的关键尺寸精确控制，能将沟槽的关键尺寸进一步做小。沟槽的关键尺寸做小，相应减小了存储器件的沟道长度，如此可增大存储器件的有效电流和读窗口。

Description

沟槽的制作方法以及存储器的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种沟槽的制作方法以及存储器的制作方法。
背景技术
半导体存储器被用于各种电子领域。其中，非易失存储器可以在断电的情况下长期保存数据。浮栅晶体管是一种主流的非易失存储器。一般而言，浮栅晶体管具有层叠的栅极结构，该栅极结构包括浮栅(浮置栅极)和至少部分覆盖浮栅的控制栅(控制栅极)，其中，浮栅被绝缘介质包围，通过外加高电压控制载流子以隧穿或热载流子注入的方式穿过栅极绝缘层，从而改变浮栅中的存储电荷数量，可以调节晶体管阈值电压的大小，即对应于逻辑的“0”与“1”。但是，隧穿或热载流子注入均需要较高的工作电压(～20V)和较长的时间，存在功耗和速度问题。传统浮栅晶体管电子隧穿于禁带宽度例如8.9ev的高势垒氧化硅绝缘介质。
为了进一步提高非易失存储器的性能，半浮栅晶体管(Semi Floating GateTransistor，SFGT)的概念被提出。相较于传统的浮栅晶体管，半浮栅晶体管在被浮栅覆盖的栅极绝缘层靠近漏区的区域开了一个接触窗口，浮栅通过该接触窗口接触衬底，形成隧穿场效应晶体管(Tunneling Field-Effect Transistor，TFET)，通过接触窗口接触衬底之后，传统浮栅晶体管的浮栅在半浮栅晶体管中称为半浮栅。半浮栅隧穿于禁带宽度例如1.1eV的硅材料内，隧穿势垒大为降低。半浮栅晶体管利用TFET的量子隧穿效应以及pn结二极管来替代传统的氧化硅擦写窗口，实现对浮栅的充放电，可以大大降低晶体管的工作电压，并且提高了晶体管的工作速度，实现低电压下更快速的数据写入与擦除，便于满足芯片低功耗的需求。
半浮栅晶体管U型沟槽的关键尺寸(CD)决定了半浮栅晶体管的沟道长度大小，具有U型沟槽的半浮栅晶体管可以更好地控制短沟道效应。现有的制作工艺将U型沟槽的关键尺寸(CD)进一步做小比较困难。
发明内容
本发明提供一种沟槽的制作方法以及存储器的制作方法，实现对沟槽的对应开口图形的关键尺寸的精确控制，从而能对沟槽的关键尺寸精确控制，将沟槽的关键尺寸进一步做小。
本发明提供一种沟槽的制作方法，包括：
提供前端器件，所述前端器件包括衬底和位于所述衬底上的衬垫氧化层和氮化层；在所述前端器件中形成间隔分布的浅沟槽隔离；相邻的所述浅沟槽隔离之间的区域定义为有源区；
在所述前端器件的上表面形成掩膜层，所述掩膜层包括层叠的无定形碳层和DARC层；所述无定形碳层覆盖所述浅沟槽隔离和所述氮化层；
形成光阻层，所述光阻层覆盖所述掩膜层；
逐层刻蚀以图形化所述光阻层和所述掩膜层，将对应沟槽的开口的图形从所述光阻层传递到所述掩膜层；
以图形化后的所述掩膜层为掩膜，刻蚀所述有源区内所述开口暴露出的所述氮化层、所述氧化层和部分厚度的所述衬底形成所述沟槽。
进一步的，形成所述掩膜层之后，还包括：
形成有BARC层，所述BARC层覆盖所述DARC层，所述光阻层覆盖所述BARC层。
进一步的，形成所述沟槽包括：
以图形化后的所述掩膜层为掩膜进行干法刻蚀，刻蚀去除在相邻的所述浅沟槽隔离之间所述开口暴露出的部分厚度的所述氮化层，形成位于相邻的所述浅沟槽隔离之间的凹槽；
执行湿法刻蚀，去除所述浅沟槽隔离位于所述凹槽两侧且被所述开口暴露出的部分；
再次执行干法刻蚀工艺，刻蚀去除所述凹槽下方的所述氮化层、所述衬垫氧化层和部分厚度的所述衬底，形成所述沟槽。
进一步的，所述无定形碳层的厚度范围：
Figure BDA0003332586250000031
所述DARC层的厚度范围：
Figure BDA0003332586250000032
进一步的，在平行于所述衬底的平面内定义相互垂直的X方向和Y方向，垂直于所述衬底所在平面的方向定义为Z方向，所述浅沟槽隔离和所述有源区沿所述X方向交替排列。
进一步的，形成所述沟槽之后还包括：
对所述沟槽位于所述X方向两端的侧壁离子注入掺杂，使所述X方向两端的侧壁的所述衬底非晶化；
将非晶化后的所述衬底氧化并去除，使最终形成的所述沟槽位于所述X方向两端的侧壁由相邻的所述浅沟槽隔离界定出。
本发明还提供一种存储器件的制作方法，包括采用上述所述的方法制作沟槽，利用所述沟槽制作半浮栅晶体管。
进一步的，形成所述沟槽之后，形成栅极绝缘层，所述栅极绝缘层覆盖所述沟槽的表面和所述衬底的上表面，刻蚀所述栅极绝缘层，形成暴露出所述衬底的接触窗口。
进一步的，所述制作方法还包括：形成栅极绝缘层和接触窗口之后，继续形成半浮栅、栅间介质层和控制栅，以形成栅极叠层。
进一步的，在所述栅极叠层的侧壁形成侧墙，以所述侧墙为掩膜，进行离子注入，以形成源区和漏区，在所述接触窗口靠近所述漏区一侧，所述衬底与所述半浮栅之间没有所述栅极绝缘层。
进一步的，相邻的所述栅极叠层共用源区。
与现有技术相比，本发明具有如下有益效果：
本发明提供沟槽的制作方法以及存储器件的制作方法，掩膜层包括层叠的无定形碳层和DARC层，无定形碳层覆盖浅沟槽隔离和氮化层；在形成掩膜层之前，不去除氮化层，避免形成凹坑，利用了无定形碳层高的纵横向刻蚀选择比的优点，避开了无定形碳层填充能力较弱的缺点。逐层刻蚀以图形化光阻层和掩膜层，采用掩膜层和光阻层叠加的多层膜层结构来进行沟槽的对应开口的刻蚀，依次传递开口的图形及尺寸，提高开口图形的解析度和保真度，实现对开口图形的关键尺寸的精确控制，从而能对沟槽的关键尺寸精确控制，能将沟槽的关键尺寸进一步做小。沟槽的关键尺寸做小，相应减小了存储器件的沟道长度，如此可增大存储器件的有效电流和读窗口。沟槽的关键尺寸做小，为下一代高密度半浮栅晶体管的开发提供了工艺基础。
附图说明
图1至图4是现有一种半浮栅晶体管制作方法各步骤的示意图。
图5是本实施例的一种沟槽的制作方法流程图。
图6是本实施例的存储器件的制作方法形成第一沟槽和第二沟槽后的俯视图。
图7a至图12b是本实施例的存储器件的制作方法的各步骤剖面图。
图13是本实施例的一种存储器件的制作方法形成栅极绝缘层后的剖面图。
图14是本实施例的一种存储器件的制作方法形成半浮栅材料层后的剖面图。
图15是本实施例的一种存储器件的制作方法形成控制栅材料层后的剖面图。
图16是本实施例的一种存储器件的制作方法形成独立分开的半浮栅晶体管后的剖面图。
图17是本实施例的一种存储器件的制作方法形成源极和漏极后的剖面图。
图18是本实施例的另一种存储器件的制作方法中形成栅极绝缘层后的示意图；
图19是本实施例的另一种存储器件的制作方法中形成浮栅材料层后的示意图；
图20是本实施例的另一种存储器件的制作方法形成控制栅材料层后的剖面图。
图21是本实施例的另一种存储器件的制作方法形成源极和漏极后的剖面图。
附图标记说明：
20-半浮栅晶体管；200-衬底；200a-第一接触窗口；200b-第二接触窗口；201-共用源极；203-第一漏极；204-第二漏极；205-掺杂区；211-栅极绝缘层；
220-第一半浮栅；221-浮栅材料层；230-栅间介质层；231-氧化硅层；232-氮化硅层；240-第一控制栅；241-控制栅材料层；
252-衬垫氧化层；253-氮化层；254-无定形碳层；255-DARC层；256-BARC层；257-光阻层；
30-第一沟槽；40-第二沟槽；50-沟槽；300-第一栅极叠层；400-第二栅极叠层；AA-有源区；STI-浅沟槽隔离；M-掩膜层；SP-侧墙；Ⅰ-共用源区；Ⅱ-第一漏区；Ⅲ-第二漏区；
V-源区；IV-漏区；200c-接触窗口；260-栅间介质层；261-氧化硅层；262-氮化硅层；263-源极；264-漏极；270-浮栅材料层；281-控制栅材料层；280-控制栅。
具体实施方式
为了引用和清楚起见，下文中使用的技术名词的说明、简写或缩写总结如下：
BARC：Bottom Anti Reflection Coating，底部抗反射涂层；
DARC：Dielectric Anti Reflective Coating，介电抗反射涂层；
ODL：Organic Dielectric Layer，有机底层结构层；
SHB：Si-O-based Hard Mask，硅氧基硬掩模中间层结构层。
如背景技术所述，现有的半浮栅晶体管制作工艺将U型沟槽的关键尺寸(CD)进一步做小比较困难。
具体的，现有一种半浮栅晶体管制作工艺包括图1至图4中的步骤。
如图1所示，衬底101上依次形成氧化硅层102和氮化硅层103，衬底101中形成间隔分布的浅沟槽隔离STI，相邻的浅沟槽隔离STI之间的区域为有源区AA。
如图2所示，刻蚀去除有源区AA的氮化硅层103。如图3a和图3b所示，形成ODL层104，ODL层104填充有源区AA由去除氮化硅层103形成的凹坑P，并覆盖浅沟槽隔离STI。在ODL层104上形成SHB层105，ODL层104和SHB层105作为硬掩模层，逐层图形化，用干法刻蚀的方法形成U型沟槽。ODL材料填充性能好、图形传递性能好，但是ODL材料制成的ODL层104纵横向的刻蚀选择比不高，在打开ODL层104形成对应沟槽的硬掩模开口O的过程中，向深度方向(Z的负方向)纵向刻蚀ODL层104时，ODL层104在平行于衬底101的平面内也被横向刻蚀，在平行于衬底101的平面内定义相互垂直的X方向和Y方向，硬掩模开口O在X方向的宽度为W，X方向和Y方向的硬掩模开口尺寸由于被横向刻蚀，均比预期值变大，导致刻蚀偏差很大，相应的以该硬掩模开口O形成的沟槽的X方向和Y方向的宽度也变大，因此无法将U型沟槽的关键尺寸(CD)进一步做小。
如图4所示，刻蚀形成的沟槽V在Y方向的长度L即为半浮栅晶体管的沟道长度。由于ODL层104纵横向的刻蚀选择比不高，导致硬掩模开口O变大，相应形成的沟槽V在Y方向的长度L变大，使半浮栅晶体管的沟道变长。沟道越长，沟道电流越小，则器件的读窗口变小，这些都是不期望的。
以下结合附图和具体实施例对本发明的存储器件的制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是，下文中的术语“第一”、“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其它顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的结构被倒置或者以其它不同方式定位(如旋转)，示例性术语“在……上”也可以包括“在……下”和其它方位关系。
本实施例提供一种沟槽的制作方法，如图5所示，包括以下步骤：
S1、提供前端器件，所述前端器件包括衬底和位于所述衬底上的衬垫氧化层和氮化层；在所述前端器件中形成间隔分布的浅沟槽隔离；相邻的所述浅沟槽隔离之间的区域定义为有源区；
S2、在所述前端器件的上表面形成掩膜层，所述掩膜层包括层叠的无定形碳层和DARC层；所述无定形碳层覆盖所述浅沟槽隔离和所述氮化层；
S3、形成光阻层，所述光阻层覆盖所述掩膜层；
S4、逐层刻蚀以图形化所述光阻层和所述掩膜层，将对应沟槽的开口的图形从所述光阻层传递到所述掩膜层；
S5、以图形化后的所述掩膜层为掩膜，刻蚀所述有源区内所述开口暴露出的所述氮化层、所述氧化层和部分厚度的所述衬底形成所述沟槽。
具体的，形成所述掩膜层之后，还包括：形成有BARC层，所述BARC层覆盖所述DARC层，所述光阻层覆盖所述BARC层。
逐层刻蚀以图形化所述光阻层和所述掩膜层，包括：
采用光刻工艺对所述光阻层图形化，图形化后的所述光阻层具有对应所述沟槽的第一开口；
以图形化后的所述光阻层为掩膜对所述BARC层进行刻蚀，将所述光阻层的图形转移到所述BARC层上；
去除所述光阻层，以图形化后的所述BARC层为掩膜对所述DARC层进行刻蚀，将所述BARC层的图形转移到所述DARC层；
去除所述BARC层，以图形化后的所述DARC层为掩膜对所述无定形碳层进行刻蚀，将所述DARC层的图形转移到所述无定形碳层上，在所述无定形碳层中形成第二开口；所述第二开口的关键尺寸保持为所述第一开口的关键尺寸。
所述第一开口位于所述有源区内相邻的所述浅沟槽隔离之间的所述氮化层的正上方。
所述无定形碳层的厚度范围：
Figure BDA0003332586250000081
所述DARC层的厚度范围：
Figure BDA0003332586250000082
本实施例还提供一种存储器件的制作方法，包括以下步骤：
S1、提供前端器件，所述前端器件包括衬底和位于所述衬底上的衬垫氧化层和氮化层；在所述前端器件中形成间隔分布的浅沟槽隔离；相邻的所述浅沟槽隔离之间的区域定义为有源区；
S2、在所述前端器件的上表面形成掩膜层，所述掩膜层包括层叠的无定形碳层和DARC层；所述无定形碳层覆盖所述浅沟槽隔离和所述氮化层；
S3、形成光阻层，所述光阻层覆盖所述掩膜层；
S4、逐层刻蚀以图形化所述光阻层和所述掩膜层，将对应沟槽的开口的图形从所述光阻层传递到所述掩膜层；
S5、以图形化后的所述掩膜层为掩膜，刻蚀所述有源区内所述开口暴露出的所述氮化层、所述氧化层和部分厚度的所述衬底形成所述沟槽。
以下结合图6至图12b详细介绍本实施例的存储器件的制作方法，重点介绍存储器件中沟槽的制作方法。
图6为本实施例的一种存储器件形成第一沟槽和第二沟槽的俯视图，图7a到图12a为各步骤对应的图6沿X1X2的剖面图；图7b到图12b为各步骤对应的图6沿Y1Y2的剖面图。
如图6、图7a和图7b所示，提供前端器件，所述前端器件包括衬底200和位于所述衬底上的衬垫氧化层252和氮化层253；在所述前端器件中形成间隔分布的浅沟槽隔离STI；相邻的所述浅沟槽隔离STI之间的区域定义为有源区AA。平行于衬底200的平面内定义相互垂直的X方向和Y方向，垂直于衬底200所在平面的方向定义为Z方向(存储器件厚度方向)。示例性的，浅沟槽隔离STI和有源区AA沿X方向交替排列。图6所示是共用源区的俯视图。
具体的，提供衬底200，在所述衬底200上依次形成衬垫氧化层252和氮化层253，衬垫氧化层252缓解后续形成的氮化层253对衬底200造成的应力。本实施例的衬垫氧化层252的材质例如为氧化硅，其可以利用炉管氧化工艺制作，所述衬垫氧化层252的厚度例如为
Figure BDA0003332586250000091
所述氮化层253的材质例如为氮化硅，氮化层253的厚度可为
Figure BDA0003332586250000092
Figure BDA0003332586250000093
氮化层253可以利用化学气相沉积(CVD)或低压化学气相沉积(LPCVD)工艺制作。本实施例中所述衬底200例如为单晶硅、多晶硅或者绝缘体上硅。
刻蚀氮化层253、衬垫氧化层252以及部分厚度的衬底200形成隔离沟槽，在隔离沟槽中填充隔离层，形成浅沟槽隔离STI。沿X方向，相邻的浅沟槽隔离STI之间的区域为有源区AA。具体的，所述隔离层填充所述隔离沟槽且覆盖氮化层253的上表面，执行化学机械研磨(CMP)工艺，进行顶表面平坦化处理，去除氮化层253上表面的隔离层。所述隔离层可为氧化硅和正硅酸乙酯(TEOS)中的至少一种。氧化硅例如可为热分解的SiO2。可采用等离子体增强化学气相沉积(PECVD)或高纵横比工艺(High Aspect Ratio Process，HARP)工艺形成隔离层。
如图8a和图8b所示，在所述前端器件的上表面形成掩膜层M，掩膜层M为硬掩模，所述掩膜层M包括层叠的无定形碳层254和DARC层255；所述无定形碳层254覆盖所述浅沟槽隔离STI和所述氮化层253。形成光阻层257，所述光阻层257覆盖所述掩膜层M。可选的，掩膜层M和光阻层257之间还可形成有BARC层256。掩膜层M、BARC层256和光阻层257依次层叠设置。无定形碳层254的厚度例如为
Figure BDA0003332586250000094
DARC层255的厚度例如为
Figure BDA0003332586250000095
DARC层例如为氮氧化硅。
半导体制造工艺中，由于先进的光刻技术中使用的光刻胶越来越薄，及同时需要保持刻蚀选择性，因此本实施例采用了掩膜层M和光阻层257的搭配使用。无定形碳层254作为硬掩膜有一些其它材质不具备的优势：第一，无定形碳具有较好的透光性，更利于光刻中的层对准；第二，无定形碳硬度较大，相对其它材质具有高的纵横向刻蚀选择比；第三，无定形碳是一种非常容易去除的材料。
无定形碳层254硬度较大导致填坑的填充能力较弱，本实施例利用无定形碳层254碳硬度较大，具有高的纵横向刻蚀选择比的优点，避开了填充能力较弱的缺点。
参见图2和图3a，现有一种制作方法，先去除氮化硅层103形成凹坑P，后形成硬掩模层，硬掩模层中的ODL层104填充氧化硅层102上方的凹坑P，ODL层104填充性能好，但是纵横向的刻蚀选择比不高。
参见图8a，本实施例在形成掩膜层M之前，不去除氮化层253，避免形成凹坑，因此本实施例的掩膜层M中的无定形碳层254形成在平整的平面上，不需要填坑，通过工艺顺序合理设计，利用了无定形碳层254高的纵横向刻蚀选择比的优点，避开了无定形碳层254填充能力较弱的缺点。
步骤S4、逐层刻蚀以图形化所述光阻层和所述掩膜层，将对应沟槽的开口的图形从所述光阻层传递到所述掩膜层，具体包括：
步骤S41、采用光刻工艺对光阻层257进行图形化，图形化后的光阻层257具有对应沟槽的第一开口K1，第一开口K1位于有源区AA内相邻的所述浅沟槽隔离之间的氮化层253的正上方，第一开口K1沿X方向间隔分布，在XOZ的截面上，第一开口K1的截面宽度大于氮化层253的截面宽度。
步骤S42、以图形化后的光阻层257为掩膜对BARC层256进行刻蚀从而将光阻层257的图形转移到BARC层256上。示例性的，采用干法刻蚀对BARC层256进行刻蚀。
步骤S43、去除光阻层257，以图形化后的BARC层256为掩膜对DARC层255进行刻蚀，将BARC层256的图形转移到DARC层255上，第一开口K1正下方的DARC层255全部被去除，示例性的，采用干法刻蚀对DARC层255进行刻蚀。
步骤S44、去除BARC层256，以图形化后的DARC层255为掩膜对无定形碳层254进行刻蚀，将DARC层255的图形转移到无定形碳层254上，第一开口K1正下方的无定形碳层254全部被去除，在无定形碳层254中形成第二开口K2，示例性的，采用干法刻蚀对无定形碳层254进行刻蚀以形成第二开口K2。本实施例能实现图形的依次转移，图形化后的无定形碳层254打开区域的第二开口K2的关键尺寸保持为图形化后的光阻层257的打开区域的第一开口K1的关键尺寸。
本实施例中采用由无定形碳层254、DARC层255、BARC层256和光阻层257叠加而成的四层膜层结构来进行沟槽的对应开口的刻蚀，四层膜层结构依次传递图形及尺寸，提高图形的解析度和保真度，实现对开口图形的关键尺寸的精确控制，从而能对沟槽的关键尺寸进行精确控制。
接着，形成沟槽；可经历干法刻蚀、湿法刻蚀、再次干法刻蚀逐步形成沟槽。
如图9a和图9b所示，以图形化后的无定形碳层254和DARC层255的叠加层为硬掩膜进行干法刻蚀，在所述X方向上，刻蚀去除在相邻的所述浅沟槽隔离之间所述第二开口K2暴露出的部分厚度的所述氮化层253，形成位于相邻的所述浅沟槽隔离之间的凹槽Q；
如图9a和图10a所示，执行湿法刻蚀，去除所述浅沟槽隔离STI位于所述凹槽Q两侧且被所述第二开口K2暴露出的部分(椭圆圈内部分)；可用稀氢氟酸与该部分(椭圆圈内部分)的浅沟槽隔离STI反应去除。
如图11a和图11b所示，再次执行干法刻蚀工艺，刻蚀去除剩余厚度的氮化层253及其下方的衬垫氧化层252和部分厚度的衬底200，在有源区AA内形成沟槽。沟槽(U型沟槽)包括在有源区AA沿Y方向分布的第一沟槽30和第二沟槽40，若干第一沟槽30沿X方向间隔分布，若干第二沟槽40也沿X方向间隔分布。示例性的，第一沟槽30和第二沟槽40可对称分布。
接着，对所述沟槽位于所述X方向两端的侧壁离子注入掺杂，使所述X方向两端的侧壁的所述衬底非晶化；具体的，在一实施例中，可离子注入硼元素，使X方向两端的侧壁衬底200部分(椭圆圈内部分)非晶化，便于沟槽两侧剩余的衬底200(椭圆圈内部分)的氧化和去除；对所述沟槽位于所述X方向两端的侧壁离子注入硼元素还能阻断源漏之间通过沟槽侧壁剩余的衬底200(椭圆圈内部分)导通而导致的漏电(源极和漏极例如可注入砷)。沟槽的底部不注入硼元素。在其他实施例中，离子注入使衬底非晶化的掺杂物(离子注入元素)还可包括：锗、砷、氮、铟、砷、碳、氙、锑和氩中的至少一种。之后去除无定形碳层254和DARC层255。
如图12a和图12b所示，用热氧化的方式将沟槽(U型沟槽)非晶化后的侧壁的衬底200进行氧化；再用磷酸去除有源区AA内沟槽以外部分的氮化层253(参照图6、图11b和图12b)，用稀氢氟酸去掉沟槽侧壁氧化的氧化层，从而将沟槽两侧剩余的衬底200去除，使最终形成的所述沟槽位于所述X方向两端的侧壁由相邻的所述浅沟槽隔离STI界定出(参照图6和图12a)。后续在沟槽中形成半浮栅，每个器件的半浮栅在X方向通过侧壁周围的浅沟槽隔离STI实现相互隔离与绝缘，沟槽X方向两端的侧壁残留衬底，将影响单个器件以及相邻器件之间的绝缘以及电性能。去掉沟槽X方向两端的侧壁氧化的氧化层时，也可一并去除衬垫氧化层252。
本实施例形成沟槽的方法可应用于形成存储器，利用所述沟槽来形成半浮栅晶体管。
形成沟槽之后，形成栅极绝缘层，所述栅极绝缘层覆盖所述沟槽的表面和所述衬底的上表面，刻蚀所述栅极绝缘层，形成暴露出所述衬底的接触窗口。
形成栅极绝缘层和接触窗口之后，继续形成半浮栅、栅间介质层和控制栅，以形成栅极叠层。
在所述栅极叠层的侧壁形成侧墙，以所述侧墙为掩膜，进行离子注入，以形成源区和漏区，在所述接触窗口靠近所述漏区一侧，所述衬底与所述半浮栅之间没有栅极结缘层。
以下为两种示例的存储器件的制作方法。第一种示例，存储器件包括两个相邻的半浮栅晶体管，这两个相邻的半浮栅晶体管具有不同的漏区并共用同一源区，该设置有助于缩小全部半浮栅晶体管在衬底上占用的面积，提高存储器件的集成密度。示例性的，两个相邻的半浮栅晶体管的结构对称，如图6、13-17所示。第二种示例，存储器件包括单个的半浮栅晶体管，如图18-21所示。
图17是第一种示例制成的U型沟道的存储器件的剖面结构示意图。所述存储器件还可以包括其它类型的存储元件以及逻辑元件等。本实施例以包括共用源区的两个半浮栅晶体管的存储器件的制作为例具体说明。共用源区的两个半浮栅晶体管分别称为第一半浮栅晶体管和第二半浮栅晶体管，第一半浮栅晶体管和第二半浮栅晶体管通过相同的工序形成。
以下结合图13至图17详细介绍第一种示例的存储器件的制作方法中形成沟槽以后的各步骤。
如图13所示，所述衬底靠近其上表面一侧预设有共用源区Ⅰ、位于所述共用源区两侧的第一漏区Ⅱ和第二漏区Ⅲ。具体的，第一漏区Ⅱ、第一沟槽30、共用源区Ⅰ、第二沟槽40和第二漏区Ⅲ沿Y方向依次分布。用来形成第一半浮栅晶体管和第二半浮栅晶体管的共用的源区的位置称为共用源区Ⅰ，第一漏区Ⅱ用来形成第一半浮栅晶体管的漏区，第二漏区Ⅲ用来形成第二半浮栅晶体管的漏区，后续形成的第一半浮栅晶体管中的半浮栅称为第一半浮栅，后续形成的第二半浮栅晶体管中的半浮栅称为第二半浮栅。衬底200可以整体为第二掺杂类型或者形成有第二掺杂类型的阱区。可选的，衬底200中具有第二掺杂类型的阱区(例如为p阱，P well)，所述阱区内还形成有具有第一掺杂类型且从内部延伸至衬底200上表面的掺杂区205，半浮栅晶体管的源区和漏区形成于掺杂区205的顶部。
第一沟槽30形成在共用源区Ⅰ和所述第一漏区Ⅱ之间的衬底中，第二沟槽40形成在共用源区Ⅰ和所述第二漏区Ⅲ之间的衬底中。第一沟槽30和第二沟槽40的深度约
Figure BDA0003332586250000131
本实施例所述第一沟槽30的深度和所述第二沟槽40的深度均大于所述掺杂区205的深度，即以衬底200的上表面f1为基准，第一沟槽30的底面和所述第二沟槽40的底面与掺杂区205的底部相比更远离衬底的上表面f1。
此外，可认为衬底中完成了阱注入、其它离子注入及退火等步骤，衬底200中已形成有第二掺杂类型的阱区(本实施例例如是P阱)以及从所述阱区内延伸至衬底200上表面的掺杂区205。
形成栅极绝缘层211，栅极绝缘层211覆盖第一沟槽30和第二沟槽40的表面以及衬底200上表面。栅极绝缘层211用于隔离衬底200和后续形成的浮栅材料层221，覆盖在衬底上表面的栅极绝缘层211在对浮栅材料层221进行图形化时还能够起到刻蚀阻挡作用。栅极绝缘层211的材料可包括二氧化硅、氮化硅和氮氧化硅中的至少一种，可采用热氧化、化学气相沉积(CVD)、原子层沉积等方法制作。干法刻蚀栅极绝缘层211，暴露出衬底200，形成第一接触窗口200a和第二接触窗口200b。干法刻蚀，工艺可控，可精确形成第一接触窗口200a和第二接触窗口200b。具体的，所述第一接触窗口200a位于所述第一漏区Ⅱ和所述第一沟槽30之间，所述第二接触窗口200b位于所述第二漏区Ⅲ和所述第二沟槽40之间。
如图14所示，形成半浮栅材料层221，所述半浮栅材料层221覆盖所述第一接触窗口200a和所述第二接触窗口200b暴露出的所述衬底200，还覆盖位于所述第一接触窗口200a和所述第二接触窗口200b之间的所述栅极绝缘层211，并填充所述第一沟槽30和所述第二沟槽40。所述半浮栅材料层211的材质为多晶硅。
具体的，如图13和图14所示，在衬底200上形成浮栅材料原始层(原始状态)，浮栅材料原始层覆盖栅极绝缘层211以及被第一接触窗口200a和第二接触窗口200b露出的衬底200上表面。本实施例的浮栅材料原始层例如填满上述第一沟槽30和第二沟槽40。所述浮栅材料原始层用于形成第一半浮栅晶体管和第二半浮栅晶体管的半浮栅。浮栅材料原始层具有第二掺杂类型。本实施例中，浮栅材料原始层的材料例如为p型掺杂的多晶硅，其中p型掺杂物可以在沉积工艺中通过掺杂气体引入，也可以在沉积多晶硅之后通过离子注入引入。示例的，可以通过CVD工艺沉积多晶硅达一定厚度，然后进行p型离子注入及退火接着通过化学机械研磨(CMP)使多晶硅的上表面平坦并达到所需的厚度，例如，位于衬底200上表面以上的浮栅材料原始层的厚度约
Figure BDA0003332586250000141
接着，刻蚀可图形化浮栅材料原始层，剩余的浮栅材料原始层称之为半浮栅材料层221(中间状态),半浮栅材料层221覆盖所述第一接触窗口200a和所述第二接触窗口200b暴露出的所述衬底200，还覆盖位于所述第一接触窗口200a和所述第二接触窗口200b之间的所述栅极绝缘层211。半浮栅材料层221靠近第一漏区Ⅱ的边界落入第一接触窗口200a范围内，半浮栅材料层221靠近第二漏区Ⅲ的边界落入第二接触窗口200b范围内。较佳的，半浮栅材料层221与第二接触窗口200b二者靠近第二漏区Ⅲ的一侧趋于接近或对齐，半浮栅材料层221与第一接触窗口200a二者靠近第一漏区Ⅱ的一侧趋于接近或对齐。可以采用干法或湿法刻蚀刻蚀浮栅材料原始层形成半浮栅材料层221。去除浮栅材料层221覆盖范围以外的所述栅极绝缘层221。
应当理解，若是在形成接触窗口时不保留接触窗口与漏区之间的栅极绝缘层211，则会使得在刻蚀浮栅材料原始层时没有刻蚀停止层，因浮栅材料原始层(例如多晶硅材质)与衬底200(例如硅材质)之间刻蚀选择比低，进而造成严重的衬底损伤，进而影响半浮栅晶体管性能。本实施例中，在刻蚀浮栅材料原始层时，位于第一漏区Ⅱ和第一接触窗口200a之间以及第二漏区Ⅲ和第二接触窗口200b之间的栅极绝缘层211可以作为刻蚀阻挡层，避免刻蚀过程损伤衬底200表面。优选的，可以采用“终点探测(End PT)+过刻蚀(Over Etch)”的干法刻蚀模式刻蚀浮栅材料原始层，以确保去除范围内的半浮栅材料被去除干净。
如图15所示，形成栅间介质层230，所述栅间介质层230至少覆盖半浮栅材料层221的上表面和侧表面，还可覆盖半浮栅材料层221两侧的衬底200的上表面。栅间介质层230的材料可采用氧化硅、氮化硅、氮氧化硅等介质材料，所述栅间介质层230可采用单层结构或者两层以上的多层结构(例如ONO结构)。示例的，栅间介质层230包括叠加的氧化硅层231和氮化硅层232(即ON结构)。
形成控制栅材料层241，控制栅材料层241覆盖栅间介质层230。控制栅材料层241用于形成第一半浮栅晶体管和第二半浮栅晶体管的控制栅。可采用CVD等方法沉积一定厚度的多晶硅，并进行平坦化使多晶硅达到需要厚度，得到控制栅材料层241。控制栅材料层241可以是第一掺杂类型的多晶硅，本实施例中，控制栅材料层241例如为n型掺杂。
如图16和图17所示，刻蚀控制栅材料层241、栅间介质层230以及半浮栅材料层221，形成独立分开的半浮栅晶体管。
具体的，刻蚀所述共用源区Ⅰ的控制栅材料层241、栅间介质层230以及半浮栅材料层221，以及刻蚀所述第一漏区Ⅱ和所述第二漏区Ⅲ的控制栅材料层241；剩余的所述控制栅材料层241、栅间介质层230以及半浮栅材料层221在所述第一漏区Ⅱ和所述共用源区Ⅰ之间的部分构成第一栅极叠层300，在所述第二漏区Ⅲ和所述共用源区Ⅰ之间的部分构成第二栅极叠层400。
第一栅极叠层300位于第一漏区Ⅱ和共用源区Ⅰ之间，用于形成第一半浮栅晶体管。第一栅极叠层300包括刻蚀半浮栅材料层221得到的第一半浮栅220、刻蚀控制栅材料层241得到的第一控制栅240以及刻蚀栅间介质层230得到的第一栅间介质层。第二栅极叠层400位于第二漏区Ⅲ和共用源区Ⅰ之间，用于形成第二半浮栅晶体管，第二栅极叠层400包括刻蚀半浮栅材料层221得到的第二半浮栅、刻蚀控制栅材料层241得到的第二控制栅以及刻蚀栅间介质层230得到的第二栅间介质层。可以采用光刻以及各向异性的干法刻蚀工艺形成上述第一栅极叠层300和第二栅极叠层400。在该干法刻蚀工艺中，为了避免对第一漏区Ⅱ、第二漏区Ⅲ的衬底200的损伤，通过调整刻蚀条件，可以使得该区域的栅间介质层230不完全去除。共用源区Ⅰ的栅极绝缘层211被露出。
如图17所示，形成半浮栅的侧墙SP；具体的，在所述第一栅极叠层300和所述第二栅极叠层400的侧壁形成侧墙SP，并进行离子注入及退火，以对应于所述共用源区Ⅰ在衬底200中形成一共用源极201，对应于所述第一漏区Ⅱ在衬底200中形成第一漏极203，对应于所述第二漏区Ⅲ在衬底200中形成第二漏极204。
经过上述步骤，在衬底200上形成了第一半浮栅晶体管和第二半浮栅晶体管。
以下结合图18至图21详细介绍第二种示例的存储器件的制作方法中形成沟槽以后的各步骤。本实施例以单个半浮栅晶体管的存储器件的制作为例具体说明。
如图18所示，提供衬底200，其上表面一侧预设有源区V和漏区IV。具体的，源区V、沟槽50和漏区IV沿Y方向依次分布。在所述衬底200上形成栅极绝缘层211，刻蚀栅极绝缘层211形成暴露出所述衬底200的接触窗口200c，所述接触窗口200c位于所述漏区IV和所述沟槽50之间。
如图18和图19所示，在所述源区V和所述漏区IV之间形成覆盖所述衬底200和所述栅极绝缘层211的浮栅材料原始层(未示出)。刻蚀浮栅材料原始层，以去除浮栅材料原始层位于所述源区V一侧的部分区域以及位于所述接触窗口200c与所述漏区IV之间的区域；刻蚀后剩余的浮栅材料原始层作为半浮栅晶体管的半浮栅材料层270，也是最终的半浮栅。刻蚀去除半浮栅材料层270覆盖范围以外的栅极绝缘层211。半浮栅材料层270覆盖所述接触窗口200c暴露出的所述衬底200，还覆盖位于所述接触窗口200c和所述源区V之间的所述栅极绝缘层211；半浮栅材料层270的材质为多晶硅。
如图20所示，形成栅间介质层260和控制栅材料层281，栅间介质层260覆盖半浮栅材料层270上表面和侧表面，还覆盖半浮栅材料层270两侧的衬底200的上表面。控制栅材料层281覆盖栅间介质层260。控制栅材料层281用于半浮栅晶体管的控制栅。所述栅间介质层260可采用单层结构或者两层以上的多层结构(例如ONO结构)。示例的，栅间介质层260包括叠加的氧化硅层261和氮化硅层262(即ON结构)。
如图20和图21所示，刻蚀控制栅材料层281和栅间介质层260。刻蚀所述源区V和所述漏区IV的控制栅材料层281，还刻蚀去除位于半浮栅材料层270靠近源区V一侧的侧壁上的栅间介质层260；剩余的控制栅材料层作为半浮栅晶体管的控制栅280。在该干法刻蚀工艺中，为了避免对源区V和所述漏区IV的衬底200的损伤，通过调整刻蚀条件，可以使得该区域的栅间介质层260不完全去除。
形成半浮栅侧墙SP；具体的，半浮栅、栅间介质层260和控制栅280构成栅极叠层，在该栅极叠层的侧壁形成侧墙SP，并进行离子注入及退火，以对应于所述源区V在衬底200中形成源极263，对应于所述漏区IV在衬底200中形成漏极264。
综上所述，本发明提供沟槽的制作方法以及存储器件的制作方法，掩膜层包括层叠的无定形碳层和DARC层，无定形碳层覆盖浅沟槽隔离和氮化层；在形成掩膜层之前，不去除氮化层，避免形成凹坑，利用了无定形碳层高的纵横向刻蚀选择比的优点，避开了无定形碳层填充能力较弱的缺点。逐层刻蚀以图形化光阻层和掩膜层，采用掩膜层和光阻层叠加的多层膜层结构来进行沟槽的对应开口的刻蚀，依次传递开口的图形及尺寸，提高开口图形的解析度和保真度，实现对开口图形的关键尺寸的精确控制，从而能对沟槽的关键尺寸精确控制，能将沟槽的关键尺寸进一步做小。沟槽的关键尺寸做小，相应减小了存储器件的沟道长度，如此可增大存储器件的有效电流和读窗口。沟槽的关键尺寸做小，为下一代高密度半浮栅晶体管的开发提供了工艺基础。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的器件而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种沟槽的制作方法，其特征在于，包括：
提供前端器件，所述前端器件包括衬底和位于所述衬底上的衬垫氧化层和氮化层；在所述前端器件中形成间隔分布的浅沟槽隔离；相邻的所述浅沟槽隔离之间的区域定义为有源区；
在所述前端器件的上表面形成掩膜层，所述掩膜层包括层叠的无定形碳层和DARC层；所述无定形碳层覆盖所述浅沟槽隔离和所述氮化层；
形成光阻层，所述光阻层覆盖所述掩膜层；
逐层刻蚀以图形化所述光阻层和所述掩膜层，将对应沟槽的开口的图形从所述光阻层传递到所述掩膜层；
以图形化后的所述掩膜层为掩膜，刻蚀所述有源区内所述开口暴露出的所述氮化层、所述氧化层和部分厚度的所述衬底形成所述沟槽。
2.如权利要求1所述的沟槽的制作方法，其特征在于，形成所述掩膜层之后，还包括：
形成有BARC层，所述BARC层覆盖所述DARC层，所述光阻层覆盖所述BARC层。
3.如权利要求1所述的沟槽的制作方法，其特征在于，形成所述沟槽包括：
以图形化后的所述掩膜层为掩膜进行干法刻蚀，刻蚀去除在相邻的所述浅沟槽隔离之间所述开口暴露出的部分厚度的所述氮化层，形成位于相邻的所述浅沟槽隔离之间的凹槽；
执行湿法刻蚀，去除所述浅沟槽隔离位于所述凹槽两侧且被所述开口暴露出的部分；
再次执行干法刻蚀工艺，刻蚀去除所述凹槽下方的所述氮化层、所述衬垫氧化层和部分厚度的所述衬底，形成所述沟槽。
4.如权利要求1所述的沟槽的制作方法，其特征在于，所述无定形碳层的厚度范围：
Figure FDA0003332586240000011
所述DARC层的厚度范围：
Figure FDA0003332586240000012
5.如权利要求1所述的沟槽的制作方法，其特征在于，在平行于所述衬底的平面内定义相互垂直的X方向和Y方向，垂直于所述衬底所在平面的方向定义为Z方向，所述浅沟槽隔离和所述有源区沿所述X方向交替排列。
6.如权利要求5所述的沟槽的制作方法，其特征在于，形成所述沟槽之后还包括：
对所述沟槽位于所述X方向两端的侧壁离子注入掺杂，使所述X方向两端的侧壁的所述衬底非晶化；
将非晶化后的所述衬底氧化并去除，使最终形成的所述沟槽位于所述X方向两端的侧壁由相邻的所述浅沟槽隔离界定出。
7.一种存储器件的制作方法，其特征在于，包括采用如权利要求1-6任一项所述的方法制作沟槽，利用所述沟槽制作半浮栅晶体管。
8.如权利要求7所述的存储器件的制作方法，其特征在于，形成所述沟槽之后，形成栅极绝缘层，所述栅极绝缘层覆盖所述沟槽的表面和所述衬底的上表面，刻蚀所述栅极绝缘层，形成暴露出所述衬底的接触窗口。
9.如权利要求8所述的存储器件的制作方法，其特征在于，所述制作方法还包括：形成栅极绝缘层和接触窗口之后，继续形成半浮栅、栅间介质层和控制栅，以形成栅极叠层。
10.如权利要求9所述的存储器件的制作方法，其特征在于，在所述栅极叠层的侧壁形成侧墙，以所述侧墙为掩膜，进行离子注入，以形成源区和漏区，在所述接触窗口靠近所述漏区一侧，所述衬底与所述半浮栅之间没有所述栅极绝缘层。
11.如权利要求9所述的存储器件的制作方法，其特征在于，相邻的所述栅极叠层共用源区。
CN202111284751.7A 2021-11-01 2021-11-01 沟槽的制作方法以及存储器的制作方法 Pending CN114005750A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111284751.7A CN114005750A (zh) 2021-11-01 2021-11-01 沟槽的制作方法以及存储器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111284751.7A CN114005750A (zh) 2021-11-01 2021-11-01 沟槽的制作方法以及存储器的制作方法

Publications (1)

Publication Number Publication Date
CN114005750A true CN114005750A (zh) 2022-02-01

Family

ID=79926384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111284751.7A Pending CN114005750A (zh) 2021-11-01 2021-11-01 沟槽的制作方法以及存储器的制作方法

Country Status (1)

Country Link
CN (1) CN114005750A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695360A (zh) * 2022-05-31 2022-07-01 合肥晶合集成电路股份有限公司 Sram及其制作方法
CN116110920A (zh) * 2023-02-20 2023-05-12 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695360A (zh) * 2022-05-31 2022-07-01 合肥晶合集成电路股份有限公司 Sram及其制作方法
CN116110920A (zh) * 2023-02-20 2023-05-12 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构

Similar Documents

Publication Publication Date Title
US7345336B2 (en) Semiconductor memory device having self-aligned charge trapping layer
KR100391985B1 (ko) 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법
US7112490B1 (en) Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench
US7250340B2 (en) Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench
US20010025973A1 (en) Semiconductor integrated circuit device and process for manufacturing the same
US7768061B2 (en) Self aligned 1 bit local SONOS memory cell
US20070020840A1 (en) Programmable structure including nanocrystal storage elements in a trench
US20060186480A1 (en) Charge-trapping memory device and method for production
CN111564442B (zh) 半导体结构及制备方法
US6784039B2 (en) Method to form self-aligned split gate flash with L-shaped wordline spacers
WO2006060116A2 (en) Multi-bit nanocrystal memory
JP2006502565A (ja) ビット線構造およびその製造方法
CN211350659U (zh) 多次可编程存储器的单元结构
CN114005750A (zh) 沟槽的制作方法以及存储器的制作方法
JP2004152954A (ja) 半導体装置およびその製造方法
JP2004152885A (ja) 半導体装置およびその製造方法
CN114005749A (zh) 沟槽的制作方法、存储器件的制作方法
TW202018917A (zh) 非揮發性記憶體及其製造方法
US11239089B2 (en) Semiconductor device and manufacturing method thereof
CN113471206A (zh) 一种多次可编程存储器结构及其制造方法
TW202145533A (zh) 記憶體裝置及其製造方法
CN111430452A (zh) 多次可编程存储器的单元结构及其制作方法
CN113823566B (zh) 存储器件的制作方法
KR101111917B1 (ko) 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법
CN111326516A (zh) 非挥发性存储器结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China