KR100391985B1 - 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법 - Google Patents
축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법 Download PDFInfo
- Publication number
- KR100391985B1 KR100391985B1 KR10-2001-0052395A KR20010052395A KR100391985B1 KR 100391985 B1 KR100391985 B1 KR 100391985B1 KR 20010052395 A KR20010052395 A KR 20010052395A KR 100391985 B1 KR100391985 B1 KR 100391985B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- cell array
- sttm
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 153
- 230000008569 process Effects 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims abstract description 56
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 27
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 230000000903 blocking effect Effects 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000003491 array Methods 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 19
- 230000008901 benefit Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 213
- 230000005641 tunneling Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (61)
- 적층된 하부 트랜지스터 및 상부 트랜지스터로 구성되고, 비트라인, 데이타 라인 및 워드라인의 3개의 제어라인들을 갖는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법에 있어서,x축 및 y축을 갖는 기판을 제공하는 단계;상기 기판 상에 제1 게이트 유전체막을 형성하는 단계;상기 제1 게이트 유전체막 상에 제1 도전막을 증착하여 스토리지 노드층을 형성하는 단계;상기 스토리지 노드층 상에 상대적으로 낮은 밴드갭을 갖는 반도체층 및 상대적으로 높은 밴드갭을 갖는 절연막을 교대로 증착하여 다수의 터널 접합(multiple tunnel junction; MTJ) 장벽층을 형성하는 단계;상기 MTJ 장벽층 상에 제2 도전막을 증착하여 상기 상부 트랜지스터의 소오스층을 형성하는 단계;상기 제2 도전막, 상기 MTJ 장벽층, 상기 제1 도전막, 상기 제1 게이트 유전체막 및 상기 기판을 식각하여 복수개의 섬 형태의 트렌치 소자분리 영역들을 형성하는 단계;상기 트렌치 소자분리 영역들 내에 제1 절연막으로 이루어진 복수개의 섬 형태의 소자분리막들을 형성하는 단계;상기 결과물 상에 제3 도전막으로 이루어진 데이타 라인들을 형성하는 단계;상기 기판의 표면이 노출될 때까지 상기 데이타 라인들 사이의 상기 제2 도전막, MTJ 장벽층, 제1 도전막 및 제1 게이트 유전체막을 식각하여 상기 소자분리막들 사이에 y축과 평행한 그루브들을 형성하는 단계;상기 노출된 기판에 불순물을 주입하여 상기 그루브들의 바닥에 상기 하부 트랜지스터의 소오스/드레인 확장 영역들을 형성하는 단계;상기 그루브들 내에 상기 y축과 평행한 상기 비트라인들을 형성하는 단계;상기 결과물의 전면 상에 제2 절연막을 형성하는 단계;상기 제2 절연막 상에 제어게이트 라인들의 형성위치를 한정하는 포토레지스트 패턴을 형성하는 단계;상기 x축과 평행한 방향으로 서로 이웃하는 기억 셀들의 상부 및 이들 사이의 상기 제2 절연막을 선택적으로 식각하여 제거하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 MTJ 장벽층의 측벽들 및 상기 스토리지 노드층의 측벽들 상에 제2 게이트 유전체막을 형성하는 단계;상기 결과물의 전면 상에 제4 도전막을 형성하는 단계; 및상기 제4 도전막을 화학기계적 연마(CMP) 또는 에치백 공정으로 평탄화시키어 워드라인들을 형성하는 단계를 포함하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 기판은 실리콘 기판, 실리콘 게르마늄 기판, 실리콘 상의 실리콘 게르마늄 기판, 실리콘 상의 실리콘 게르마늄 카바이드 기판 및 에스오아이(SOI; silicon on insulator) 기판으로 이루어진 일 군중 선택된 어느 하나인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 제1 게이트 유전체막은 15 내지 100Å의 두께를 갖는 실리콘 산화막인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 제1 도전막은 5000Å 이하의 두께를 갖는 도우핑된 반도체층으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 4 항에 있어서,상기 도우핑된 반도체층은 실리콘층, 게르마늄층, 실리콘 게르마늄층 및 실리콘 게르마늄 카바이드층으로 이루어진 일 군중 선택된 어느 하나로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 반도체층 및 절연막의 전체 층 수는 2 내지 20인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 반도체층은 1000Å 이하의 두께를 갖는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 반도체층은 2eV보다 낮은 에너지 밴드갭을 갖는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 반도체층은 실리콘층, 게르마늄층, 실리콘게르마늄층 및 실리콘 게르마늄 카바이드층으로 이루어진 일 군중 선택된 어느 하나로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 반도체층은 도우핑된 반도체층이거나 언도우프트 반도체층인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 반도체층은 그 것의 증착 직후의 결정상이 비정질 상태 또는 다결정 상태를 보이는 증착온도 하에서 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 11 항에 있어서,상기 증착온도는 300℃ 내지 900℃인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 절연막은 100Å 이하의 두께를 갖는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 절연막은 10eV보다 작은 밴드갭을 갖는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 MTJ 장벽층을 구성하는 상기 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 옥시나이트라이드막, 금속 산화막 및 금속 질화막으로 이루어진 일 군중 선택된 어느 하나로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 15 항에 있어서,상기 금속 산화막은 하프니움 산화막, 지르코니움 산화막 또는 알루미늄 산화막을 포함하고, 상기 금속 질화막은 알루미늄 질화막을 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM)셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 제2 도전막은 5000Å 이하의 두께를 갖는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 17 항에 있어서,상기 제2 도전막은 도우핑된 실리콘층, 도우핑된 게르마늄층, 도우핑된 실리콘 게르마늄층 또는 도우핑된 실리콘 게르마늄 카바이드층으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 트렌치 소자분리 영역들을 형성하기 전에,상기 제2 도전막 상에 화학기계적 연마(chemical mechanical polishing; CMP) 저지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 19 항에 있어서,상기 CMP 저지막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 19 항에 있어서,상기 트렌치 소자분리 영역들을 형성하기 전에,상기 CMP 저지막을 식각하여 CMP 저지막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 21 항에 있어서,상기 CMP 저지막 패턴을 식각 마스크로 사용하여 상기 제2 도전막, 상기 MTJ 장벽층, 상기 제1 도전막, 상기 제1 게이트 유전체막 및 상기 기판을 식각하여 복수개의 트렌치 영역들을 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 트렌치 영역들을 채우는 상기 제1 절연막은 실리콘 산화막인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory;STTM) 셀 어레이를 제조하는 방법.
- 제 22 항에 있어서,상기 CMP 저지막 패턴은 상기 제3 도전막을 형성하기 전에 제거되는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 제3 도전막은 고농도로 도우핑된 폴리실리콘막, 폴리사이드막 또는 금속막으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 제3 도전막 상에 캐핑막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 26 항에 있어서,상기 캐핑막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 26 항에 있어서,상기 캐핑막은 상기 그루브들을 형성하기 전에 식각되는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 하부 트랜지스터의 소오스/드레인 확장영역들을 형성하기 전에 상기 제2 게이트 유전체막의 하부층을 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 29 항에 있어서,상기 제2 게이트 유전체막의 상기 하부층은 열산화막 또는 상기 열산화막을 포함하는 다층의 절연체 조합막인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 29 항에 있어서,상기 제2 게이트 유전체막의 상기 하부층을 형성하는 공정은 상기 y축과 평행한 상기 그루브들을 형성하기 위한 식각 공정을 실시하는 동안 상기 MTJ 장벽층의 측벽에 가해진 손상을 치유하기 위한 열산화 공정을 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 29 항에 있어서,상기 제2 게이트 유전체막의 상기 하부층을 형성하는 동안 상기 데이타 라인들 사이의 상기 기판을 산화시키어 상기 그루브들을 형성하는 동안 가해진 상기 기판의 표면 손상을 제거하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 소오스/드레인 확장영역들을 형성한 후에,상기 그루브들 내의 상기 기억 셀의 측벽 상에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 33 항에 있어서,상기 스페이서는 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 33 항에 있어서,상기 스페이서를 형성한 후에,상기 스페이서를 이온주입 마스크로 사용하여 상기 소오스/드레인 확장영역들에 높은 도우즈로 불순물을 이온주입하여 고농도 영역들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 35 항에 있어서,상기 고농도 영역들을 형성한 후에, 상기 고농도 영역들 상에 고농도로 도우핑된 폴리실리콘막, 폴리사이드막, 금속막 또는 샐리사이드 공정에 의한 실리사이드막을 형성하여 상기 비트라인들을 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 35 항에 있어서,상기 고농도 영역들은 상기 비트라인들을 형성하는 금속배선의 효과를 야기시키는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 35 항에 있어서,상기 비트라인을 형성한 후에, 상기 스페이서를 제거하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 비트라인을 형성한 다음, 그리고 상기 제2 절연막을 형성하기 전에,상기 결과물의 전면 상에 콘포말한 식각저지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 39 항에 있어서,상기 식각저지막은 실리콘 옥시나이트라이드막 또는 실리콘 질화막으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 39 항에 있어서,상기 제2 절연막은 CVD 산화막인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 39 항에 있어서,상기 제2 절연막을 형성한 후에, 상기 기억 셀 어레이의 전면을 평탄화시키기 위하여 상기 제2 절연막에 CMP 공정을 적용하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 42 항에 있어서,상기 제2 절연막을 상기 x축과 평행한 방향으로 선택적으로 식각한 후에, 상기 비트라인들의 소정영역들이 노출될 때까지 상기 식각저지막을 제거하는 또 다른 식각 공정을 실시하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 43 항에 있어서,상기 식각저지막을 제거하기 위한 식각공정은 습식 식각공정, 건식 식각공정 또는 습식 및 건식 식각공정의 조합을 사용하여 실시하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 43 항에 있어서,상기 비트라인들의 소정영역들이 노출될 때까지 상기 식각저지막이 제거된 결과물의 전면 상에 CVD 산화막 또는 CVD 질화막을 형성하여 상기 노출된 비트라인들의 소정영역들을 덮으면서 상기 제2 게이트 유전체막의 상부막을 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 제2 게이트 유전체막은 다층의 절연막인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 46 항에 있어서,상기 다층의 절연막은 열적으로 성장된 막 및 증착된 막의 조합막인 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 46 항에 있어서,상기 다층의 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 옥시나이트라이드막, 금속 산화막 및 금속 질화막으로 이루어진 일 군중 선택된 적어도 2개를 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable twotransistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 워드라인은 다마신 공정을 사용하여 금속막, 폴리실리콘막/금속막의 조합막 또는 폴리실리콘막/실리사이드막의 조합막으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 워드라인은 다마신 공정을 사용하여 타이타늄 질화막/텅스텐막의 조합막 또는 타이타늄 질화막/실리사이드막의 조합막으로 형성하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 CMP 공정은 상기 기억 셀 어레이 영역의 전면을 평탄화시키기 위함과 동시에 상기 워드라인들이 형성될 때까지 원하지 않는 제4 도전막을 제거하기 위하여 실시하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 축소가능한 2개의 트랜지스터들로 구성된 셀을 갖는 기억 소자의 셀 어레이 영역 및 CMOS 소자들로 이루어진 주변회로 영역을 형성하는 방법에 있어서,기판 상에 게이트 유전체막, 제1 도전막, MTJ 장벽층, 제2 도전막 및 화학기계적 연마(CMP) 저지막을 차례로 형성하는 단계;상기 CMP 저지막, 상기 제2 도전막, 상기 MTJ 장벽층을 선택적으로 패터닝하여 상기 CMOS 소자들이 형성되는 주변회로 영역 내의 상기 제1 도전막을 노출시키는 단계;상기 결과물 상에 도전막을 형성하는 단계;상기 도전막 및 상기 제1 도전막을 패터닝하여 상기 주변회로 영역 내에 상기 CMOS 소자들의 게이트 구조체를 형성함과 동시에 상기 셀 어레이 영역 내에 상기 도전막으로 이루어진 데이타 라인을 형성하는 단계; 및상기 CMOS 소자들의 소오스/드레인 영역을 형성하는 단계를 포함하는 기억 소자의 셀 어레이 영역 및 주변회로 CMOS 소자들을 형성하는 방법.
- 제 52 항에 있어서,상기 주변회로 CMOS 소자들의 소오스/드레인 영역들은 상기 셀 어레이 영역 내의 하부 트랜지스터의 소오스/드레인 영역들과 동시에 형성되는 것을 특징으로 하는 기억 소자의 셀 어레이 영역 및 주변회로 CMOS 소자들을 형성하는 방법.
- 제 52 항에 있어서,상기 주변회로 CMOS 소자들의 소오스/드레인 영역들에 대한 콘택들은 상기 셀 어레이 영역 내의 하부 트랜지스터의 소오스/드레인 영역들에 대한 콘택들과 동시에 형성되는 것을 특징으로 하는 기억 소자의 셀 어레이 영역 및 주변회로 CMOS 소자들을 형성하는 방법.
- 제 52 항에 있어서,상기 주변회로 CMOS 소자들의 소오스/드레인 영역들에 대한 콘택들은 금속막, 고농도로 도우핑된 폴리실리콘막, 폴리사이드막 또는 샐리사이드에 의한 실리사이드막으로 형성하는 것을 특징으로 하는 기억 소자의 셀 어레이 영역 및 주변회로 CMOS 소자들을 형성하는 방법.
- 제 52 항에 있어서,상기 주변회로 CMOS 소자들의 게이트 도전막은 금속막, 도우핑된 폴리실리콘막, 폴리실리콘막/금속막의 조합막 및 폴리실리콘막/실리사이드막의 조합막으로 이루어진 일 군중 선택된 어느 하나로 형성하는 것을 특징으로 하는 기억 소자의 셀 어레이 영역 및 주변회로 CMOS 소자들을 형성하는 방법.
- 제 1 항에 있어서,상기 제3 도전막을 형성하기 전에, 상기 제2 도전막 상의 자연산화막을 제거하기 위한 세정공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 28 항에 있어서,상기 제2 도전막, 상기 MTJ 장벽층, 상기 제1 도전막 및 상기 제1 게이트 유전체막은 상기 캐핑막을 식각마스크로 사용하여 상기 기판이 노출될 때까지 자기정렬 건식 식각공정으로 식각되는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 1 항에 있어서,상기 셀 어레이 영역 내의 단위 셀은 4F2및 8F2사이의 면적을 갖되, 상기 "F"는 상기 데이타 라인의 선폭 또는 상기 워드라인의 선폭을 나타내거나 서로 이웃한 상기 2개의 데이타 라인들 사이의 간격 또는 서로 이웃한 상기 2개의 워드라인들 사이의 간격을 나타내는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
- 제 59 항에 있어서,상기 셀 어레이 영역 내의 단위 셀은 4F2및 6F2사이의 면적을 갖는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory;STTM) 셀 어레이를 제조하는 방법.
- 제 59 항에 있어서,상기 셀 어레이 영역 내의 단위 셀은 4F2의 면적을 갖는 것을 특징으로 하는 축소가능한 2개의 트랜지스터 기억(scalable two transistor memory; STTM) 셀 어레이를 제조하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/884,912 US6475857B1 (en) | 2001-06-21 | 2001-06-21 | Method of making a scalable two transistor memory device |
US09/884,912 | 2001-06-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020096809A KR20020096809A (ko) | 2002-12-31 |
KR100391985B1 true KR100391985B1 (ko) | 2003-07-22 |
Family
ID=25385700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0052395A KR100391985B1 (ko) | 2001-06-21 | 2001-08-29 | 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6475857B1 (ko) |
KR (1) | KR100391985B1 (ko) |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6852602B2 (en) * | 2001-01-31 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor crystal film and method for preparation thereof |
US6528896B2 (en) * | 2001-06-21 | 2003-03-04 | Samsung Electronics Co., Ltd. | Scalable two transistor memory device |
KR100920434B1 (ko) * | 2001-07-24 | 2009-10-08 | 크리, 인코포레이티드 | 절연 게이트 갈륨 비소 질화물/갈륨 질화물계 고전자이동도 트랜지스터 |
KR100391984B1 (ko) * | 2001-08-08 | 2003-07-22 | 삼성전자주식회사 | 다층 터널접합층 패턴을 갖는 반도체 기억소자 및 그제조방법 |
US7132711B2 (en) * | 2001-08-30 | 2006-11-07 | Micron Technology, Inc. | Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers |
US7087954B2 (en) | 2001-08-30 | 2006-08-08 | Micron Technology, Inc. | In service programmable logic arrays with low tunnel barrier interpoly insulators |
US7042043B2 (en) | 2001-08-30 | 2006-05-09 | Micron Technology, Inc. | Programmable array logic or memory devices with asymmetrical tunnel barriers |
US7068544B2 (en) * | 2001-08-30 | 2006-06-27 | Micron Technology, Inc. | Flash memory with low tunnel barrier interpoly insulators |
US6963103B2 (en) * | 2001-08-30 | 2005-11-08 | Micron Technology, Inc. | SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
US7135734B2 (en) * | 2001-08-30 | 2006-11-14 | Micron Technology, Inc. | Graded composition metal oxide tunnel barrier interpoly insulators |
US6754108B2 (en) | 2001-08-30 | 2004-06-22 | Micron Technology, Inc. | DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
US7075829B2 (en) | 2001-08-30 | 2006-07-11 | Micron Technology, Inc. | Programmable memory address and decode circuits with low tunnel barrier interpoly insulators |
KR100446616B1 (ko) * | 2001-10-18 | 2004-09-04 | 삼성전자주식회사 | 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 |
EP1461069A2 (en) * | 2001-12-29 | 2004-09-29 | Novo Nordisk A/S | Combined use of a glp-1 compound and another drug for treating dyslipidemia |
EP1361607A1 (en) * | 2002-01-09 | 2003-11-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and its production method |
US6784480B2 (en) * | 2002-02-12 | 2004-08-31 | Micron Technology, Inc. | Asymmetric band-gap engineered nonvolatile memory device |
TW565889B (en) * | 2002-07-02 | 2003-12-11 | Winbond Electronics Corp | Method for batchwise etching semiconductor |
US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
DE10231964A1 (de) * | 2002-07-15 | 2004-02-19 | Infineon Technologies Ag | Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren |
KR100470274B1 (ko) * | 2002-11-08 | 2005-02-05 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
KR100553686B1 (ko) * | 2003-05-16 | 2006-02-24 | 삼성전자주식회사 | 축소가능한 2개의 트랜지스터 기억 셀을 구비하는 반도체소자 및 그 형성 방법 |
KR100553687B1 (ko) * | 2003-05-29 | 2006-02-24 | 삼성전자주식회사 | 축소가능한 2개의 트랜지스터 기억 소자 및 그 형성방법 |
US7501669B2 (en) * | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
US7259062B2 (en) * | 2003-10-24 | 2007-08-21 | Hewlett-Packard Development Company, Lp. | Method of making a magnetic tunnel junction device |
KR20050077157A (ko) * | 2004-01-27 | 2005-08-01 | 삼성전자주식회사 | 자기 캐핑층을 갖는 엠램 소자 및 그 제조방법 |
US7573078B2 (en) * | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
US7550783B2 (en) | 2004-05-11 | 2009-06-23 | Cree, Inc. | Wide bandgap HEMTs with source connected field plates |
US9773877B2 (en) * | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
KR100723476B1 (ko) * | 2004-06-23 | 2007-05-30 | 삼성전자주식회사 | 축소가능한 2개의 트랜지스터를 갖는 메모리셀 구조 및 그제조방법 |
US7115458B2 (en) * | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Gate coupling in floating-gate memory cells |
KR100593449B1 (ko) * | 2004-09-23 | 2006-06-28 | 삼성전자주식회사 | 반도체 기억 소자들 및 그 제조방법들 |
KR100718255B1 (ko) * | 2005-03-05 | 2007-05-15 | 삼성전자주식회사 | 디램 장치 및 그 제조 방법 |
TWI246749B (en) * | 2005-03-08 | 2006-01-01 | Powerchip Semiconductor Corp | Method of fabricating a non-volatile memory |
US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
US7405441B2 (en) * | 2005-03-11 | 2008-07-29 | Infineon Technology Ag | Semiconductor memory |
US7241632B2 (en) | 2005-04-14 | 2007-07-10 | Headway Technologies, Inc. | MTJ read head with sidewall spacers |
KR100678631B1 (ko) * | 2005-06-08 | 2007-02-05 | 삼성전자주식회사 | 반도체 집적 회로 소자 및 그 제조 방법 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
US7521376B2 (en) * | 2005-10-26 | 2009-04-21 | International Business Machines Corporation | Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment |
US7880249B2 (en) | 2005-11-30 | 2011-02-01 | Magic Technologies, Inc. | Spacer structure in MRAM cell and method of its fabrication |
JP2008047729A (ja) * | 2006-08-17 | 2008-02-28 | Toshiba Corp | 半導体記憶装置 |
US8823057B2 (en) | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
JP5105160B2 (ja) | 2006-11-13 | 2012-12-19 | クリー インコーポレイテッド | トランジスタ |
US7692263B2 (en) * | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
KR100843714B1 (ko) * | 2007-04-12 | 2008-07-04 | 삼성전자주식회사 | 콘택 구조체 형성 방법 및 이를 이용한 반도체소자의제조방법 |
US7977668B2 (en) * | 2007-05-23 | 2011-07-12 | Northwestern University | Multilayer structure with zirconium-oxide tunnel barriers and applications of same |
US8223548B2 (en) * | 2007-05-24 | 2012-07-17 | National Institute Of Advanced Industrial Science And Technology | Memory device with reduced programming voltage method of reduction of programming voltage and method of reading such memory device |
JP2011003522A (ja) | 2008-10-16 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法 |
WO2010046873A1 (en) * | 2008-10-23 | 2010-04-29 | Nxp B.V. | Multi-transistor memory cell |
KR200452396Y1 (ko) * | 2008-12-29 | 2011-02-22 | 조길연 | 골프공 자동공급장치 |
US7863060B2 (en) * | 2009-03-23 | 2011-01-04 | Magic Technologies, Inc. | Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices |
JP5740225B2 (ja) * | 2011-06-29 | 2015-06-24 | 株式会社東芝 | 抵抗変化メモリの製造方法 |
US8536063B2 (en) | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
US9263586B2 (en) | 2014-06-06 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure |
US9754993B2 (en) | 2015-08-31 | 2017-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deep trench isolations and methods of forming the same |
US9882025B1 (en) * | 2016-09-30 | 2018-01-30 | Globalfoundries Inc. | Methods of simultaneously forming bottom and top spacers on a vertical transistor device |
CN107017259A (zh) * | 2017-04-14 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 闪存结构、存储阵列及其制作方法 |
KR102449605B1 (ko) | 2017-06-05 | 2022-10-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10692927B1 (en) | 2019-02-15 | 2020-06-23 | International Business Machines Corporation | Double MTJ stack with synthetic anti-ferromagnetic free layer and AlN bottom barrier layer |
US11361987B2 (en) | 2020-05-14 | 2022-06-14 | International Business Machines Corporation | Forming decoupled interconnects |
US11581366B2 (en) * | 2020-06-22 | 2023-02-14 | Taiwan Semiconductor Manufacturing Company Limited | Memory cell device with thin-film transistor selector and methods for forming the same |
US11876047B2 (en) | 2021-09-14 | 2024-01-16 | International Business Machines Corporation | Decoupled interconnect structures |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200001A (ja) * | 1996-11-15 | 1998-07-31 | Hitachi Ltd | メモリデバイス |
KR19990013318A (ko) * | 1997-07-18 | 1999-02-25 | 가나이츠토무 | 제어가능한 전도디바이스 |
US20010002054A1 (en) * | 1997-10-07 | 2001-05-31 | Hideo Sunami | Semiconductor memory device and manufacturing method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5723375A (en) * | 1996-04-26 | 1998-03-03 | Micron Technology, Inc. | Method of making EEPROM transistor for a DRAM |
EP0843360A1 (en) | 1996-11-15 | 1998-05-20 | Hitachi Europe Limited | Memory device |
US6040217A (en) * | 1998-04-20 | 2000-03-21 | Lin; Ruei-Ling | Fabricating method of an ultra-fast pseudo-dynamic nonvolatile flash memory |
-
2001
- 2001-06-21 US US09/884,912 patent/US6475857B1/en not_active Expired - Lifetime
- 2001-08-29 KR KR10-2001-0052395A patent/KR100391985B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200001A (ja) * | 1996-11-15 | 1998-07-31 | Hitachi Ltd | メモリデバイス |
KR19990013318A (ko) * | 1997-07-18 | 1999-02-25 | 가나이츠토무 | 제어가능한 전도디바이스 |
US20010002054A1 (en) * | 1997-10-07 | 2001-05-31 | Hideo Sunami | Semiconductor memory device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US6475857B1 (en) | 2002-11-05 |
KR20020096809A (ko) | 2002-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100391985B1 (ko) | 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법 | |
KR0167467B1 (ko) | 이중 채널을 갖는 soi 상의 트렌치 eeprom 구조와 이의 제조방법 | |
US8633529B2 (en) | Vertical transistors | |
US6770535B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
USRE46890E1 (en) | Method of forming semiconductor device having contact pad on source/drain region in peripheral circuit area | |
US6570215B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
US7589374B2 (en) | Semiconductor device and related fabrication method | |
US20070187748A1 (en) | Floating gate memory structures | |
KR100391984B1 (ko) | 다층 터널접합층 패턴을 갖는 반도체 기억소자 및 그제조방법 | |
JPH04233272A (ja) | ダブルトレンチ半導体メモリ及びその製造方法 | |
US6867445B2 (en) | Semiconductor memory devices including different thickness dielectric layers for the cell transistors and refresh transistors thereof | |
JP4080485B2 (ja) | ビット線構造およびその製造方法 | |
US6998306B2 (en) | Semiconductor memory device having a multiple tunnel junction pattern and method of fabricating the same | |
JP4290921B2 (ja) | 半導体集積回路装置 | |
KR20050121870A (ko) | 축소가능한 2개의 트랜지스터를 갖는 메모리셀 구조 및 그제조방법 | |
KR20070047572A (ko) | 반도체 장치 및 그 형성 방법 | |
US6534820B2 (en) | Integrated dynamic memory cell having a small area of extent, and a method for its production | |
US20060060914A1 (en) | Semiconductor memory devices and methods of fabricating the same | |
JP4428109B2 (ja) | 半導体記憶装置及びその製造方法 | |
CN111524893B (zh) | 非挥发性存储装置及其制造方法 | |
US20240135986A1 (en) | Storage device, method for manufacturing the same, and electronic device including storage device | |
KR100602937B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
KR20030000652A (ko) | 셀 형성 방법 | |
CN112563205A (zh) | 半导体装置的形成方法 | |
KR19990039228A (ko) | 비휘발성 메모리 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190628 Year of fee payment: 17 |