CN1779857A - 非易失性半导体存储器件及其读取方法 - Google Patents

Abstract

在参考单元202中，设置具有与存储单元相同的结构的第一和第二单元50和52。将第一单元50的存储单元电流IREF1设置为擦除操作之后存储单元电流的最小值。将第二单元52的存储单元电流IREF2设置为写操作之后存储单元电流的最大值。读取电路206将存储单元电流Icell与电流(IREF1+IREF2)/2进行比较，并且输出比较结果。可以使用于擦除验证和写验证的电流源来代替第一和第二单元50和52。

Description

非易失性半导体存储器件及其读取方法

技术领域

本发明涉及非易失性半导体存储器件。更特别地，本发明涉及读取该非易失性半导体存储器件的方法、设置参考单元状态的方法、以及用于读取该非易失性半导体存储器件的电路。

背景技术

非易失性半导体存储器件在关闭电源之后能够保持数据，并且因此，在信息系统、通信系统等系统中广泛地使用。Flash EEPROM是一种类型的非易失性半导体存储器件，从该器件可以对整个芯片擦除数据，或者仅仅基于逐块地方式来擦除数据，其中块具有预定尺寸。Flash EEPROM具有小的存储单元尺寸和低的制造成本，从而对它的需求迅速增长。

二进制(binary)flash EEPROM控制存储单元晶体管的阈值，以便在每个存储单元中储存一位的数据。更具体而言，控制存储单元晶体管的阈值处于不同的状态，使得存储数据“0”时的存储单元电流区别于存储数据“1”时的存储单元电流。预先设置存储数据“0”时的存储单元电流和存储数据“1”时的存储单元电流之间的中间电流值作为读取参考。通过将读取操作期间的存储单元电流与所述预先设置的读取参考进行比较，确定读取数据是“0”还是“1”。

图28是示出二进制Flash EEPROM中存储单元电流分布的图。在二进制Flash EEPROM中，将每个存储单元设置为处于两种状态之一(下文称为第一状态和第二状态)。处于第一状态的存储单元电流和处于第二状态的存储单元电流各自具有围绕预定值作为中心的分布。将读取参考IR设置在其中这两个存储单元电流分布不交叠的范围(在图28中，范围IW；下文称为读取窗口)中的某处，例如，读取窗口的中心。在读取操作期间，将存储单元电流与读取参考IR进行比较。当存储单元电流小于读取参考IR时，数据被确定为“1”。否则，读取数据被确定为“0”。

当在上述方法中执行读取操作时，理想的是以高精度将读取参考设置在读取窗口的中央。然而，该读取参考不同于第一状态的存储单元电流和第二状态的存储单元电流，并且因此，需要利用某种方法来产生该读取参考。为了产生读取参考，已经使用了各种方法：基于参考电压产生电路产生的电压的方法；采用尺寸或者结构不同于普通存储单元的尺寸和结构的晶体管的方法；以不同于普通存储单元的方式来对由与普通存储单元的晶体管相同的晶体管构成的存储单元执行写操作的方法；以及类似的方法。然而，使用这些方法中的任何一种，难以以高精度将读取参考IR设置为理想的值。因此，为了扩宽读取窗口的宽度，采用了例如将写存储单元的阈值设置得高等等措施。

在上述利用读取参考的常规读取方法中，考虑到制造工艺期间存储单元特性的变化、存储单元和读取参考产生电路之间特性的差异(电压特性或者温度特性的差异)、存储单元特性的完全改变(changeover)时间(取决于写操作次数或者累积的操作时间的特性改变)等等，需要在每个状态的存储单元电流和读取参考之间设置足够的余量。因此，为了实现低电压操作，需要一个电荷泵电路，该电路在读取操作期间将高于电源电压的电压提供给存储单元的控制栅极。然而，当提供电荷泵电路时，操作电流增加。

本发明人的日本专利特开公报No.2001-67887公开了解决上述问题的方法。根据这种方法，如图29所示，第一状态中的存储单元电流的平均值用作第一读取参考REF1，而第二状态中的存储单元电流的平均值用作第二读取参考REF2。在读取操作期间，计算存储单元电流与第一读取参考REF1之间的匹配度和存储单元电流与第二读取参考REF2之间的匹配度。根据这两个匹配度中哪一个比另一个更高来确定读取数据是“0”还是“1”。

因此，通过使用每个状态中的存储单元电流的平均值作为读取参考，即使在制造工艺期间存储单元特性变化或者操作环境中的特性改变时，读取参考也可以随着存储单元的特性而改变。因此，可以高精度读出数据，并且可以减小读取参考的设置余量和特性的波动余量。

上述公报还公开了一种半导体存储器件，其中，当针对一个存储单元执行重写操作时，也针对产生读取参考的存储单元执行重写操作。在这种半导体存储器件中，当由于重写操作而改变了存储单元的特性时，也与此相关联地改变了读取参考。因此，即使在制造工艺期间存储单元特性存在变化、在普通存储单元和用于产生读取参考的存储单元之间的特性中存在差异、以及在存储单元的特性中存在完全改变时间等情况下也可以稳定地读取数据。

由于擦除和写操作而改变了Flash EEPROM中包含的存储单元的状态。由于制造工艺期间存储单元中的变化、存储单元阵列中电源电压的变化等而在Flash EEPROM中包含的存储单元的擦除特性和写特性中发生变化。而且，存储单元晶体管的互导变化，从而即使当存储单元晶体管的阈值相同时，存储单元电流也变化。

在Flash EEPROM中，对于整个存储单元阵列或者在存储单元阵列划分成多个块时按照逐块的方式来执行擦除操作。在后面一种情况下，在要擦除的块中对所有的存储单元同等地执行擦除操作，直到它们都通过擦除验证。因此，如果在该块中、在存储单元的擦除特性中存在变化，则在擦除操作之后在存储单元晶体管的阈值中也发生变化。

相反，在Flash EEPROM中，以称为字或页的几位到几K位为单位来执行写操作。在这种情况下，以逐存储单元(memorycell-by-memory cell)的方式执行写验证，并且以逐位的方式控制针对存储单元的写操作。因此，擦除操作之后存储单元电流分布在比写操作之后存储单元电流更宽的范围内(参见图30)。因此，当写操作之后存储单元电流的平均值由第一读取参考REF1表示，且擦除操作之后存储单元电流的平均值由第二读取参考REF2表示时，平均值(REF1+REF2)/2不位于读取窗口的中心。因此，当这些状态中存储单元电流的平均值用作读取参考时不需要获得最佳读取条件。

发明内容

因此，本发明的目的是能够以比常规非易失性半导体存储器件更高的精度设置读取参考并且以更高的精度读出数据的非易失性半导体存储器件。

本发明的第一方面针对于在包括多个存储单元的非易失性半导体存储器件中从设置在至少两种状态中之一的存储单元读取数据的方法，该方法包括以下步骤：获得将要读取的存储单元的读取电流作为第一电流；基于用于存储单元的擦除验证的第一验证参考电流和用于存储单元的写验证的第二验证参考电流来获得第二电流；并且根据第一电流是大于、小于或等于第二电流来计算储存在将要读取的存储单元中的数据。

在这种情况下，获得第二电流的步骤可以包括获得第一验证参考电流和第二验证参考电流的和电流作为第二电流，并且计算数据的步骤可以包括将第一电流与第二电流的一半进行比较(或者是将第一电流的两倍与第二电流进行比较)。

本发明的第二方面针对于在包括多个存储单元的非易失性半导体存储器件中的一个读取电路，该读取电路包括产生用于存储单元的擦除验证的第一验证参考电流的第一电流产生电路；产生用于存储单元的写验证的第二验证参考电流的第二电流产生电路；将读取电流作为第一电流供给到将要读取的存储单元的第一电流供给电路；基于第一验证参考电流和第二验证参考电流来供给第二电流的第二电流供给电路；以及根据第一电流是大于、小于或等于第二电流来计算储存在将要读取的存储单元中的数据的比较部分。

在这种情况下，第二电流供给电路可以供给第一验证参考电流和第二验证参考电流的和电流作为第二电流。比较部分可以包括供给相应于第一电流的第三电流的第三电流供给电路、供给相应于第二电流的第四电流的第四电流供给电路、以及将第三电流与第四电流进行比较的比较电路。更优选地，第三电流可以具有与第一电流相同的量，而第四电流可以是第二电流的一半。或者，第三电流可以是第一电流的两倍，而第四电流可以具有与第二电流相同的量。

本发明的第三方面针对于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中从设置在至少两种状态中之一的存储单元读取数据的方法。设置第一参考单元，使得其读取电流与设置在第一状态的存储单元的读取电流的最大或最小值一致，并且设置第二参考单元，使得其读取电流与设置在第二状态的存储单元的读取电流的最大或最小值一致。该方法包括以下步骤：获得将要读取的存储单元的读取电流作为第一电流；基于第一参考单元的读取电流和第二参考单元的读取电流来获得第二电流；并且根据第一电流是大于、小于或等于第二电流来计算储存在将要读取的存储单元中的数据。

在这种情况下，获得第二电流的步骤可以包括获得第一参考单元的读取电流和第二参考单元的读取电流的和电流作为第二电流，并且计算数据的步骤可以包括将第一电流与第二电流的一半进行比较(或者是将第一电流的两倍与第二电流进行比较)。

本发明的第四方面针对于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中从设置在至少三种状态中之一的存储单元读取数据的方法。设置所述参考单元中的第一个，使得其读取电流与设置在第一状态的存储单元的读取电流的最大或最小值一致。设置所述参考单元中的第二个，使得其读取电流与设置在第二状态的存储单元的读取电流的最大或最小值一致。设置其余的参考单元或多个单元，使得其读取电流与预定值一致。该方法包括以下步骤：获得将要读取的存储单元的读取电流作为第一电流；基于第一参考单元的读取电流和第二参考单元的读取电流来获得第二电流；基于所述参考单元中除第一参考单元之外的两个单元的读取电流来获得第三电流；根据第一电流是大于、小于或等于第二电流来计算第一比较结果；根据第一电流是大于、小于或等于第三电流来计算第二比较结果；并且基于第一比较结果和第二比较结果来计算储存在将要读取的存储单元中的数据。

在这种情况下，该非易失性半导体存储器件可以包括至少四个参考单元。可以设置所述参考单元中的第三个，使得其读取电流与设置在第二状态的存储单元的读取电流的最大值或最小值(或者典型值)一致。可以设置所述参考单元中的第四个，使得其读取电流与设置在第三状态的存储单元的读取电流的最大值或最小值(或者典型值)一致。获得第二电流的步骤可以包括获得第一参考单元的读取电流和第二参考单元的读取电流的和电流作为第二电流。获得第三电流的步骤可以包括获得第三参考单元的读取电流和第四参考单元的读取电流的和电流作为第三电流。

或者，该非易失性半导体存储器件可以包括至少三个参考单元。可以设置所述参考单元中的第三个，使得其读取电流与设置在第三状态的存储单元的读取电流的最大或最小值一致。获得第二电流的步骤可以包括获得第一参考单元的读取电流和第二参考单元的读取电流的和电流作为第二电流。获得第三电流的步骤可以包括获得第二参考单元的读取电流和第三参考单元的读取电流的和电流作为第三电流。

或者，计算第一比较结果的步骤可以包括将第一电流与第二电流的一半进行比较，并且计算第二比较结果的步骤可以包括将第一电流与第三电流的一半进行比较。或者，计算第一比较结果的步骤可以包括将第一电流的两倍与第二电流进行比较，并且计算第二比较结果的步骤可以包括将第一电流的两倍与第三电流进行比较。

本发明的第五方面针对于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中设置参考单元状态的方法，该方法包括以下步骤：从所述多个参考单元中选择一个单元；将所述多个存储单元中的所有的单元或者一部分单元设置为预定状态；确定设置在预定状态的存储单元的读取电流是大于、小于或是等于所选择的参考单元的读取电流；并且改变所选择的参考单元的状态，直到确定的结果满足预定条件。

在这种情况下，该方法可以进一步包括将参考单元的初始状态设置为擦除的状态。改变参考单元状态的步骤可以包括对所选择的参考单元执行写操作，直到确定的结果满足预定条件。

或者，改变参考单元状态的步骤可以包括改变所选择的参考单元的状态，直到设置在预定状态的所有(或一半数量)的存储单元的读取电流都大于或小于所选择的参考单元的读取电流。

或者，该非易失性半导体存储器件可以包括设置在多条字线和多条位线的各个相交处的多个存储单元，以及具有与存储单元相同的结构并且连接到字线的多个参考单元。将存储单元设置在预定状态的步骤可以包括对连接到与所选择的参考单元相同的字线的所有的或者一部分存储单元进行设置。

本发明的第六方面针对于在包括多个存储单元的非易失性半导体存储器件中的一个读取电路，该读取电路包括设置成使得其读取电流与设置在第一状态的存储单元的读取电流的最大或最小值一致的第一参考单元；设置成使得其读取电流与设置在第二状态的存储单元的读取电流的最大或最小值一致的第二参考单元；将读取电流作为第一电流供给到将要读取的存储单元的第一电流供给电路；基于第一参考单元的读取电流和第二参考单元的读取电流来供给第二电流的第二电流供给电路；以及根据第一电流是大于、小于或等于第二电流来计算储存在将要读取的存储单元中的数据的比较部分。

在这种情况下，第二电流供给电路可以供给第一参考单元的读取电流和第二参考单元的读取电流的和电流作为第二电流。比较部分可以包括供给相应于第一电流的第三电流的第三电流供给电路、供给相应于第二电流的第四电流的第四电流供给电路、以及将第三电流与第四电流进行比较的比较电路。更优选地，第三电流可以具有与第一电流相同的量，而第四电流可以是第二电流的一半。或者，第三电流可以是第一电流的两倍，而第四电流可以具有与第二电流相同的量。

本发明的第七方面针对一种非易失性半导体存储器件，该半导体存储器件包括设置在多条字线和多条位线的各个相交处的多个存储单元，以及具有与存储单元相同的结构并且连接到字线的多个参考单元。在设置了存储单元的状态之后，基于关于连接到相同字线的存储单元的读取操作的结果来设置参考单元的状态。

在这种情况下，该非易失性半导体存储器件可以进一步包括独立于位线操作的多个参考单元位线。参考单元可以由MOS晶体管构成，并且参考单元可以具有连接到字线的栅极以及连接到参考单元位线的漏极。

本发明的第八方面针对于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中从存储单元读取数据的方法。将存储单元划分为第一类型和第二类型，其中该第一类型使得按照逐块的方式将存储单元设置为至少四种状态之一，该第二类型使得将存储单元设置为至少两种状态之一。每个存储单元块都与至少四个参考单元相关联。设置第一类型存储单元的第一至第四参考单元，使得各个读取电流与设置为四种状态之一的存储单元的读取电流的最大或最小值一致。设置第二类型存储单元的第一和第三参考单元，使得各个读取电流与设置为两种状态之一的存储单元的读取电流的最大或最小值一致。设置第二类型存储单元的第二和第四参考单元，使得各个读取电流与设置为这两种状态中的另一种状态的存储单元的读取电流的最大或最小值一致。该方法包括以下步骤：获得将要读取的存储单元的读取电流作为第一电流；基于第一参考单元的读取电流和第二参考单元的读取电流来获得第二电流；基于第二参考单元的读取电流和第三参考单元的读取电流来获得第三电流；基于第三参考单元的读取电流和第四参考单元的读取电流来获得第四电流；并且根据第一电流是大于、小于或等于第二至第四电流来计算储存在将要读取的存储单元中的数据。

根据本发明，可以以高精度设置读取参考，并且可以以高精度读出数据。具体而言，通过将读取参考设置为优选值，即使在严格的条件下，在读取操作期间也不会发生误差，由此可以稳定地读出数据。此外，在读取电流和读取参考之间得到显著的差异，导致了高速读取操作和低压读取操作。而且，可以放松制造工艺中的测试条件，由此使得能够提高非易失性半导体存储器件的产量并且降低成本。

根据本发明的第一和第二方面，通过利用用于擦除验证和写验证的参考电流可以以高精度设置读取参考，而不用在出货之前的测试期间设置读取参考，并且可以以高精度读出数据。根据本发明的第三至第六方面，根据存储单元电流来设置参考单元的状态。因此，即使当制造工艺期间存在变化或者操作期间特性改变时，也可以以高精度设置读取参考，并且可以以高精度读出数据。尤其是，根据本发明的第四方面，对于多值的非易失性半导体存储器件可以获得类似的效果。根据本发明的第七方面，按照逐块的方式来设置读取参考，其中块很小，由此使得能够进一步提高设置读取参考的精度。根据本发明的第八方面，切换设置读取参考的方法，从而非易失性半导体存储器件的一部分可以用作二进制或更多值的存储器，而其余的部分可以用作四值或更多值的存储器。

通过以下结合附图对本发明的详细说明，本发明的这些和其它目的、特征、方面和优点将变得更加显而易见。

附图简述

图1是示出根据本发明第一实施例的Flash EEPROM的结构的图；

图2是示出图1的Flash EEPROM中包含的存储单元阵列的细节的图；

图3是示出图1的Flash EEPROM中的读取电路的细节的图；

图4是示出图1的Flash EEPROM中的存储单元电流分布和读取参考的图；

图5是示出根据本发明第一实施例的变化的Flash EEPROM的读取电路的细节的图；

图6A和6B是示出根据本发明第一实施例的变化的Flash EEPROM的读取电路的细节的图；

图7是示出根据本发明第二实施例的Flash EEPROM的结构的图；

图8是示出图7的Flash EEPROM的读取电路的细节的图；

图9是示出图7的Flash EEPROM中的存储单元电流分布和读取参考的图；

图10是示出设置图7的Flash EEPROM中参考单元的状态的过程的流程图；

图11是示出根据本发明第三实施例的Flash EEPROM的结构的图；

图12是示出图11的Flash EEPROM中存储单元阵列和参考单元的细节的图；

图13是示出图11的Flash EEPROM的读取电路的细节的图；

图14是示出根据本发明第四实施例的Flash EEPROM的结构的图；

图15是示出图14的Flash EEPROM中的存储单元电流分布和读取参考的图；

图16是示出图14的Flash EEPROM中的多值读取部分的细节的图；

图17是示出图15的多值读取部分中包含的电流分布电路的细节的图；

图18是示出用于设置图14的Flash EEPROM中参考单元的状态的过程的流程图；

图19是示出根据本发明第四实施例的第一变化的Flash EEPROM中的存储单元电流分布和读取参考的图；

图20是示出根据本发明第四实施例的第一变化的Flash EEPROM中的多值读取部分的图；

图21是示出图20的多值读取部分中包含的电流分布电路的细节的图；

图22是示出根据本发明第四实施例的第二变化的Flash EEPROM中的存储单元电流分布和读取参考的图；

图23是示出根据本发明第四实施例的第二变化的Flash EEPROM中的多值读取部分的图；

图24是示出根据本发明第四实施例的第三变化的Flash EEPROM中的多值读取部分的图；

图25是示出根据本发明第五实施例的Flash EEPROM中的参考单元的图；

图26A和26B是示出根据本发明第五实施例的Flash EEPROM中的存储单元电流分布和读取参考的图；

图27是示出在本发明第五实施例的Flash EEPROM中设置参考单元的状态的方法的流程图；

图28是示出常规Flash EEPROM中的存储单元电流分布和读取参考(第一实例)的图；

图29是示出常规Flash EEPROM中的存储单元电流分布和读取参考(第二实例)的图；以及

图30是示出Flash EEPROM中的存储单元电流分布的图。

优选实施例

下文中，将参照附图介绍本发明的第一至第五实施例。注意到相同的部分由相同的附图标记来表示，并且不再重复说明。

第一实施例

图1是示出根据本发明第一实施例的Flash EEPROM的结构的图。图2是示出图1的Flash EEPROM中包含的存储单元阵列的细节的图。在这个实施例及其他实施例中，假设在下面介绍的Flash EEPROM中，输入/输出数据的位宽为8位。

图1的Flash EEPROM 100包括用于储存数据的存储单元阵列102。在存储单元阵列102中，在字线WL(0)到WL(n)和位线BL(0)到BL(m)的相应的交叉处设置具有双栅结构的存储单元晶体管M(0，0)到M(n，m)(参见图2)。设置在同一行上的存储单元的控制栅极公共地连接到字线WL(0)到WL(n)中的相应一条字线。设置在同一列上的存储单元的漏极公共地连接到位线BL(0)到BL(m)中的相应一条位线。通过公共的源极扩散形成设置在同一列上的一对存储单元的两个相对的源极，并且这两个相对源极公共地连接到源极线SL(0)到SL(j)中的相应一条源极线。每个存储单元晶体管构成一个存储单元。

行解码器104、擦除电路108和源极开关122根据Flash EEPROM100的操作模式向字线WL(0)到WL(n)以及源极线SL(0)到SL(j)供给所需的电压。行解码器104在经由地址输入端子Ain(i：0)输入的地址输入信号中接收行地址RA。行解码器104对行地址RA进行解码，从而激活一条指定的字线。

位线BL(0)到BL(m)各自连接到一个列开关110。列解码器106在经由地址输入端子Ain(i：0)输入的地址输入信号中接收列地址CA。列解码器106对列地址CA进行解码，并且将解码结果作为选择信号输出到列开关110。基于从列解码器106输出的选择信号，列开关110将位线BL(0)到BL(m)中的八条位线连接到数据通路DB(7：0)。结果，这八条指定的位线连接到数据通路DB(7：0)。

写电路118和读取电路112连接到数据通路DB(7：0)(参见图1)。为了图1的简明性，仅仅示出了一个写电路118和一个读取电路112。实际上，相应于数据通路DB(7：0)的各个位设置了八个写电路118和八个读取电路112。

在写操作期间，经由数据通路DB(7：0)将写电势施加到八条选择的位线，以便写入经由数据输入端子Di(7：0)和输入缓冲器120输入的数据。更具体而言，在这八条选择的位线中，连接到将要被写入的存储单元的位线接收大约+5V的电压，而连接到不被写入的存储单元的位线接收地电压。结果，外部输入数据可以写入到存储单元阵列102中的八个选择的存储单元中。

(1)当读取操作期间从选择的存储单元读取数据时；(2)当写操作期间读出数据用于写验证时；以及(3)当擦除操作期间读出数据用于擦除验证时，该读取电路112工作。当读出数据时，经由八条位线、数据通路DB(7：0)、输出缓冲器114和数据输出端子Do(7：0)从选自存储单元阵列102的八个存储单元读出8位数据。在这种情况下，读取电路112将例如大约+1V的电压施加到存储单元阵列102中的八条选择的位线。

该Flash EEPROM 100还包括控制电路124和电压产生电路126。控制电路124产生用于基于外部输入的控制信号NCE、NOE、NWE和NE控制Flash EEPROM 100中的每个电路的内部控制信号。电压产生电路126基于电源电压VCC产生每个操作模式所需的内部电压。

图3是示出对应于一位的读取电路112的细节的图。读取电路112包括读取偏置电路10、Pch晶体管12、14、20、22和24、Nch晶体管16和18、单元电流输入端子28、参考电流输入端子30，以及输出端子32。

存储单元阵列102的存储单元经由列开关110连接到单元电流输入端子28。读取偏置电路10在读取操作期间将大约+1V的电压(下文称为读取偏置)施加到选择的位线。当读取偏置施加于选择的存储单元时，对应于储存在选择的存储单元中的数据的存储单元电流流过连接到选择的存储单元的位线。从Pch晶体管12供给该存储单元电流。

Pch晶体管12和14各自由具有相同尺寸的晶体管构成，并且形成第一电流镜电路。Nch晶体管16和18各自由具有相同尺寸的晶体管构成，并且形成第二电流镜电路。Pch晶体管20、22和24各自由具有相同尺寸的晶体管构成。Pch晶体管20直接连接到Pch晶体管22，而Pch晶体管24经由开关26连接到Pch晶体管22。当开关26处于打开状态时，Pch晶体管20和Pch晶体管22形成第三电流镜电路。当开关26处于导通状态时，Pch晶体管20和Pch晶体管22及24形成第四电流镜电路。Pch晶体管14和Nch晶体管16串联连接在一起，而Nch晶体管18和Pch晶体管20串联连接在一起。

从Pch晶体管12供给的存储单元电流在下文中由Icell表示。由于第一电流镜电路的作用，从Pch晶体管14供给的电流具有与存储单元电流Icell相同的量。从Pch晶体管20供给的电流在下文中由Iref表示。由于第二电流镜电路的作用，流过Nch晶体管16的电流具有与电流Iref相同的量。

电流源34经由开关38连接到参考电流输入端子30。而且，电流源36经由开关40连接到参考电流输入端子30。用于写验证的写验证参考电流IPV流过电流源34。用于擦除验证的擦除验证参考电流IEV流过电流源36。

在写验证期间，将开关26和40设置为打开状态，而将开关38设置为导通状态。在这种情况下，从Pch晶体管22供给写验证参考电流IPV，并且由于第二和第三电流镜电路的作用，流过Pch晶体管20和Nch晶体管16及18的电流Iref具有与写验证参考电流IPV相同的量。因此，Pch晶体管14和Nch晶体管16用于将具有与存储单元电流Icell相同的量的电流与电流Iref进行比较，其中Iref具有与写验证参考电流IPV相同的量。结果，当存储单元电流Icell较大时，输出端子32输出逻辑值“H”，否则输出逻辑值“L”。

当存储单元电流Icell变得小于写验证中的写验证参考电流IPV时，关于存储单元的写操作结束。

在擦除验证期间，将开关26和38设置为打开状态，而将开关40设置为导通状态。在这种情况下，从Pch晶体管22供给擦除验证参考电流IEV，并且由于第二和第三电流镜电路的作用，流过Pch晶体管20和Nch晶体管16及18的电流Iref具有与擦除验证参考电流IEV相同的量。因此，Pch晶体管14和Nch晶体管16用于将具有与存储单元电流Icell相同的量的电流与电流Iref进行比较，其中Iref具有与擦除验证参考电流IEV相同的量。

当每个存储单元电流Icell变得大于擦除验证中的擦除验证参考电流IEV时，关于存储单元的擦除操作结束。

在读取操作期间，所有的开关26、38和40都设置为导通状态。在这种情况下，Pch晶体管22和24供给一个电流(IPV+IEV)，该电流是写验证参考电流IPV和擦除验证参考电流IEV的和。对于电流(IPV+IEV)，从Pch晶体管22供给的电流占所述和电流的一半，即，(IPV+IEV)/2。而且，由于第二和第四电流镜电路的作用，流过Pch晶体管20和Nch晶体管16及18的电流Iref具有与和电流的一半相同的量，即，(IPV+IEV)/2。因此，Pch晶体管14和Nch晶体管16用于将具有存储单元电流Icell相同的量的电流与电流Iref进行比较，该电流Iref具有与和电流的一半相同的量，即，(IPV+IEV)/2。

如上所述，擦除操作之后存储单元电流的最小值与擦除验证参考电流IEV一致，而写操作之后存储单元电流的最大值与写验证参考电流IPV一致。在读取操作期间，将存储单元电流与(IEV+IPV)/2进行比较，该(IEV+IPV)/2是擦除操作之后存储单元电流的最小值和写操作之后存储单元电流的最大值的平均值(参见图4)。

因此，根据Flash EEPROM 100，将读取参考以高精度设置在读取窗口的中心变得可能，由此使得能够以高精度读出数据。

注意到第一实施例的Flash EEPROM可以包括图5的读取电路113来代替读取电路112。图5的读取电路113与读取电路112(图3)的不同之处在于，在读取电路113中Pch晶体管25经由开关27连接到Pch晶体管14，而Pch晶体管24经由开关26连接到Pch晶体管22。

图5中，Pch晶体管25由尺寸与Pch晶体管12和14的尺寸相同的晶体管构成。当开关27处于打开状态时，Pch晶体管12和Pch晶体管14形成第一电流镜电路。当开关27处于导通状态时，Pch晶体管12和Pch晶体管14及25形成第二电流镜电路。Nch晶体管16和18形成第三电流镜电路。Pch晶体管20和22形成第四电流镜电路。

在写验证期间，将开关27和40设置为打开状态，而开关38设置为导通状态。在擦除验证期间，将开关27和38设置为打开状态，而开关40设置为导通状态。因此，即使当用读取电路113来代替读取电路112时，在写验证和擦除验证期间，Flash EEPROM 100也都以相同的方式来操作。

在读取操作期间，所有的开关27、38和40都设置为导通状态。在这种情况下，Pch晶体管22供给作为写验证参考电流IPV和擦除验证参考电流IEV的和的电流(IPV+IEV)。由于第三和第四电流镜电路的作用，流过Pch晶体管20和Nch晶体管16及18的电流Iref具有与所述和电流(IPV+IEV)相同的量。由于开关27处于导通状态，因此Pch晶体管25供给具有与从Pch晶体管12供给的电流(具有与存储单元电流Icell相同的量)相同的量的电流。因此，Pch晶体管14和25以及Nch晶体管16用于将具有两倍于存储单元电流的量(2×Icell)的电流与电流Iref进行比较，该电流Iref具有与和电流(IPV+IEV)相同的量。

如上所述，擦除操作之后存储单元电流的最小值与擦除验证参考电流IEV一致，而写操作之后存储单元电流的最大值与写验证参考电流IPV一致(参见图6A)。在读取操作期间，将两倍于存储单元电流的量与擦除操作之后存储单元电流的最小值和写操作之后存储单元电流的最大值的和进行比较(参见图6B)。

因此，即使当读取电路112用读取电路113来替换，也可以将读取参考以高精度设置在读取窗口的中央，由此使得可以以高精度读出数据。

第二实施例

在第二实施例中，将介绍能够以更高的精度设置读取参考的Flash EEPROM。在第一实施例中，将介绍利用两个电流源来设置读取参考的方法。通常，第一实施例使用的电流源由不同于用于存储单元晶体管的双栅结构晶体管的晶体管、和二极管、电阻器等构成。原因如下。如果使用双栅结构晶体管来构造电流源，需要对该电流源中包含的晶体管进行写操作，以便将流过该电流源的电流设置为预定值。然而，需要预先已经正确设置的读取参考来确定是否正确进行了写操作。因此，存在着矛盾。

为了避免这种情况，根据参考电压产生电路利用MOS晶体管、二极管、电阻器等来产生写验证参考电流IPV和擦除验证参考电流IEV。将读取电流与基于上述两个电流的电流进行比较。然而，在存储单元晶体管、MOS晶体管、二极管、电阻器等之间电压特性或者温度特性不同。因此，由于写特性和擦除特性之间的差异可能减小读取参考的精度。而且，在制造工艺期间引起特性变化的图案形成尺寸、膜厚、杂质浓度等在存储单元晶体管、MOS晶体管、二极管、电阻器等之间不同。由于制造工艺期间的变化可能减小读取参考的精度。根据第二实施例的Flash EEPROM，可以防止读取参考精度的减小。

图7是示出本发明第二实施例的Flash EEPROM结构的图。图7的Flash EEPROM 200与第一实施例的Flash EEPROM 100(图1)的不同之处在于用读取电路206来代替读取电路112，并且额外设置参考单元202和参考开关204。

图8是示出参考单元202、参考开关204和读取电路206的细节的图。如图8所示，读取电路206经由参考电流输入端子46和48以及参考开关204连接到参考单元202。参考单元202包括第一单元50和第二单元52。第一和第二单元50和52各自由与存储单元阵列102中的存储单元相似的双栅结构晶体管构成。在读取电路206中，Pch晶体管12和14形成第一电流镜电路，并且Nch晶体管16和18形成第二电流镜电路。此外，Pch晶体管20和Pch晶体管22及24形成第三电流镜电路。

在Flash EEPROM 200中，擦除操作之后的存储单元电流和写操作之后的存储单元电流分布成如图9所示。在Flash EEPROM 200中，根据图10所示的过程，在第一单元50中将存储单元电流设置成与擦除操作之后存储单元电流的最小值一致，而在第二单元52中将存储单元电流设置成与写操作之后存储单元电流的最大值一致。下文中，第一单元50的存储单元电流由IREF1表示，并且第二单元52的存储单元电流由IREF2表示。

图10是示出在Flash EEPROM 200中设置参考单元状态的过程的流程图。在这个过程中，对参考单元202，即，第一和第二单元50和52最初进行擦除操作(步骤S101)。注意，在步骤S101中，可以比普通擦除操作中更大的程度来擦除第一和第二单元50和52(即，以便产生比普通擦除操作中更大的存储单元电流)，并且对于擦除程度不需要高精度。

接着，对存储单元进行擦除操作(步骤S102)。擦除操作之后的存储单元电流分布成如图9的右部所示。接着，对第一单元50进行写操作(步骤S103)，并且电流IREF1用作在擦除操作之后对存储单元进行读取验证的读取参考(步骤S104)。在步骤S104中，当存在存储单元电流小于电流IREF1的存储单元时，确定读取验证失败。当读取验证失败时(步骤S104中NG)，在步骤S103中对第一单元50再次进行写操作。重复执行步骤S103和S 104，直到不存在存储单元电流小于电流IREF1的其余存储单元为止。因此，当在步骤S104确定读取验证成功时(步骤S104中通过)，电流IREF1与擦除操作之后存储单元电流的最小值一致。

接着，对存储单元进行写操作(步骤S105)。写操作之后存储单元电流分布成如图9的左部所示。接着，对第二单元52进行写操作(步骤S106)，并且电流IREF2用作在写操作之后对存储单元进行读取验证的读取参考(步骤S107)。在步骤S107中，当不存在存储单元电流大于电流IREF2的存储单元时，确定读取验证失败。当读取验证失败时(步骤S107中NG)，在步骤S106中对第二单元52再次进行写操作。重复执行步骤S106和S107，直到遇到存储单元电流大于电流IREF2的存储单元。因此，当在步骤S107确定读取验证成功时(步骤S107中通过)，电流IREF2与写操作之后存储单元电流的最大值一致。

注意到，在步骤S102和S105中，可以对存储单元阵列102中的所有存储单元进行擦除和写操作，或者可选择地，可以对存储单元阵列102中的一部分存储单元进行擦除和写操作。此外，当在出货之前测试Flash EEPROM时，典型地进行图10的过程。或者，可以在写操作之前对Flash EEPROM进行图10的过程。

通过图10的过程，促使第一单元50的存储单元电流IREF1与擦除操作之后存储单元电流的最小值一致，并且促使第二单元52的存储单元电流IREF2与写操作之后存储单元电流的最大值一致。在读取操作期间，电流IREF1和IREF2用作进行下面的过程的读取参考。

如图8所示，第一和第二单元50和52的控制栅极连接到公共信号线。与存储单元阵列102中的选择的存储单元相同的栅电压施加到这些控制栅极。偏置电路42和44将与存储单元阵列102中的选择的存储单元相同的读取偏置分别施加到第一和第二单元50和52。具体而言，偏置电路42和44将大约+1V的电压分别施加到第一和第二单元50和52。

当读取偏置施加到第一和第二单元50和52时，Pch晶体管22和24供给作为第一单元50的存储单元电流IREF1和第二单元52的存储单元电流IREF2的和的电流(IREF1+IREF2)。对于电流(IREF1+IREF2)，Pch晶体管22供给作为所述和电流一半的电流，即，(IREF1+IREF2)/2。因此，与读取电路112(图3)类似，Pch晶体管14和Nch晶体管16用于将具有与存储单元电流Icell相同的量的电流与电流Iref进行比较，该电流Iref具有与所述和电流的一半相同的量，即，(IREF1+IREF2)/2。结果，当存储单元电流Icell较大时，输出端子32输出逻辑值“H”，否则，输出逻辑值“L”。

如上所述，第一单元50的存储单元电流IREF1与擦除操作之后存储单元电流的最小值一致，而第二单元52的存储单元电流IREF2与写操作之后存储单元电流的最大值一致。在读取操作期间，将存储单元电流与擦除操作之后存储单元电流的最小值和写操作之后存储单元电流的最大值的平均值(IREF1+IREF2)/2进行比较(参见图9)。

因此，根据Flash EEPROM 200，可以以高精度将读取参考设置在读取窗口的中央，由此使得可以以高精度读出数据。

此外，可以基于擦除操作之后的存储单元电流和写操作之后的存储单元电流来设置读取参考，由此使得可以以比第一实施例的FlashEEPROM更高的精度来设置读取参考，从而可以以更高的精度来读取数据。

而且，参考单元由结构与普通存储单元的晶体管相同的晶体管构成，从而在普通存储单元和参考单元之间存储单元电流的电压特性和温度特性相同。因此，在普通存储单元和参考单元之间制造工艺期间的变化(例如，各种膜中图案形成尺寸或厚度的变化)相同，由此使得可以实现相当高的数据读取精度。

第三实施例

在第三实施例中，将介绍其中并排设置参考单元和存储单元阵列的Flash EEPROM。在第二实施例中，介绍了包括参考单元的FlashEEPROM，该参考单元由结构与存储单元的晶体管的结构相同的晶体管构成。这种Flash EEPROM需要用于将擦除和写电源供给到参考单元的电路。然而，当提供专门用于参考单元的电源供给电路时，电路面积增加。而且，优选以逐块的方式提供读取参考，其中每个块较小，以便进一步提高读取参考的精度。根据第三实施例的Flash EEPROM，可以解决这种问题。

图11是示出根据本发明第三实施例的Flash EEPROM结构的图。图11的Flash EEPROM 300与第二实施例的Flash EEPROM 200(图7)的不同之处在于参考单元和参考开关的结构。图12是示出FlashEEPROM 300中含有的存储单元阵列和参考单元细节的图。

如图11所示，参考单元302和存储单元阵列102并排设置。更具体而言，独立于存储单元阵列102的位线BL(0)到BL(m)操作参考位线RBL(0)和RBL(1)。在字线WL(0)到WL(n)和参考位线RBL(0)和RBL(1)的相应的相交处设置双栅结构参考单元晶体管RM(0，0)到RM(n，1)(参见图12)。设置在同一列上的存储单元晶体管的漏极公共地连接到相应的参考位线RBL(0)和RBL(1)。参考位线RBL(0)和RBL(1)经由参考开关304连接到读取电路206。

设置参考单元302的每个参考单元，使得通过第二实施例中所介绍的设置参考单元状态的过程(图10)来促使存储单元电流与预定值相一致。更具体而言，设置连接到参考位线RBL(0)的参考单元，使得其存储单元电流与设置在同一行上的存储单元中擦除操作之后存储单元电流的最小值一致。设置连接到参考位线RBL(1)的参考单元，使得其存储单元电流与设置在同一行上的存储单元中写操作之后存储单元电流的最大值一致。注意到，当设置每个参考单元的存储单元电流时，可以参考设置在同一行上的所有存储单元的存储单元电流，或者可选择地，可以参考设置在同一行上的一部分存储单元的存储单元电流。

在读取操作期间，当激活某条字线WL(i)时，使连接到字线WL(i)并且指定了列地址CA的八个存储单元和连接到字线WL(i)的两个参考单元进入被选择的状态。对应于这八个选择的存储单元中的每一个单元存储的数据的存储单元电流流过连接到该存储单元的位线。具有与连接到字线WL(i)的存储单元中擦除操作之后的存储单元电流的最小值相同的量的存储单元电流流过参考位线RBL(0)。具有与连接到字线WL(i)的存储单元中写操作之后的存储单元电流的最大值相同的量的存储单元电流流过参考位线RBL(1)。

图13是示出参考单元302、参考开关304和读取电路206的细节的图。如图13所示，读取电路206经由参考电流输入端子46和48以及参考开关304连接到参考单元302。更具体而言，读取电路206连接到参考单元302中利用字线选择的两个参考单元。读取电路206以与第二实施例相似的方式操作。

如上所述，流过参考位线RBL(0)的电流IREF1与设置在某行的存储单元的擦除操作之后存储单元电流的最小值一致。流过参考位线RBL(1)的电流IREF2与设置在某行的存储单元的写操作之后存储单元电流的最大值一致。在读取操作期间，将存储单元电流与其上设置了将要读取的存储单元的同一行上的存储单元的擦除操作之后的存储单元电流的最小值和写操作之后存储单元电流的最大值的平均值(IREF1+IREF2)/2进行比较。因此，在Flash EEPROM 300中，为存储单元阵列的每条字线提供参考单元，并且为连接在相同字线上的存储单元设置读取参考。

因此，根据Flash EEPROM 300，可以以逐块的方式来设置读取参考，其中每个块较小，并且在不显著增加电路面积的情况下可以进一步提高读取参考的设置精度。

第四实施例

在第四实施例中，作为多值Flash EEPROM的例子，将介绍四值的Flash EEPROM。在该四值Flash EEPROM中，每个存储单元被设置为四种状态之一。下文中，其中存储数据“11”的状态被称为擦除状态；其中存储数据“10”的状态被称为第一写入状态；其中存储数据“01”的状态被称为第二写入状态；并且其中存储数据“00”的状态被称为第三写入状态。

图14是示出根据本发明第四实施例的Flash EEPROM的结构的图。图14的Flash EEPROM 400与第二实施例的Flash EEPROM 200(图7)的不同之处在于参考单元202、参考开关204和读取电路206用参考单元402和多值读取部分406来代替。参考单元402包括第一到第六单元(未示出)，每个单元由双栅结构晶体管构成，类似于存储单元阵列102中的存储单元。下文中，第一到第六单元的存储单元电流分别由IREF1到IREF6表示。

图15是示出Flash EEPROM 400中的存储单元电流分布的图。在Flash EEPROM 400中，对应于擦除状态和第一到第三写入状态，存储单元电流分布在四个范围内，这四个范围中的每一个都围绕预定值作为中心。由于与二进制Flash EEPROM相似的原因，擦除状态中的存储单元电流的范围比第一到第三写入状态中的存储单元电流的范围更宽。

在Flash EEPROM 400中，为了正确地读取四值数据，需要在这四个存储单元电流分布之间存在的三个读取窗口中的每一个窗口中的某处设置读取参考。由于增加了存储单元可能的状态数，因此每个读取窗口的宽度变窄。因此，多值Flash EEPROM需要以比二进制FlashEEPROM更高的精度来设置读取参考。

在Flash EEPROM 400中，通过下面介绍的设置参考单元状态的过程(图18)，将第一到第六单元设置成与处于如图15所示的上述状态中的每一种状态的存储单元电流的最大或最小值一致。具体而言，将电流IREF1设置为擦除状态中存储单元电流的最小值。将电流IREF2设置为第一写入状态中存储单元电流的最大值。将电流IREF3设置为第一写入状态中存储单元电流的最小值。将电流IREF4设置为第二写入状态中存储单元电流的最大值。将电流IREF5设置为第二写入状态中存储单元电流的最小值。将电流IREF6设置为第三写入状态中存储单元电流的最大值。

图16是示出多值读取部分406的细节的图。如图16所示，多值读取部分406包括电流分布电路54、读取电路56到58、以及编码器59。电流分布电路54具有使与存储单元电流Icell相同量的电流流动到三个端子IC1至IC3的功能。读取电路56到58中的每一个都是与图8的读取电路206相同的电路。读取电路56连接到第一和第二单元以及电流分布电路54的端子IC1。读取电路57和58也是如此。

图17是示出电流分布电路54的细节的图。电流分布电路54的端子IC0经由列开关110连接到存储单元阵列102中的选择的位线。偏置电路60在读取操作期间将大约+1V的电压施加到选择的位线。当读取偏置施加到存储单元阵列102中的选择的存储单元时，存储单元电流相应于所选择的存储单元中存储的数据而流动。从Pch晶体管62供给该存储单元电流。

Pch晶体管62和64各自由具有相同尺寸的晶体管构成，并且形成第一电流镜电路。Pch晶体管64将具有与从Pch晶体管62供给的电流(存储单元电流)相同的量的电流供给到Nch晶体管66。Nch晶体管66、68、70和72各自由具有相同尺寸的晶体管构成。Nch晶体管66和Nch晶体管68、70和72形成第二电流镜电路。Nch晶体管68、70和72通过端子IC1到IC3各自独立地抽出具有与流过Nch晶体管66的电流相同的量的电流(即，具有与存储单元电流相同的量的电流)。

由于电流分布电路54的作用，具有与存储单元电流相同量的电流流过读取电路56到58中的每一个电路的单元电流输入端子ICEL。读取电路56将具有与存储单元电流相同的量的电流与电流(IREF1+IREF2)/2进行比较。读取电路57将具有与存储单元电流相同的量的电流与电流(IREF3+IREF4)/2进行比较。读取电路58将具有与存储单元电流相同的量的电流与电流(IREF5+IREF6)/2进行比较。

编码器59对读取电路56到58进行的比较的结果进行编码。更具体而言，编码器59按照如下方式根据读取电路56到58的比较结果d1到d3输出编码结果D1和D0。

{D1，D0}＝{1，1}，当{d1，d2，d3}＝{H，H，H}时

{D1，D0}＝{1，0}，当{d1，d2，d3}＝{L，H，H}时

{D1，D0}＝{0，1}，当{d1，d2，d3}＝{L，L，H}时

{D1，D0}＝{0，0}，当{d1，d2，d3}＝{L，L，L}时

图18是示出在Flash EEPROM 400中设置参考单元状态的过程的流程图。在该过程中，首先，对参考单元402进行擦除操作，即，对第一到第六单元进行擦除操作(步骤S201)。注意到擦除操作不需要高精度，如第二实施例中的情况一样。接着，对存储单元进行擦除操作(步骤S202)。擦除操作之后的存储单元电流分布成如图15的右侧部分所示。

接着，对第一单元进行写操作(步骤S203)，并且使用电流IREF1作为读取参考，从而在擦除操作之后对存储单元进行读取验证(步骤S204)。在步骤S204中，当存在存储单元电流小于电流IREF1的存储单元时，确定读取验证失败。当读取验证失败时(步骤S204中NG)，在步骤S203中再次对第一单元进行写操作。重复执行步骤S203和S204，直到不存在其余的存储单元电流小于电流IREF1的存储单元。因此，当在步骤S204中确定读取验证成功时(步骤S204中通过)，电流IREF1与擦除操作之后存储单元电流的最小值一致。

接着，对存储单元进行写操作(步骤S205)。在步骤S205中，执行将存储单元设置为第一写入状态(其中存储数据“10”)的写操作。写操作之后的存储单元电流分布成如图15所示(从右侧起的第二分布)。

接着，对第二单元进行写操作(步骤S206)，并且使用电流IREF2作为读取参考来对擦除的存储单元进行读取验证(步骤S207)。在步骤S207中，当不存在存储单元电流大于电流IREF2的存储单元时，确定读取验证失败。当读取验证失败时(步骤S207中NG)，在步骤S206中再次对第二单元进行写操作。重复执行步骤S206和S207，直到遇到存储单元电流大于电流IREF2的存储单元。因此，当在步骤S207中确定读取验证成功时(步骤S207中通过)，电流IREF2与第一写入状态中存储单元电流的最大值一致。

接着，在步骤S208到S212中，对第三和第四单元进行与步骤S203到S207相同的处理，不同之处在于在步骤S210中，执行写入操作，以将一个存储单元设置为第二写入状态(其中存储数据“01”的状态)。结果，当在步骤S212中确定读取验证成功时(步骤S212中通过)，电流IREF3与第一写入状态中存储单元电流的最小值一致，并且电流IREF4与第二写入状态中存储单元电流的最大值一致。

接着，在步骤S213到S217中，对第五和第六单元进行与步骤S203到S207中相同的处理，不同之处在于在步骤S215中，执行写入操作，以将一个存储单元设置为第三写入状态(其中存储数据“00”的状态)。结果，当在步骤S217中确定读取验证成功时(步骤S217中通过)，电流IREF5与第二写入状态中存储单元电流的最小值一致，并且电流IREF6与第三写入状态中存储单元电流的最大值一致。

如上所述，通过图18中所示的过程，第一到第六单元中的存储单元电流IREF1到IREF6与各个状态中的存储单元电流的最大或最小值一致(参见图15)。在读取操作期间，将存储单元电流与三个电流(IREF1+IREF2)/2、(IREF3+IREF4)/2和(IREF5+IREF6)/2进行比较，并且基于三个比较结果，计算读取数据。

因此，对于具有读取窗口并且需要高精度地设置各个读取参考的多值Flash EEPROM来说，其中每个读取窗口的宽度窄，可以将读取参考设置在各个读取窗口的中心，从而可以以高精度读出数据。

注意到可以构造Flash EEPROM 400的各种变化。作为第一变化，考虑一种方法，在该方法中将第一到第五单元的存储单元电流IREF1到IREF5设置为如图19所示。根据图19的设置方法，将电流IREF1设置为具有擦除操作之后存储单元电流的最小值，并且将电流IREF2设置为具有第一写入状态中的存储单元电流的最大值。将电流IREF3到IREF5分别设置为具有第一到第三写入状态中存储单元电流的中心值。

为了以上述方式设置读取参考，以下述方式改变图18的过程：(1)该过程从步骤S212进行到步骤S215；(2)在步骤S216和S217中为第五单元执行该过程；(3)在步骤S209、S212和S217中，如果验证的存储单元的半数通过测试，则确定验证成功。

在第一变化的Flash EEPROM中，采用图20所示的多值读取部分407来代替多值读取部分406。多值读取部分407包括电流分布电路54和74、读取电路56到58、以及编码器59。除了如图21所示除去Nch晶体管72和端子IC3之外，电流分布电路74与电流分布电路54(图16)相同。基于与电流分布电路54类似的原理，电流分布电路74具有使与电流IREF4相同量的电流流到两个端子IC1和IC2的功能。读取电路56将具有与存储单元电流相同的量的电流与电流(IREF1+IREF2)/2进行比较。读取电路57将具有与存储单元电流相同的量的电流与电流(IREF3+IREF4)/2进行比较。读取电路58将具有与存储单元电流相同的量的电流与电流(IREF4+IREF5)/2进行比较。

如图19所示，存储单元电流的分布的形状在擦除状态和第一写入状态中是不同的。然而，存储单元电流的分布的形状在第一写入状态和第二写入状态中是相同的。因此，电流(IREF3+IREF4)/2位于读取窗口IW2(位于第一写入状态的分布和第二写入状态的分布之间的窗口)的中央。类似地，电流(IREF4+IREF5)/2位于读取窗口IW3(位于第二写入状态的分布和第三写入状态的分布之间的窗口)的中央。

因此，根据第一变化的Flash EEPROM，即使当参考单元的数目减小到五个，也可以以高精度将读取参考设置在每个读取窗口的中央，并且以高精度读出数据。

注意到，在第一变化的Flash EEPROM中，可以将电流IREF3到IREF5分别设置为第一到第三写入状态中存储单元电流的平均值或最频繁的值。

接着，作为第二变化，考虑一种方法，在该方法中将第一到第四单元的存储单元电流IREF1到IREF4设置为如图22所示。根据图22的设置方法，将电流IREF1设置为擦除操作之后存储单元电流的最小值。将电流IREF2设置为第一写入状态中存储单元电流的最大值。将电流IREF3设置为第二写入状态中存储单元电流的最小值。将电流IREF4设置为第三写入状态中存储单元电流的最大值。

为了以上述方式设置参考单元的状态，可以以下述方式改变图18的过程：(1)该过程从步骤S207进行到步骤S210；(2)该过程从步骤S210进行到步骤S213；(3)在步骤S213和S214中对第三单元进行处理；并且(d)在步骤S216和S217中对第四单元进行处理。

在第二变化的Flash EEPROM中，采用图23所示的多值读取部分408来代替多值读取部分406。多值读取部分408包括电流分布电路54、76和78、读取电路56到58、以及编码器59。电流分布电路76和78各自都是与电流分布电路74相同的电路。读取电路56将具有与存储单元电流相同的量的电流与电流(IREF1+IREF2)/2进行比较。读取电路57将具有与存储单元电流相同的量的电流与电流(IREF2+IREF3)/2进行比较。读取电路58将具有与存储单元电流相同的量的电流与电流(IREF3+IREF4)/2进行比较。

由于与第一变化相似的原因，电流(IREF2+IREF3)/2位于读取窗口IW2的中央，并且电流(IREF3+IREF4)/2位于读取窗口IW3的中央。这即使在每个写入状态中的存储单元电流不具有正常分布的情况下也可以实现(参见图22)。

因此，根据第二变化的Flash EEPROM，即使当参考单元的数目减小到四个，也可以以高精度将读取参考设置在每个读取窗口的中央，并且以高精度读出数据。设置参考单元状态的上述方法对于其中每个写入状态中的存储单元电流不具有正常分布的Flash EEPROM特别有效。

此外，作为第三变化，可以考虑其中使用单个读取部分来连续地比较电流的Flash EEPROM。例如，在其中在参考单元402中含有四个单元的Flash EEPROM中，可以采用多值读取部分409来代替多值读取部分408。多值读取部分409包括开关80和82、读取电路84、锁存器86、NAND门88和90、以及反相器92。开关80输出电流IREF2和IREF4其中之一，并且开关82输出电流IREF1和IREF3其中之一。读取电路84是与图8的读取电路206相同的电路，并且开关信号E/O是用于切换比较级别(level)的信号。

在第一级别，开关信号E/O为“L”，并且开关80输出电流IREF2，且开关82输出电流IREF3。在这种情况下，读取电路84将存储单元电流与电流(IREF2+IREF3)/2进行比较。第一级别的比较结果被锁存在锁存器86中。在第二级别，开关信号E/O为“H”。当第一级别的比较结果为“H”时，开关80继续输出电流IREF2，而开关82将输出从电流IREF3切换到电流IREF1。因此，读取电路84将存储单元电流与电流(IREF1+IREF2)/2进行比较。相反，当第一级别的比较结果为“L”时，开关82继续输出电流IREF3，而开关80将输出从电流IREF2切换到电流IREF4。因此，读取电路84将存储单元电流与电流(IREF3+IREF4)/2进行比较。多值读取部分409输出第一级别和第二级别的比较结果作为编码结果D1和D0。

如上所述，多值读取部分409在两个级别对存储单元电流进行比较，并且输出所述结果作为编码结果D1和D0。因此，即使当多值读取部分408用多值读取部分409来代替，Flash EEPROM也执行相同的操作。

在包括参考单元的Flash EEPROM出货之前，需要设置参考单元的状态。因此，通过象第一到第三变化中那样减小参考单元的数量，可以减小出货之前测试所需的时间。

第五实施例

在第五实施例中，将介绍一种方法，其中Flash EEPROM的一部分由二进制存储器构成，而其剩余部分由四值存储器构成。本发明第五实施例的Flash EEPROM与第四实施例的Flash EEPROM(图14)的不同之处在于参考单元402用参考单元502(图25)来代替。

在第五实施例的Flash EEPROM中，存储单元阵列102中的存储单元被划分成多个块(下文中假定块的数量为s)。每个块用作二进制存储器或者四值存储器。下文中，用作四值存储器的块称为四值存储器块，而用作二进制存储器的块称为二进制存储器块。在参考单元502中，s个块中的每一个块包括四个参考单元。当针对每个块中含有的存储单元进行读取操作时使用这四个参考单元。

在四值存储器块中，存储单元电流分布在围绕各个预定值作为中心的四个范围内。通过类似于第四实施例的第二变化的过程来设置第一到第四单元的存储单元电流IREF1到IREF4，如图26A所示。相反，在二进制存储器块中，存储单元电流分布在围绕各个预定值作为中心的两个范围内。通过下面介绍的过程(图27)来设置第一到第四单元的存储单元电流IREF1到IREF4，如图26B所示。更具体而言，存储单元电流IREF1和IREF3各自设置为擦除操作之后存储单元电流的最小值，而存储单元电流IREF2和IREF4各自设置为写操作之后存储单元电流的最大值。

图27是示出设置与第五实施例的Flash EEPROM中的二进制存储器块相关的参考单元的状态的方法的流程图。除了在步骤S303中对第一和第三单元进行写操作并且在步骤S306中对第二和第四单元进行写操作之外，图27的方法与第一实施例的参考单元状态设置方法(图10)相同。从第一实施例的说明中可以清楚地理解，通过图27的方法可以将读取参考设置成如图26B所示。

在第五实施例的Flash EEPROM中，对四值存储器块中存储单元的读取操作以及对二进制存储器块中存储单元的读取操作都是利用多值读取部分408(图23)进行的。如上所述，在多值读取部分408中，读取电路56将具有与存储单元电流相同的量的电流与电流(IREF1+IREF2)/2进行比较；读取电路57将具有与存储单元电流相同的量的电流与电流(IREF2+IREF3)/2进行比较；并且读取电路58将具有与存储单元电流相同的量的电流与电流(IREF3+IREF4)/2进行比较。如上所述，多值读取部分408可以用于正确地读取四值数据。

当二进制存储器块中的存储单元被读出时，电流IREF1与电流IREF3一致，而电流IREF2与电流IREF4一致。因此，读取电路56到58各自将具有与存储单元电流相同的量的电流与电流(IREF1+IREF2)/2进行比较，并且输出相同的比较结果。因此，从编码器59输出的编码结果D1和D0或者全为0或者全为1。因此，当二进制存储器块中的存储单元被读出时，多值读取部分408可以用于正确地读取二进制数据。

如上所述，根据第五实施例的Flash EEPROM，通过在二进制存储器块和四值存储器块之间切换读取参考单元设置方法，FlashEEPROM的一部分可以用作二进制存储器，而剩余部分可以用作四值存储器，而不需添加特定电路。

到现在为止已经介绍了本发明的第一到第五实施例。此外，可以想到具有本发明特征的各种半导体存储器件。例如，在第二到第五实施例的Flash EEPROM中，可以采用将两倍于存储单元电流的量的电流与两个参考单元的存储单元电流的和进行比较的读取电路，来代替将存储单元电流的一半与两个参考单元的存储单元电流进行比较的读取电路，如第一实施例中那样。

在第二到第五实施例的Flash EEPROM中，当设置参考单元的状态时，参考单元的存储单元电流不必与每个状态中存储单元的最大值、最小值或典型值(中等的、平均的、最频繁的值)完全一致，即，允许它们之间一定程度的误差。

在第一到第五实施例中，作为例子说明了Flash EEPROM。根据相似的原理，可以构造除Flash EEPROM之外的非易失性半导体存储器件。

尽管详细介绍了本发明，但是前面的说明在所有方面都是示意性而非限制性的。应该理解在不脱离本发明范围的情况下可以设计出大量其他的修改和变化。

Claims (28)

1、一种用于在包括多个存储单元的非易失性半导体存储器件中从设置在至少两种状态之一的所述存储单元读取数据的方法，该方法包括以下步骤：

获得将要读取的所述存储单元的读取电流作为第一电流；

基于用于所述存储单元的擦除验证的第一验证参考电流和用于所述存储单元的写验证的第二验证参考电流来获得第二电流；并且

根据所述第一电流是大于、小于或等于所述第二电流来计算储存在将要读取的所述存储单元中的数据。

2、根据权利要求1所述的方法，其中

获得所述第二电流的步骤包括获得所述第一验证参考电流和所述第二验证参考电流的和电流作为所述第二电流，并且

计算所述数据的步骤包括将所述第一电流与所述第二电流的一半进行比较。

3、根据权利要求1所述的方法，其中

获得所述第二电流的步骤包括获得所述第一验证参考电流和所述第二验证参考电流的和电流作为所述第二电流，并且

计算所述数据的步骤包括将所述第一电流的两倍与所述第二电流进行比较。

4、用于从包括多个存储单元的非易失性半导体存储器件读取数据的电路，该电路包括：

第一电流产生电路，产生用于所述存储单元的擦除验证的第一验证参考电流；

第二电流产生电路，产生用于所述存储单元的写验证的第二验证参考电流；

第一电流供给电路，将作为第一电流的读取电流供给到将要读取的所述存储单元；

第二电流供给电路，基于所述第一验证参考电流和所述第二验证参考电流来供给第二电流；以及

比较部分，根据所述第一电流是大于、小于或等于所述第二电流来计算储存在将要读取的所述存储单元中的数据。

5、根据权利要求4所述的电路，其中

所述第二电流供给电路供给所述第一验证参考电流和所述第二验证参考电流的和电流作为所述第二电流，并且

所述比较部分包括：

第三电流供给电路，供给相应于所述第一电流的第三电流；

第四电流供给电路，供给相应于所述第二电流的第四电流；以及

比较电路，将所述第三电流与所述第四电流进行比较。

6、根据权利要求5所述的读取电路，其中

所述第三电流具有与所述第一电流相同的量，并且所述第四电流为所述第二电流的一半。

7、根据权利要求5所述的读取电路，其中

所述第三电流是所述第一电流的两倍，并且所述第四电流具有与所述第二电流相同的量。

8、用于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中从设置为至少两种状态之一的所述存储单元读取数据的方法，其中

设置第一参考单元，使得其读取电流与设置为第一状态的存储单元的读取电流的最大或最小值一致，并且

设置第二参考单元，使得其读取电流与设置为第二状态的存储单元的读取电流的最大或最小值一致，

该方法包括以下步骤：

获得将要读取的所述存储单元的读取电流作为第一电流；

基于所述第一参考单元的读取电流和所述第二参考单元的读取电流来获得第二电流；以及

根据所述第一电流是大于、小于或等于所述第二电流来计算储存在将要读取的所述存储单元中的数据。

9、根据权利要求8所述的方法，其中

获得所述第二电流的步骤包括获得所述第一参考单元的读取电流和所述第二参考单元的读取电流的和电流作为所述第二电流，并且

计算所述数据的步骤包括将所述第一电流与所述第二电流的一半进行比较。

10、根据权利要求8所述的方法，其中

获得所述第二电流的步骤包括获得所述第一参考单元的读取电流和所述第二参考单元的读取电流的和电流作为所述第二电流，并且

计算所述数据的步骤包括将所述第一电流的两倍与所述第二电流进行比较。

11、用于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中从设置为至少三种状态之一的所述存储单元读取数据的方法，其中

设置所述参考单元中的第一参考单元，使得其读取电流与设置为第一状态的存储单元的读取电流的最大或最小值一致，

设置所述参考单元中的第二参考单元，使得其读取电流与设置为第二状态的存储单元的读取电流的最大或最小值一致，并且

设置剩余的参考单元或多个单元，使得其读取电流与预定值一致，

该方法包括以下步骤：

获得将要读取的所述存储单元的读取电流作为第一电流；

基于所述第一参考单元的读取电流和所述第二参考单元的读取电流来获得第二电流；

基于所述参考单元中除所述第一参考单元之外的两个单元的读取电流来获得第三电流；

根据所述第一电流是大于、小于或等于所述第二电流来计算第一比较结果；

根据所述第一电流是大于、小于或等于所述第三电流来计算第二比较结果；并且

基于所述第一比较结果和所述第二比较结果来计算储存在将要读取的所述存储单元中的数据。

12、根据权利要求11所述的方法，其中

该非易失性半导体存储器件包括至少四个参考单元，

设置所述参考单元中的第三个，使得其读取电流与设置在第二状态的所述存储单元的读取电流的最大或最小值一致，

设置所述参考单元中的第四个，使得其读取电流与设置在第三状态的所述存储单元的读取电流的最大或最小值一致，

获得所述第二电流的步骤包括获得所述第一参考单元的读取电流和所述第二参考单元的读取电流的和电流作为所述第二电流，并且

获得所述第三电流的步骤包括获得所述第三参考单元的读取电流和所述第四参考单元的读取电流的和电流作为所述第三电流。

13、根据权利要求11所述的方法，其中

该非易失性半导体存储器件包括至少四个参考单元，

设置所述参考单元中的第三个，使得其读取电流与设置在第二状态的所述存储单元的读取电流的典型值一致，

设置所述参考单元中的第四个，使得其读取电流与设置在第三状态的所述存储单元的读取电流的典型值一致，

获得所述第二电流的步骤包括获得所述第一参考单元的读取电流和所述第二参考单元的读取电流的和电流作为所述第二电流，并且

获得所述第三电流的步骤包括获得所述第三参考单元的读取电流和所述第四参考单元的读取电流的和电流作为所述第三电流。

14、根据权利要求11所述的方法，其中

该非易失性半导体存储器件包括至少三个参考单元，

设置所述参考单元中的第三个，使得其读取电流与设置在第三状态的所述存储单元的读取电流的最大或最小值一致，

获得所述第二电流的步骤包括获得所述第一参考单元的读取电流和所述第二参考单元的读取电流的和电流作为所述第二电流，并且

获得所述第三电流的步骤包括获得所述第二参考单元的读取电流和所述第三参考单元的读取电流的和电流作为所述第三电流。

15、根据权利要求11所述的方法，其中

计算所述第一比较结果的步骤包括将所述第一电流与所述第二电流的一半进行比较，并且

计算所述第二比较结果的步骤包括将所述第一电流与所述第三电流的一半进行比较。

16、根据权利要求11所述的方法，其中

计算所述第一比较结果的步骤包括将所述第一电流的两倍与所述第二电流进行比较，并且

计算所述第二比较结果的步骤包括将所述第一电流的两倍与所述第三电流进行比较。

17、用于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中设置所述参考单元状态的方法，该方法包括以下步骤：

从所述多个参考单元中选择一个单元；

将所述多个存储单元中的所有的单元或者一部分单元设置为预定状态；并且

确定设置在所述预定状态的所述存储单元的读取电流是大于、小于或是等于所选择的参考单元的读取电流，并且改变所选择的参考单元的状态，直到所述确定结果满足预定条件。

18、根据权利要求17所述的方法，进一步包括：

将所述参考单元的初始状态设置为擦除状态，

其中改变所述参考单元状态的步骤包括对所选择的参考单元执行写操作，直到所述确定结果满足所述预定条件。

19、根据权利要求17所述的方法，其中

改变所述参考单元状态的步骤包括改变所选择的参考单元的状态，直到设置在所述预定状态的所有的存储单元的读取电流大于或小于所选择的参考单元的读取电流。

20、根据权利要求17所述的方法，其中

改变所述参考单元状态的步骤包括改变所选择的参考单元的状态，直到设置在所述预定状态的一半数量的存储单元的读取电流大于或小于所选择的参考单元的读取电流。

21、根据权利要求17所述的方法，其中

该非易失性半导体存储器件包括多个存储单元和多个参考单元，其中所述多个存储单元设置在多条字线和多条位线的各个相交处，所述多个参考单元具有与所述存储单元相同的结构并且连接到所述字线，并且

将所述存储单元设置在所述预定状态的步骤包括对连接到与所选择的参考单元相同的字线的所有的或者一部分所述存储单元进行设置。

22、用于从包括多个存储单元的非易失性半导体存储器件读取数据的电路，该电路包括：

第一参考单元，设置成使得其读取电流与设置在第一状态的所述存储单元的读取电流的最大或最小值一致；

第二参考单元，设置成使得其读取电流与设置在第二状态的所述存储单元的读取电流的最大或最小值一致；

第一电流供给电路，将读取电流作为第一电流供给到将要读取的所述存储单元；

第二电流供给电路，基于所述第一参考单元的读取电流和所述第二参考单元的读取电流来供给第二电流；以及

比较部分，根据所述第一电流是大于、小于或等于所述第二电流来计算储存在将要读取的所述存储单元中的数据。

23、根据权利要求22所述的电路，其中

所述第二电流供给电路供给所述第一参考单元的读取电流和所述第二参考单元的读取电流的和电流作为所述第二电流，并且

所述比较部分包括：

第三电流供给电路，供给相应于所述第一电流的第三电流；

第四电流供给电路，供给相应于所述第二电流的第四电流；以及

比较电路，将所述第三电流与所述第四电流进行比较。

24、根据权利要求23所述的电路，其中

所述第三电流具有与所述第一电流相同的量，而所述第四电流是所述第二电流的一半。

25、根据权利要求23所述的电路，其中

所述第三电流是所述第一电流的两倍，而所述第四电流具有与所述第二电流相同的量。

26、一种非易失性半导体存储器件，包括：

设置在多条字线和多条位线的各个相交处的多个存储单元；以及

具有与所述存储单元相同的结构并且连接到所述字线的多个参考单元，

其中，在设置了所述存储单元的状态之后，根据关于连接到相同字线的所述存储单元的读取操作的结果来设置所述参考单元的状态。

27、根据权利要求26所述的非易失性半导体存储器件，进一步包括独立于所述位线操作的多个参考单元位线，

其中所述参考单元由MOS晶体管构成，并且

所述参考单元具有连接到所述字线的栅极以及连接到所述参考单元位线的漏极。

28、用于在包括多个存储单元和多个参考单元的非易失性半导体存储器件中从所述存储单元读取数据的方法，

将所述存储单元划分为第一类型和第二类型，其中该第一类型使得按照逐块的方式将所述存储单元设置为至少四种状态之一，该第二类型使得将所述存储单元设置为至少两种状态之一，

每个存储单元块都与至少四个参考单元相关联，

设置所述第一类型存储单元的第一至第四参考单元，使得各个读取电流与设置为所述四种状态之一的存储单元的读取电流的最大或最小值一致，

设置所述第二类型存储单元的第一和第三参考单元，使得各个读取电流与设置为所述两种状态之一的存储单元的读取电流的最大或最小值一致，并且

设置所述第二类型存储单元的第二和第四参考单元，使得各个读取电流与设置为所述两种状态中的另一种状态的存储单元的读取电流的最大或最小值一致，

该方法包括以下步骤：

获得将要读取的所述存储单元的读取电流作为第一电流；

基于所述第一参考单元的读取电流和所述第二参考单元的读取电流来获得第二电流；

基于所述第二参考单元的读取电流和所述第三参考单元的读取电流来获得第三电流；

基于所述第三参考单元的读取电流和所述第四参考单元的读取电流来获得第四电流；并且

根据所述第一电流是大于、小于或等于所述第二至第四电流来计算储存在将要读取的所述存储单元中的数据。

Images