CN106571167B - 嵌入式eeprom的“读”测试基准建立方法 - Google Patents

嵌入式eeprom的“读”测试基准建立方法 Download PDF

Info

Publication number
CN106571167B
CN106571167B CN201610986707.3A CN201610986707A CN106571167B CN 106571167 B CN106571167 B CN 106571167B CN 201610986707 A CN201610986707 A CN 201610986707A CN 106571167 B CN106571167 B CN 106571167B
Authority
CN
China
Prior art keywords
eeprom
read
cell
test
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610986707.3A
Other languages
English (en)
Other versions
CN106571167A (zh
Inventor
孙卫红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201610986707.3A priority Critical patent/CN106571167B/zh
Publication of CN106571167A publication Critical patent/CN106571167A/zh
Application granted granted Critical
Publication of CN106571167B publication Critical patent/CN106571167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种嵌入式EEPROM的“读”测试基准建立方法，基于EEPROM标准Cell的读电流通过比例分割产生一组读基准电流，扫描比例分割参数的同时测试各基准电流配置下的EEPROM失效比例，间接测得EEPROM的读窗口；基于已得的读窗口数据，结合产品工艺可控参数及EEPROM的可靠性考核结果，得出最终的EEPROM“读”测试基准；以此保证成品品质及圆片制造的工艺冗余度，同时降低产品的生产成本。

Description

嵌入式EEPROM的“读”测试基准建立方法
技术领域
本发明涉及集成电路测试领域，特别是涉及一种嵌入式EEPROM(ElectricallyErasable Programmable Read-Only Memory,电可擦除非易失性存储器)的“读”测试基准建立方法，适用于嵌入式EEPROM的CP(Chip Probing，芯片探测)测试，针对于EEPROM的读过程筛选基准建立。
背景技术
合理的CP测试基准是成品品质的必要条件，同时也是产品良率稳定的必要条件。而CP测试的开销：内建测试电路所增加芯片面积、测试过程的设备租用是产品成本的重要因素。
发明内容
本发明要解决的技术问题是提供一种嵌入式EEPROM的“读”测试基准建立方法，能够兼顾成品品质及圆片制造的工艺冗余度，同时降低产品的生产成本。
为解决上述技术问题，本发明的嵌入式EEPROM“读”测试基准建立方法是采用如下技术方案实现的：基于EEPROM标准Cell(逻辑单元)的读电流通过配置比例分割产生一组读基准电流，扫描比例分割参数的同时测试各基准电流配置下的EEPROM失效比例，间接测得EEPROM的读电流窗口；基于已得的读电流窗口数据，结合产品工艺可控参数(圆片代工厂提供)及EEPROM的可靠性考核结果(产品考核部门提供)，得出最终的EEPROM“读”测试基准；以此保证成品品质及圆片制造的工艺冗余度。
采用本发明的方法，无需建立额外的电流基准，DFT(Design for Test,可测性设计)的开销相对较小。
本发明整个EEPROM的“读”测试基准建立过程基于数据的交互，将模拟量的测试转化为纯数字的判断，对测试来讲接口简单，整个过程仅涉及指令收发、参数扫描，无需高精度电流测试仪等其他设备，而且完成这个过程利用的正式EEPROM所嵌入的SoC(System onChip，片上系统)固有的通讯通道，基本无额外开销，电路复用率很高。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细说明。
图1是CP测试框图，并对SoC的内部模块框图进行了描述，重点描述了本文相关的EEPROM测试相关模块的架构。
具体实施方式
结合图1所示，所述嵌入式EEPROM的“读”测试基准建立方法以SoC自身架构作为基础，利用其自有的电路模块，如CPU(Central Processing Unit，中央处理器)、通讯端口、EEPROM等模块，基于SoC自身的通讯通道，实现读电流基准的扫描、EEPROM读测试。整个过程仅涉及基本的寄存器设置、EEPROM的读写，所有的数据交互都是数字的，不涉及模拟数据的收集，同时整个数据交互都基于SoC本身既有必备的指令，不会增加SoC的指令集，对SoC的软件的开销也很小。
所述读电流窗口可以明了的反应EEPROM Cell的读冗余度(成品品质)，可制造性(工艺冗余度)。
读电流基准的建立基于读电流窗口数据，在读冗余度(由EEPROM可靠性考核结果反映)和工艺冗余度(产品工艺可控范围)之间折中选取，兼顾EEPROM的成品品质及产品制造的工艺冗余度。
EEPROM主要由主逻辑单元阵列、读电流基准阵列、EEPROM控制器组成。主逻辑单元阵列即为数据存储区。读电流基准阵列是和标准逻辑阵列相同的逻辑单元，但不用于数据存储，而用做读电流基准的建立，读电流比较器的参考电流基准(即读基准电流)即通过比例分割产生，分割比例可配置。EEPROM控制器负责EEPROM的常规寻址、擦写、读、数据交互等功能。
读基准电流建立原理：
a)、假设一定量下标准Cell读电流均方根值为：ICell；
b)、假设读电流比较器基准电流为：IRef；
c)、读电流基准阵列等同于标准阵列，则基准阵列的读电流均方根值等于ICell；
d)、读基准电流仅通过比列分割产生，即：IRef＝k1*ICell+k2*ICell；其中：k1、k2为分割比例，“*”表示乘号；
e)、假设为比例分割分配4Bit(位宽不做限制，根据设计需求定)寄存器，低四位分配给k1，则：k1＝i/16(i为低三位寄存器值Bit2～Bit0，十进制)，最高位分配给k2，则：k2＝0(Bit3＝0)，k2＝1(bit4＝1)。
EEPROM读出值(读出0或者读出1)的判定方法是：
A)、假设被选中的Cell读电流为：ICellRd；
B)、假设参考电流(即读基准电流)的出厂设置值为：IRefCon；
C)、读出‘1’的条件为：ICellRd>IRefCon；
D)、读出‘0’的条件为：ICellRd<IRefCon。
所述嵌入式EEPROM的“读”测试基准建立方法具体实施流程说明如下：
数据收集→分析数据→画出EEPROM失效分布曲线→得出EEPROM读电流窗口→得出读电流中心值→满足工艺可控的前提下得出上下拉偏测试基准→筛选样品→对完成筛选的样品进行EEPROM可靠性考核→如果通过则完成，否则调整拉偏基准再进行可靠性考核→批量生产观察产品的良率稳定性。
所述数据收集(即测试各基准电流配置下的EEPROM失效比例)的过程如下：
ⅰ、全片写“FF”→全片读“FF”校验数据并记录失效→记录所有比例分割参数下的读“FF”失效；
ⅱ、全片写“55AA”→全片读“55AA”校验数据并记录失效→记录所有比例分割参数(即读基准电流，下同)下的读“55AA”失效；
ⅲ、全片写“AA55”→全片读“AA55”校验数据并记录失效→记录所有比例分割参数下的读“AA55”失效；
ⅳ、全片写“00”→全片读“00”校验数据并记录失效→记录所有比例分割参数下的读“00”失效。
分析所收集数据后可得出EEPROM失效分布曲线及确定EEPROM“读”测试基准，具体方法如下：
(1)、EEPROM失效分布基本成对称分布，读电流窗口为：13/8*ICell～2/8*ICell,同时“13/8*ICell”即为“1工艺边”，“2/8*ICell”即为“0工艺边”；
(2)、IRefCon设定为8/8*ICell；
(3)、参考工艺可控参数可以设置“1Margin”为11/8*ICell，“0Margin”为4/8*ICell；
(4)、CP筛选测试条件为：采用“1Margin”，“0Margin”筛选，成品初始化配置IRef为“IRefCon”；
(5)、完成EEPROM可靠性测试，通过则完成，否则调整“1Margin”，“0Margin”设置，直至通过可靠性考核；
(6)、通过大批量的测试观察产品的良率稳定性来判断是否给制造工艺留有足够的冗余度。
其中，“1工艺边”是指工艺可控范围读出1的边界；“0工艺边”是指工艺可控范围读出0的边界；“IRefCon”是指参考电流的出厂设置值；“1Margin”是指某IRefCon下的读1测试冗余度；“0Margin”是指某IRefCon下的读0测试冗余度。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种嵌入式EEPROM的“读”测试基准建立方法，其特征在于：基于EEPROM标准逻辑单元的读电流通过配置比例分割产生一组读基准电流，扫描比例分割参数的同时测试各基准电流配置下的EEPROM失效比例，间接测得EEPROM的读电流窗口；基于已得的读电流窗口数据，结合产品工艺可控参数及EEPROM的可靠性考核结果，得出最终的EEPROM“读”测试基准；以此保证成品品质及圆片制造的工艺冗余度；
具体实施流程如下：数据收集→分析数据→画出EEPROM失效分布曲线→得出EEPROM读电流窗口→得出读电流中心值→满足工艺可控的前提下得出上下拉偏测试基准→筛选样品→对完成筛选的样品进行EEPROM可靠性考核→如果通过则完成，否则调整拉偏基准再进行可靠性考核→批量生产观察产品的良率稳定性；
分析所收集数据后能得出EEPROM失效分布曲线及确定EEPROM“读”测试基准，具体方法如下：
(1)、EEPROM失效分布成对称分布，读电流窗口为：13/8*ICell～2/8*ICell,同时“13/8*ICell”即为“1工艺边”，“2/8*ICell”即为“0工艺边”；
(2)、IRefCon设定为8/8*ICell；
(3)、参考工艺可控参数设置“1Margin”为11/8*ICell，“0Margin”为4/8*ICell；
(4)、CP筛选测试条件为：采用“1Margin”，“0Margin”筛选，成品初始化配置IRef为“IRefCon”；
(5)、完成EEPROM可靠性测试，通过则完成，否则调整“1Margin”，“0Margin”设置，直至通过可靠性考核；
(6)、通过批量的测试观察产品的良率稳定性来判断是否给制造工艺留有足够的冗余度；
其中，ICell是一定量下标准Cell读电流均方根值，IRef是读电流比较器基准电流，IRefCon是指参考电流的出厂设置值，1工艺边是指工艺可控范围读出1的边界，0工艺边是指工艺可控范围读出0的边界，1Margin是指某IRefCon下的读1测试冗余度，0Margin是指某IRefCon下的读0测试冗余度，“*”表示乘号。
2.如权利要求1所述的方法，其特征在于，所述读基准电流建立方法如下：
a)、读电流基准阵列等同于标准阵列，则基准阵列的读电流均方根值等于ICell；
b)、读基准电流仅通过比例分割产生，即：IRef＝k1*ICell+k2*ICell；其中：k1、k2为分割比例，“*”表示乘号。
3.如权利要求1所述的方法，其特征在于，EEPROM读出值的判定方法是：
A)、假设被选中的逻辑单元读电流为：ICellRd；
B)、读出‘1’的条件为：ICellRd>IRefCon；
C)、读出‘0’的条件为：ICellRd<IRefCon。
4.如权利要求1所述的方法，其特征在于，数据收集的过程如下：
ⅰ、全片写“FF”→全片读“FF”校验数据并记录失效→记录所有比例分割参数下的读“FF”失效；
ⅱ、全片写“55AA”→全片读“55AA”校验数据并记录失效→记录所有比例分割参数下的读“55AA”失效；
ⅲ、全片写“AA55”→全片读“AA55”校验数据并记录失效→记录所有比例分割参数下的读“AA55”失效；
ⅳ、全片写“00”→全片读“00”校验数据并记录失效→记录所有比例分割参数下的读“00”失效。
CN201610986707.3A 2016-11-09 2016-11-09 嵌入式eeprom的“读”测试基准建立方法 Active CN106571167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610986707.3A CN106571167B (zh) 2016-11-09 2016-11-09 嵌入式eeprom的“读”测试基准建立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610986707.3A CN106571167B (zh) 2016-11-09 2016-11-09 嵌入式eeprom的“读”测试基准建立方法

Publications (2)

Publication Number Publication Date
CN106571167A CN106571167A (zh) 2017-04-19
CN106571167B true CN106571167B (zh) 2020-01-10

Family

ID=58540872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610986707.3A Active CN106571167B (zh) 2016-11-09 2016-11-09 嵌入式eeprom的“读”测试基准建立方法

Country Status (1)

Country Link
CN (1) CN106571167B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779857A (zh) * 2004-11-09 2006-05-31 松下电器产业株式会社 非易失性半导体存储器件及其读取方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244916A (ja) * 1996-03-13 1997-09-19 R B Controls Kk 制御装置及びその検査装置
FR2875352B1 (fr) * 2004-09-10 2007-05-11 St Microelectronics Sa Procede de detection et de correction d'erreurs pour une memoire et circuit integre correspondant
JP4768770B2 (ja) * 2008-03-06 2011-09-07 株式会社東芝 半導体記憶装置
CN102842344B (zh) * 2012-08-24 2015-04-01 湖北航天技术研究院计量测试技术研究所 Eeprom读写周期时间的测试方法
CN104658613A (zh) * 2014-12-30 2015-05-27 中国电子科技集团公司第四十七研究所 Eeprom耐久性试验方法及装置
CN105185415A (zh) * 2015-10-28 2015-12-23 上海斐讯数据通信技术有限公司 一种测试i2c的eeprom的方法及装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779857A (zh) * 2004-11-09 2006-05-31 松下电器产业株式会社 非易失性半导体存储器件及其读取方法

Also Published As

Publication number Publication date
CN106571167A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
KR100954976B1 (ko) 에러 분류 수단을 구비한 반도체 메모리 시험 장치 및 관련시험 방법
KR20080007544A (ko) 시험 장치 및 시험 방법
JP6122965B2 (ja) 検査システム
CN104459588A (zh) 电流传感器测试系统和方法
CN112967942A (zh) 晶圆测试方法和装置、计算机存储介质及计算机设备
CN109004904A (zh) 一种校准参数的设定方法、装置、系统、设备及介质
US20030169064A1 (en) Selective trim and wafer testing of integrated circuits
CN106653095B (zh) 一种快速收集阈值电压分布的方法
CN110186962B (zh) 一种用于电容层析成像的不完整测量数据成像方法
US9330792B2 (en) Testing memory devices with distributed processing operations
KR102042936B1 (ko) 자동 테스트 장비의 비정상 테스트 신호 채널을 검출하는 방법
CN106571167B (zh) 嵌入式eeprom的“读”测试基准建立方法
CN114142857A (zh) 一种多通道adc测试方法
US8552716B2 (en) Testing methods for magnetic heads and magnetic storage devices assembled with the magnetic heads
CN101763905A (zh) 一种通过测量内存条脚位电阻值来测试内存条的方法
US20110172941A1 (en) Screening apparatus, screening method, and program
CN104183511A (zh) 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法
CN107340487A (zh) 一种查看测试系统处于稳定状态下实际加工能力的方法
CN109901650B (zh) 一种内嵌flash芯片的基准源修调方法
CN111948507A (zh) 一种不同写操作下相变存储芯片热稳定性预测方法
US20200363465A1 (en) Test system and method of operating the same
US20120109561A1 (en) Wafer test apparatus, wafer test method, and program
TWI811932B (zh) 感測晶片校正裝置及感測晶片校正方法
CN116609255B (zh) 一种建筑涂料的耐候性测试方法及系统
JPH02235374A (ja) 不揮発性半導体メモリのテスト方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant