CN114142857A - 一种多通道adc测试方法 - Google Patents
一种多通道adc测试方法 Download PDFInfo
- Publication number
- CN114142857A CN114142857A CN202111444444.0A CN202111444444A CN114142857A CN 114142857 A CN114142857 A CN 114142857A CN 202111444444 A CN202111444444 A CN 202111444444A CN 114142857 A CN114142857 A CN 114142857A
- Authority
- CN
- China
- Prior art keywords
- channel
- test
- chip
- chips
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种多通道ADC测试方法,包括以下步骤:S1、进行若干样品摸底测试;S2、统计单个通道合格率;S3、测量同批次剩余芯片;S4、不同批次芯片循环测试。本发明通过摸底‑统计‑循环测试方法,可以更科学高效地对多通道ADC进行测量,减少测试中的重复工作、提高测试效率、节约测试成本,增加了测试的准确性可靠性稳定性,及时总结排查问题,提高研发生产效率。摸底‑统计‑循环测试方法的测试结果可以在芯片研发生产的每个阶段发挥其意义。原理相似的芯片之间也可以通过摸底‑统计‑循环测试结果进行比较,排查问题改良设计,提高效率。
Description
技术领域
本发明属于半导体集成电路测试领域,特别涉及一种多通道ADC测试方法。
背景技术
多通道ADC工作时多为各个通道并行同时工作,但测试时多为依次测试每个通道。因为每个通道都需要一台信号源来为其提供输入信号保证其信号质量,故多通道很难同时进行测量。通常测试时有两种方法,一是不改变芯片依次测试通道,二是不改变通道依次测试芯片。面对不同测试目的与芯片情况时,应采取不同的测试方法。
两种测试方法各有其优势。不改变芯片依次测试通道可以保证同一芯片的不同通道在同一环境下进行测试,所有通道的测试过程均在该芯片加电情况下进行,尽量排除了因芯片总体原因对通道功能带来的影响,如夹具接触、寄存器配置等。不改变通道依次测试芯片可以保证测试的通道在同一环境下,尽量地排除了输入信号、测试程序等问题对通道功能带来的影响。
传统的测试方法无论采用哪种都需要测量每个芯片的每个通道,测试过程都重复冗长且数据量较大。不仅测试过程中环境可能会产生变化,测试人员的操作也是造成测试误差的原因之一。在总合格率较低的研发测试阶段,同一批次电路的不同通道因为设计、工艺等原因合格率往往有很大的差异,即有的通道合格率高而有的通道合格率较低。因此可以先对样品进行摸底测试来判断该批次中哪个或哪几个通道合格率低后,统计不同通道的合格率。
发明内容
本发明目的是:基于上述问题与现象提出一种新的多通道ADC测试方法,采用摸底-统计-循环测试方法分段操作及时总结,不仅仅可以提升测试效率、降低测试误差,还可以及时发现设计、工艺中的问题,及时进行排查。
本发明的技术方案是:
一种多通道ADC测试方法,包括以下步骤:
S1、进行若干样品摸底测试:
先选取同一批次多通道ADC的若干样品,对每个样品的每个通道的功能进行摸底测试;
S2、统计单个通道合格率:
根据步骤S1的若干样品摸底测试结果,分别统计各单个通道合格率;
S3、测量同批次剩余芯片:
利用摸底测试结果,按照优先测量通道合格率低的通道原则,顺序测试同批次剩余的多通道ADC芯片,遇到某一通道不合格时,该芯片不再进行下一通道的测试。
S4、不同批次芯片循环测试:
记录步骤S2-S3测试结果后,根据测试情况对芯片进行改进提升,下一次流片后重复步骤S1-S3,记录新批次芯片情况,直至产品整体合格率满足批量生产条件。
优选的,步骤S1的摸底测试,采取不更换芯片、更换通道依次测试的方法,在芯片工作状态下不断电地更换通道进行采样。
优选的,步骤S1的摸底测试中,若某一芯片A的某一通道A(a)无法正常工作,在保证输入信号、采样程序不变的情况下,更换为芯片B进行对比,若芯片B的对应通道B(a)可以正常工作,则再复测芯片A,若A仍无法正常工作,则判定通道A(a)异常;若B(a)也无法正常工作,则排查夹具松弛、接触错位的问题后,重复上述测试实验进行排查直至判定通道A(a)异常或合格。
优选的,步骤S1的摸底测试中,记录每个样品的每个通道的功能情况,观察样品的芯片整体合格率:
若整体合格率低于设定值,则进入步骤S2统计单个通道合格率阶段;
若整体合格率高于设定值,则根据测试目的直接进行筛查测试阶段:
若以筛选、完成验收、出售为目的,则不需要测试全部通道,而是利用摸底测试结果优先测试合格率较低的通道,遇到不合格通道则整个芯片判定不合格,不需要再测试其他通道;若此次测试需要与其他批次芯片进行比较,仍需要进入步骤S2、S3。
本发明的优点是:
本发明通过摸底-统计-循环测试方法,可以更科学高效地对多通道ADC进行测量,减少测试中的重复工作、提高测试效率、节约测试成本,增加了测试的准确性可靠性稳定性,及时总结排查问题,提高研发生产效率。摸底-统计-循环测试方法的测试结果可以在芯片研发生产的每个阶段发挥其意义。原理相似的芯片之间也可以通过摸底-统计-循环测试结果进行比较,排查问题改良设计,提高效率。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为本发明多通道ADC测试方法的流程图。
具体实施方式
如图1所示,本发明的一种多通道ADC测试方法,包括以下步骤:
S1、进行若干样品摸底测试:
先选取同一批次多通道ADC的若干样品,对每个样品的每个通道的功能进行摸底测试;在摸底阶段采取不更换芯片、更换通道依次测试的方法,在芯片工作状态下不断电地更换通道进行采样。可以保证测试出的数据为同一芯片在同一环境下的不同通道情况,可以尽可能地排除接触问题与其他不稳定因素因测试环境不同而造成差异。
若某一芯片A的某一通道A(a)无法正常工作,在保证输入信号、采样程序不变的情况下,更换为芯片B进行对比,若芯片B的对应通道B(a)可以正常工作,则再复测芯片A,若A仍无法正常工作,则判定通道A(a)异常;若B(a)也无法正常工作,则排查夹具松弛、接触错位的问题后,重复上述测试实验进行排查直至判定通道A(a)异常或合格。
步骤S1的摸底测试中,记录每个样品的每个通道的功能情况,观察样品的芯片整体合格率:
若整体合格率低于设定值,则进入步骤S2统计单个通道合格率阶段;
若整体合格率高于设定值,则根据测试目的直接进行筛查测试阶段:
若以筛选、完成验收、出售为目的,则不需要测试全部通道,而是利用摸底测试结果优先测试合格率较低的通道,遇到不合格通道则整个芯片判定不合格,不需要再测试其他通道;若此次测试需要与其他批次芯片进行比较,仍需要进入步骤S2、S3。
S2、统计单个通道合格率:
根据步骤S1的若干样品摸底测试结果,分别统计各单个通道合格率;记录并计算各个通道情况,将芯片测试数据整理成为通道测试数据记录保存。通过分析该批次芯片每个通道的合格率,可以指导测试设计与工艺加工,排查造成通道不能正常工作的原因,提高产品合格率,降低成本。不同批次的芯片之间可以通过比较同一通道的合格率来判断产品研发过程中设计、工艺中的改良是否有效,是否引发了新的问题。
S3、测量同批次剩余芯片:
利用摸底测试结果,按照优先测量通道合格率低的通道原则,顺序测试同批次剩余的多通道ADC芯片,遇到某一通道不合格时,该芯片不再进行下一通道的测试。
S4、不同批次芯片循环测试:
记录步骤S2-S3测试结果后,根据测试情况对芯片进行改进提升,下一次流片后重复步骤S1-S3,记录新批次芯片情况,直至产品整体合格率满足批量生产条件。
实施例1
假设想要测试通道数为m的共I批次ADC。第i批次的芯片总体数为ni,抽样的样本数为ri。第i批次样品总合格率为αi,i批次的j通道合格率为βij。
则:
传统测试方法全部按次序测量的测试量Tall次如下:
采用摸底-统计-循环测试方法测试量Ts次如下:
测试量减少率如下:
i批次样品总合格率如下:
i批次的j通道通道合格率如下:
为了证明摸底-统计-循环测试方法的可行性,假设存在某一型号待测试的8通道ADC如下,共三批次:
批次一,50只8通道ADC,假设1通道合格率70%,2通道合格率80%,其余通道全部合格。通过随机采样方法采样10只。
批次二,50只8通道ADC,假设1通道合格率80%,2通道合格率90%,其余通道全部合格。通过随机采样方法采样10只。
批次三,100只8通道ADC,假设1通道合格率90%,2通道合格率90%,其余通道全部合格。通过随机采样方法采样20只,即:
m=8,I=3,n1=50,r1=10,n2=50,r2=10,n3=100,r3=20
采用传统测试方法:
全部按次序全部测量Tall=1600。
采用摸底-统计-循环测试方法:
1.批次一:
1.1抽样摸底测试:
设测试结果如下:1通道7只合格3只不合格,2通道8只合格2只不合格,其余通道均合格,其中1、2通道均不合格的有1只。测试量T11=10×8=80,总体合格率为α1=60%。芯片均处于研发阶段且总体合格率较低,故进入第二阶段。
1.2统计单个通道合格率:
β11=70%,β12=80%,β13=β14=β15=β16=β17=β18=100%。
1.3利用摸底测试结果测量剩下芯片:
按照优先测量通道合格率低的通道原则,顺序测试采样后余下芯片,设测试结果如下:测试全部芯片1通道,需测试40次,筛除不合格芯片12只,28只1通道合格芯片进入下一步。测试28只1通道合格芯片的2通道,需测试28次,共测量出4只不合格,剩余24只进入下一步。测试其余通道,需测试24×6=144次。测试量T12=212。
2.批次二:
2.1抽样摸底测试:
设测试结果如下:1通道8只合格2只不合格,2通道9只合格1只不合格,其余通道均合格,其中1、2通道均不合格的有0只。测试量T21=10×8=80,总体合格率为α2=70%。芯片均处于研发阶段且总体合格率较低,故进入第二阶段。
2.2统计单个通道合格率:
β21=80%,β22=90%,β13=β14=β15=β16=β17=β18=100%。
2.3利用摸底测试结果测量剩下芯片:
按照优先测量通道合格率低的通道原则,顺序测试采样后余下芯片,设测试结果如下:测试全部芯片1通道,需测试40次,筛除不合格芯片8只,32只1通道合格芯片进入下一步。测试32只1通道合格芯片的2通道,需测试32次,共测量出4只不合格,剩余28只进入下一步。测试其余通道,需测试28×6=168次。测试量T22=240。
3.批次三:
3.1抽样摸底测试:
设测试结果如下:1通道18只合格2只不合格,2通道18只合格2只不合格,其余通道均合格,其中1、2通道均不合格的有0只。测试量T31=20×8=160,总体合格率为α3=80%。芯片均处于研发阶段且总体合格率较低,故进入第二阶段。
3.2统计单个通道合格率:
β31=90%,β32=90%,β13=β14=β15=β16=β17=β18=100%。
3.3利用摸底测试结果测量剩下芯片:
按照优先测量通道合格率低的通道原则,顺序测试采样后余下芯片,设测试结果如下:测试全部芯片1通道,需测试80次,筛除不合格芯片8只,72只1通道合格芯片进入下一步。测试72只1通道合格芯片的2通道,需测试72次,共测量出8只不合格,剩余64只进入下一步。测试其余通道,需测试64×6=384次。测试量T32=536。
通过采用摸底-统计-循环测试方法,全部测试量Ts=T11+T12+T21+T22+T31+T32=1308。
故摸底-统计-循环测试方法的测试量相比传统测试方法减少了18.25%,大大减少了测试量,提高了测试效率。
上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰,都应涵盖在本发明的保护范围之内。
Claims (4)
1.一种多通道ADC测试方法,其特征在于,包括以下步骤:
S1、进行若干样品摸底测试:
先选取同一批次多通道ADC的若干样品,对每个样品的每个通道的功能进行摸底测试;
S2、统计单个通道合格率:
根据步骤S1的若干样品摸底测试结果,分别统计各单个通道合格率;
S3、测量同批次剩余芯片:
利用摸底测试结果,按照优先测量通道合格率低的通道原则,顺序测试同批次剩余的多通道ADC芯片,遇到某一通道不合格时,该芯片不再进行下一通道的测试;
S4、不同批次芯片循环测试:
记录步骤S2- S3测试结果后,根据测试情况对芯片进行改进提升,下一次流片后重复步骤S1-S3,记录新批次芯片情况,直至产品整体合格率满足批量生产条件。
2.根据权利要求1所述的多通道ADC测试方法,其特征在于,步骤S1的摸底测试,采取不更换芯片、更换通道依次测试的方法,在芯片工作状态下不断电地更换通道进行采样。
3.根据权利要求2所述的多通道ADC测试方法,其特征在于,步骤S1的摸底测试中,若某一芯片A的某一通道A(a)无法正常工作,在保证输入信号、采样程序不变的情况下,更换为芯片B进行对比,若芯片B的对应通道B(a)可以正常工作,则再复测芯片A,若A仍无法正常工作,则判定通道A(a)异常;若B(a)也无法正常工作,则排查夹具松弛、接触错位的问题后,重复上述测试实验进行排查直至判定通道A(a)异常或合格。
4.根据权利要求3所述的多通道ADC测试方法,其特征在于,步骤S1的摸底测试中,记录每个样品的每个通道的功能情况,观察样品的芯片整体合格率:
若整体合格率低于设定值,则进入步骤S2统计单个通道合格率阶段;
若整体合格率高于设定值,则根据测试目的直接进行筛查测试阶段:
若以筛选、完成验收、出售为目的,则不需要测试全部通道,而是利用摸底测试结果优先测试合格率较低的通道,遇到不合格通道则整个芯片判定不合格,不需要再测试其他通道;若此次测试需要与其他批次芯片进行比较,仍需要进入步骤S2、S3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111444444.0A CN114142857A (zh) | 2021-11-30 | 2021-11-30 | 一种多通道adc测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111444444.0A CN114142857A (zh) | 2021-11-30 | 2021-11-30 | 一种多通道adc测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114142857A true CN114142857A (zh) | 2022-03-04 |
Family
ID=80390143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111444444.0A Pending CN114142857A (zh) | 2021-11-30 | 2021-11-30 | 一种多通道adc测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114142857A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115526460A (zh) * | 2022-09-09 | 2022-12-27 | 珠海安士佳电子有限公司 | 一种安防监控摄像头智能化生产测试系统 |
CN115914063A (zh) * | 2023-02-17 | 2023-04-04 | 四川景诺电子有限公司 | 一种基于5g通信的智能终端自动化测试方法及测试系统 |
-
2021
- 2021-11-30 CN CN202111444444.0A patent/CN114142857A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115526460A (zh) * | 2022-09-09 | 2022-12-27 | 珠海安士佳电子有限公司 | 一种安防监控摄像头智能化生产测试系统 |
CN115526460B (zh) * | 2022-09-09 | 2024-04-09 | 珠海安士佳电子有限公司 | 一种安防监控摄像头智能化生产测试系统 |
CN115914063A (zh) * | 2023-02-17 | 2023-04-04 | 四川景诺电子有限公司 | 一种基于5g通信的智能终端自动化测试方法及测试系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114142857A (zh) | 一种多通道adc测试方法 | |
US6055463A (en) | Control system and method for semiconductor integrated circuit test process | |
US5754556A (en) | Semiconductor memory tester with hardware accelerators | |
CN103578568B (zh) | 固态硬盘的性能测试方法及装置 | |
US6857090B2 (en) | System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices | |
CN104062305B (zh) | 一种集成电路缺陷的分析方法 | |
US6192494B1 (en) | Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor | |
JP2020193900A (ja) | 試験装置 | |
CN112559265A (zh) | 基于大数据智能优化的测试方法 | |
CN110186962B (zh) | 一种用于电容层析成像的不完整测量数据成像方法 | |
US20030169064A1 (en) | Selective trim and wafer testing of integrated circuits | |
CN209000871U (zh) | 一种晶圆测试系统 | |
CN210514561U (zh) | 电池测试设备自动点检系统 | |
CN102569118B (zh) | 一种半导体制程中的偏移管理的良率提升系统 | |
CN110160918B (zh) | 晶圆再验的方法 | |
CN108983072B (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
CN113760772B (zh) | 面向测试性试验的半自动/自动执行系统的用例执行方法 | |
CN111562503B (zh) | 一种锂离子电池充放电设备未做故障的分析处理方法 | |
CN112630627B (zh) | 一种基于多站串测的抽测方法及系统 | |
WO2022022164A1 (zh) | 针测卡异常判断方法及装置 | |
US20240053398A1 (en) | Composite testing machine and method for using composite testing machine | |
CN112698174B (zh) | 一种肖特基芯片iv不良曲线的测试筛选方法 | |
US6476631B1 (en) | Defect screening using delta VDD | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
CN117396864A (zh) | 基于晶圆测试的相关性分析方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |