CN1278421C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1278421C
CN1278421C CN200310123271.8A CN200310123271A CN1278421C CN 1278421 C CN1278421 C CN 1278421C CN 200310123271 A CN200310123271 A CN 200310123271A CN 1278421 C CN1278421 C CN 1278421C
Authority
CN
China
Prior art keywords
circuit
output
input
memory
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200310123271.8A
Other languages
English (en)
Other versions
CN1510751A (zh
Inventor
深津元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1510751A publication Critical patent/CN1510751A/zh
Application granted granted Critical
Publication of CN1278421C publication Critical patent/CN1278421C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

在一种利用存储器内置自检过程进行半导体存储器检测的方法中，当难以在一个周期内执行比较时，将管线过程用于期望值比较，在此情况下，为了减少触发器的数量并减少所占的区域，在进行存储器内置自检过程时，共享地使用了管线用触发器以及扫描观测用触发器和/或扫描/控制用触发器。

Description

半导体装置
技术领域
本发明涉及一种检测存储器的半导体装置。
背景技术
内置自检(BIST)是一种通过使半导体装置自检来更容易地执行半导体装置检测的技术。用于检测存储器的存储器内置自检(BIST)电路包括地址产生器、控制电路和期望值比较器。在一般的操作中，将数据从输入端混合电路输入到存储器中并将数据直接从输出端混合电路输出。在存储器内置自检(BIST)过程中，激活存储器内置自检电路并通过使用地址数据发生器来访问存储器，这样将从存储器输出的数据输入到期望值比较器。在进行扫描检测时，将从控制用触发器输出的扫描用测试模式提供给输出端混合电路。此外，扫描用测试模式还用于控制选择电路，这样可以转换输入端混合电路和存储器内置自检电路并与观测用触发器相连；所以，可以分别观测各个电路的失败。
在存储器内置自检过程中，通常采用操作频率对存储器进行检测。近几年来，操作频率越来越高以响应更高的半导体性能，所以在一个周期内执行输出数据的期望值比较也变得很困难。因此，为了实现高速运行，趋向于使用一种将基于从存储器输出的数据而执行的期望值比较过程细分方法(即管线法)，这样可以彼此并行地分别执行各个过程。
在管线系统中，在管线中加入了构成从存储器到存储器内置自检电路路径的触发器。不过，在有多个存储器的情况下，或输出比特量很大的情况下，增大了用于管线的触发器数目，这导致了所需区域的极度增大。
发明内容
所以，本发明的主要目的是通过减少触发器的数目来减少所需要的区域。
参考下文中对本发明的详细说明可以使本发明的这些及其他目的、特性和优点更加清楚。
为了解决上述问题，本发明提供了下列解决方案。
根据本发明的第一解决方案，提供了下列设置的半导体装置。该设置装备有多个具备下述功能的基本要素，诸如存储器、输入端正常操作路径、输出端正常操作路径、存储器内置自检电路、观测用触发器、控制用触发器、第一选择电路和第二选择电路。输入端正常操作路径由与存储器相关的输入端触发器和输入端混合电路构成。输出端正常操作路径由与存储器相关的输出端混合电路和输出端触发器构成。存储器内置自检电路用于检测上述存储器。上述第一选择电路选择上述输入端正常操作路径或来自上述存储器内置自检电路的输入路径，并将选择的路径与存储器的输入相连。上述观测用触发器与第一选择电路的输出相连。在进行扫描检测时，控制用触发器将扫描用检测模式提供给输出端正常操作路径。上述第二选择电路选择上述存储器的输出或控制用触发器的输出，并将选择的输出与输出端正常操作路径和存储器内置自检电路的输入相连。在具有上述设置的半导体装置中，利用将存储器的输出与上述控制用触发器的输入相连而共享作为管线用的触发器，该控制用触发器被设计为构成用于控制/管线共享的触发器(参见图1)。
根据本发明第二解决方案的半导体装置涉及了本发明第一解决方案的设置，其中具有共享设置的控制/管线共用触发器的输出与上述存储器内置自检电路的输入相连取代了第二选择电路的输出和上述存储器内置自检电路输入的之间连接(参见图2)。
根据本发明第三解决方案的半导体装置涉及了本发明第一解决方案的设置，其中第二选择电路的输出与具有共享设置的控制/管线共用触发器输入相连取代了上述存储器的输出和具有共享设置的控制/管线共用触发器输入之间的连接，而具有共享设置的控制/管线共用触发器的输出与上述存储器内置自检电路的输入相连取代了第二选择电路的输出和上述存储器内置自检电路输入之间的连接(参见图3)。
利用上述设置，在进行扫描检测时，将一个触发器用作控制用触发器以提供扫描用检测模式，而在存储器内置自检过程中，将该触发器用作管线用触发器。结果，与分别安装两个分别具备这两种功能触发器的情况相比，触发器的数目减少了一半，这样可以减少用于设备所需的区域。
根据本发明第四解决方案的半导体装置，一种半导体装置具有以下设置。该设置装备有多个具备下述功能的基本要素，诸如存储器、输入端正常操作路径、输出端正常操作路径、存储器内置自检电路、观测/管线共用触发器、控制用触发器、第一选择电路、第二选择电路和第三选择电路。输入端正常操作路径由与存储器相关的输入端触发器和输入端混合电路构成。输出端正常操作路径由与存储器相关的输出端混合电路和输出端触发器构成。存储器内置自检电路用于检测上述存储器。上述第一选择电路选择上述输入端正常操作路径或来自上述存储器内置自检电路的输入路径，并将选择的路径与存储器的输入相连。在进行扫描检测时，控制用触发器将扫描用检测模式提供给输出端正常操作路径。上述第二选择电路选择上述存储器的输出或控制用触发器的输出，并将选择的输出与输出端正常操作路径的输入相连。上述第三选择路径选择第一选择路径的输出或上述存储器的输出。进一步将输入了上述第三选择电路输出的上述观测/管线共用触发器与上述存储器内置自检电路的输入相连(参看图4)。这种设置的特征在于统一了与输出端正常操作路径和存储器内置自检电路有关的观测用触发器和存储器内置自检过程中使用的管线用触发器。
根据本发明第五解决方案的半导体装置涉及了本发明第四解决方案的设置，该半导体装置被设计为上述第二选择电路的输出与上述第三选择电路的输入相连取代了上述存储器的输出和第三选择电路输入之间的连接(参见图5)。
利用上述设置，将一个触发器同时用作观测用触发器和管线用触发器。结果，与分别安装两个分别具备这两种功能触发器的情况相比，触发器的数目减少了一半，这样就可以减少用于设备所需的区域。此外，可以将控制用触发器专用作扫描检测，这样在输出端混合电路复杂的情况下，利用这种专用控制操作可以减少检测模式的数目。
根据本发明第六解决方案的半导体装置，一种半导体装置具有以下设置。该设置装备有多个具备下述功能的基本要素，诸如存储器、输入端正常操作路径、输出端正常操作路径、存储器内置自检电路、控制用触发器、第一选择电路、第二选择电路和第三选择电路。输入端正常操作路径由与存储器相关的输入端触发器和输入端混合电路构成。输出端正常操作路径由与存储器相关的输出端混合电路和输出端触发器构成。存储器内置自检电路用于检测上述存储器。上述第一选择电路选择上述输入端正常操作路径或来自上述存储器内置自检电路的输入路径，并将选择的路径与存储器的输入相连。在进行扫描检测时，控制用触发器将扫描用检测模式提供给输出端正常操作路径。上述第二选择电路选择上述存储器的输出或控制用触发器的输出，并将选择的输出与输出端正常操作路径和上述存储器内置自检电路的输入相连。上述第三选择电路选择第一选择电路的输出或上述存储器的输出。在具有上述设置的半导体装置中，上述第三选择电路的输出进一步与上述控制用触发器的输入相连，这样就将上述作为观测用触发器和管线用触发器的控制用触发器构成了控制/观测/管线共用的触发器(参见图6)。这种设置的特征在于统一了与输出端正常操作路径和存储器内置自检电路有关的观测用触发器、用于存储器内置自检过程的管线用触发器和用于扫描检测的控制用触发器。
根据本发明第七解决方案的半导体装置涉及了本发明第六解决方案的设置，半导体装置被设计为上述第二选择电路的输出与上述第三选择电路的输入相连取代了上述存储器的输出和第三选择电路输入之间的连接，而具有共享设置的控制/观测/管线共用触发器的输出与上述存储器内置自检电路的输入相连取代了第二选择电路的输出和上述存储器内置自检电路输入之间的连接(参见图7)。
利用上述设置，将一个触发器同时用作观测用触发器、管线用触发器和控制用触发器。结果，与分别安装三个分别具备这三种功能的触发器的情况相比，触发器的数目减少到三分之一，这样就可以进一步减少用于设备所需的区域。此外，在进行扫描检测时，可以将这种控制/观测/管线用触发器专用作扫描检测。所以在输出端混合电路复杂的情况下，利用这种专用控制操作可以减少检测模式的数目。
可以根据以下方式对根据上述本发明的半导体装置进行改进：
与上述第一至第三解决方案相关，可以从存储器内置自检电路中取出上述存储器内置自检电路的期望值比较器并将其插入到后续部分。换句话说，将上述期望值比较器插入到上述存储器的输出和上述共享的触发器输入之间(参看图1和图2中的p1)。可选地，将上述期望值比较器插入到上述第二选择电路的输出和上述共享的触发器输入之间(参看图3中的p2)。可选地，将上述期望值比较器插入到上述存储器的输出和上述第三选择电路输入之间(参看图4中的p3)。可选地，将上述期望值比较器插入到上述第二选择电路的输出和上述第三选择电路的输入之间(参看图5和图7中的p4)。可选地，将上述期望值比较器插入到上述存储器的输出和上述第三选择电路的输入之间(参看图6中的p5)(参看图8和图9)。
根据上述设置，在流水作业之前利用在存储器内置自检过程中使用共享的触发器，位于上一级的期望值比较器能够执行期望值比较过程。结果，在从共享的触发器到存储器内置自检电路内部控制电路的路径上，预留了与期望值比较器的延迟对应的时间差额，这样即使在存储器内置自检电路具有大量延迟的情况下，也可以利用当前的操作频率来执行检测操作。
此外，可以按照以下方式改进该半导体装置。
更具体地，在配备有上述期望值比较器的半导体装置中，在从上述期望值比较器的输出到上述共享触发器输入的路径上安装了压缩器(参看图10、图11以及图1至图9中的q1至q3)。在存储器内置自检过程中，可以使从存储器输出并经过期望值比较器的数据经过该压缩器，这样可以减少其中的比特数。结果，可以减少共享的触发器数目。
此外，可以按照以下方式改进该半导体装置。
具体地，在配备有上述期望值比较器和压缩器的半导体装置中，在上述共享触发器的输出和上述第二选择电路输入之间的路径上安装了扩展设备(参看图12、图13以及图6至图9中的r1)。根据这种设置，可以省略专用于扫描检测的控制用触发器，这样就将该控制用触发器统一成了共享触发器。换句话说，可以将一个触发器统一为具有观测用触发器、管线用触发器和控制用触发器这三种功能的触发器，这样可以极大地减小触发器的数目并从而削减该设备所需的区域。这里，由于对应电路需要经过期望值比较器和压缩器，所以需要将该扩展设备放置于共享触发器的下一级。
此外，可以按照以下方式改进该半导体装置。
具体地，在配备有上述第三选择电路的半导体装置中，在第一选择电路的输出和上述第三选择电路的输出之间安装了压缩器(参看图14、图15以及图4至图13中的s1)。存储器的输入引脚数大于其与地址及类似相关联的输出引脚数。通过将压缩器用于与存储器的输入引脚相连的第一选择电路的输出，可以使输入引脚的数目变得与输出引脚的数目相同，由此可以减少共享触发器的数目。
此外，可以按照以下方式改进该半导体装置。
具体地，在上述任意一个半导体装置中，将通向上述期望值比较器的期望值输入路径用作通向上述通过第一选择电路从上述存储器内置自检电路扩展的存储器的数据输入路径(参看图16和图17)。在正常存储器情况下，由于读和写不是同步进行，所以可以将读操作时输入的数据用作期望值。在这种情况下，将被输入到期望值比较器的存储器的输出值设为用于构成期望值数据的可计算值或固定值。利用这种设置，可以省略第三选择电路。
此外，可以按照以下方式改进该半导体装置。
具体地，在上述任意一个半导体装置中，将上述存储器输出与上述期望值比较器的输入相连，且上述期望值比较器的输出与输出端正常操作路径的输入相连(参看图18)。在这种情况下，也可以省略第三选择电路。
附图说明
当结合附图时，下述对本发明的说明会使前述及其他解决方案更加清楚。
图1所示为根据本发明第一实施例的半导体装置的结构框图；
图2所示为根据本发明第二实施例的半导体装置的结构框图；
图3所示为根据本发明第三实施例的半导体装置的结构框图；
图4所示为根据本发明第四实施例的半导体装置的结构框图；
图5所示为根据本发明第五实施例的半导体装置的结构框图；
图6所示为根据本发明第六实施例的半导体装置的结构框图；
图7所示为根据本发明第七实施例的半导体装置的结构框图；
图8所示为根据本发明第八实施例的半导体装置的结构框图；
图9所示为根据本发明第八实施例的一种改进模式的半导体装置结构框图；
图10所示为根据本发明第九实施例的半导体装置的结构框图；
图11所示为根据本发明第九实施例的一种改进模式的半导体装置结构框图；
图12所示为根据本发明第十实施例的半导体装置的结构框图；
图13所示为根据本发明第十实施例的一种改进模式的半导体装置结构框图；
图14所示为根据本发明第十一实施例的半导体装置的结构框图；
图15所示为根据本发明第十一实施例的一种改进模式的半导体装置结构框图；
图16所示为根据本发明第十二实施例的半导体装置的结构框图；
图17所示为根据本发明第十二实施例的一种改进模式的半导体装置结构框图；
图18所示为根据本发明第十三实施例的半导体装置的结构框图；以及
图19所示为作为比较例的一种半导体装置；
在所有图中，相同的要素用相同的标号表示。
具体实施方式
为了更好地理解本发明，在说明根据本发明实施例的半导体装置之前，参考图19，首先对构成这本发明实施例基础的比较例进行了讨论。
图19所示为一种使用了管线系统的比较例的半导体装置。参考号0100表示存储器，0200为存储器内置自检电路、0101为输入端触发器、0102为输出端触发器、0103为观测用触发器、0104为控制用触发器、0106为管线用触发器、0111为输入端混合电路、0112为输出端混合电路、0121为第一选择电路以及0122为第二选择电路。
下面将对此比较例的半导体装置中各个基本要素的功能作说明。在正常操作中，输入端触发器0101和混合电路0111构成了以存储器0100为终点的输入端正常操作路径010。在正常操作中，输出端触发器0102和混合电路0112构成了以存储器0100为起点的输出端正常操作路径020。用于检测存储器0100的存储器内置自检电路0200包括地址数据发生器0131、控制电路0132和期望值比较器0133。在正常操作中，第一选择电路0121选择输入端正常操作路径010，而在存储器内置自检过程中，则选择来自存储器内置自检电路0200的路径。在正常操作中，第二选择电路0122选择来自存储器0100的路径并将其与输出端正常操作路径020相连，而在扫描检测时，选择来自控制用触发器0104的路径。在进行扫描检测时，观测触发器0103观察输入端正常操作路径010。在进行扫描检测时，控制用触发器0104将扫描模式提供给输出端正常操作路径020。管线用触发器0106构成了从存储器0100到存储器内置自检电路0200流水处理的路径。
下面的说明讨论了具有上述设置的比较例半导体装置的操作。
首先，在进行正常操作时，第一选择电路0121选择以输入端触发器0101为起点的输入端正常操作路径010，而第二选择电路0122选择存储器0100的输出，这样，将这些与以输出端触发器0102为终点的输出端正常操作路径020相连。
此外，在进行内置自检过程时，第一选择电路0121选择来自存储器内置自检电路0200的路径，而第二选择电路选择存储器0100，并在利用管线用触发器0106将存储器输出数据交到管线过程之后，将结果数据发送到存储器内置自检电路0200的期望值比较器0133。
此外，在进行扫描检测过程时，第二选择电路选择控制用触发器0104的输出，这样将扫描用检测模式提供给以输出端触发器0102为终点的输出端正常操作路径020的输出端混合电路0112。此外，通过利用扫描用检测模式控制第一选择电路0121的控制输入，利用观测触发器0103可以观察到输入端混合电路0111和存储器内置自检电路0200的失败。
然而，在有大量存储器或有大量输出比特的情况下，需要增大存储器内置自检中用于管线过程的触发器0106的数量，结果导致设备所需区域的增加。
为了解决这些从比较例中看到的问题，减少所需的触发器数量以防止所需区域的增加，设计了下面的本发明实施例。
参照附图，下面的说明讨论了根据本发明的半导体装置的优选实施例。
(第一实施例)
涉及到图19所示的比较例，本发明的第一实施例对应着省略了管线用触发器0106的设置，而管线用触发器0106的功能被并入了控制用触发器0104。
图1所示为根据本发明第一实施例的半导体装置结构。如图1所示，本实施例的半导体装置装备有：存储器100；由触发器101和混合电路111构成的输入端正常操作路径10；由触发器102和混合电路112构成的输出端正常操作路径20；与存储器100相关的存储器内置自检电路200；第一选择电路121，用于选择输入端正常操作路径10或来自上述存储器内置自检电路200的输入路径，并将结果路径与存储器100的输入相连；与第一选择电路121输出相连的观测用触发器103；在进行扫描时，将扫描用检测模式提供给输出端正常操作路径20的控制用触发器104a，以及第二选择电路122，用于选择存储器100的输出或控制用触发器104a的输出，并将结果输出与输出端正常操作路径20和存储器内置自检电路200的输入相连。此外，将存储器100的输出与控制用触发器104a的输入相连而构成用作管线用触发器的控制/管线共用的触发器。
输入端触发器101和输入端混合电路111构成了以存储器100为终点的输入端正常操作路径10。此外，输出端触发器102和输出端混合电路112构成了以存储器100起点的输出端正常操作路径20。用于检测存储器100的存储器内置自检检测电路200配备有地址数据发生器131、控制电路132和期望值比较器133。在正常操作时，第一选择电路121选择输入端正常操作路径10，而在存储器内置自检过程中，则选择来自存储器内置自检电路200的路径。此外，在正常操作中，第二选择电路122选择来自存储器100的路径，而在扫描检测时，则选择来自控制/管线用触发器104a的路径。在进行扫描检测时，观测触发器103观察输入端正常操作路径10。在进行扫描检测时，与存储器100的输出端相连的控制/管线用触发器104a控制输出端正常操作路径20，而在存储器内置自检过程中，该触发器将用于期望值比较的数据交到管线过程。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
首先，在进行正常操作时，第一选择电路121选择以输入端触发器101为起点的输入端正常操作路径10，而第二选择电路122选择存储器100的输出，并将结果输出与以输出端触发器102为终点的输出端正常操作路径20相连。
此外，在进行内置自检过程中，第一选择电路121选择来自存储器内置自检电路200的路径，而第二选择电路122在利用控制/管线共用触发器104a将存储器输出数据交到管线过程之后，选择此数据并将其发送到存储器内置自检电路200。
在进行扫描检测时，第二选择电路122选择控制/管线共用触发器104a的输出，并将扫描用检测模式提供给以输出端触发器102为终点的输出端正常操作路径20的输出端混合电路112和存储器内置自检电路200。此外，通过利用扫描用检测模式控制第一选择电路121的控制输入，利用观测触发器103可以观察到输入端混合电路111和存储器内置自检电路200的失败。
如上所述，根据本实施例，由合并了用于存储器内置自检过程的管线用触发器和用于扫描检测的控制用触发器的控制/管线共用触发器构成了触发器104a。结果，与分别安装两个分别具备这两种功能的触发器的情况相比，触发器的数目减少了一半，这样就可以减少用于设备所需的区域。
(第二实施例)
如图2所示，在涉及了第一实施例设置的本发明第二实施例中，控制/管线共用触发器104a的输出与存储器内置自检电路200的输入相连取代了第二选择电路112的输出和存储器内置自检电路200输入的之间连接。本实施例可以提供与第一实施例相同的效果。
(第三实施例)
如图3所示，在涉及了第一实施例设置的本发明第三实施例中，第二选择电路122的输出与控制/管线共用触发器104a输入相连取代了存储器100的输出和控制/管线共用触发器104a输入之间的连接，而控制/管线共用触发器104a的输出与存储器内置自检电路200的输入相连取代了第二选择电路122的输出和存储器内置自检电路200输入之间的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。本实施例可以提供与第一实施例相同的效果。
(第四实施例)
涉及到图19所示的比较例，本发明的第四实施例对应着省略了观测用触发器0103的设置，而观测用触发器0103的功能被并入了管线用触发器0106。
图4所示为根据本发明第四实施例的半导体装置的结构框图。在图4中与第一实施例的图1所示相同的参考号表示相同的要素；所以省略对其的详细说明。那些与图1中设置的不同之处包括第二选择电路122没有与存储器内置自检电路200相连、安装有选择第一选择电路121输出或存储器100输出的第三选择电路123以及在第三选择电路123的输出设置了观测/管线共用触发器105，且该观测/管线共用触发器105的输出与存储器内置自检电路200的输入相连。换句话说，图1中的观测用触发器103被合并成观测/管线共用触发器105。并加入第三选择电路123以允许实现这种合并。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
这里，执行正常操作的方式与第一实施例中的相同。
在进行内置自检过程时，第一选择电路121选择来自存储器内置自检电路200的路径。此外，第三选择电路123在利用观测/管线共用触发器105将存储器输出数据交到管线过程之后，选择此数据并将其发送到存储器内置自检电路200。
在进行扫描检测时，第二选择电路122选择控制触发器104的输出，结果将扫描用检测模式提供给以输出端触发器102为终点的输出端正常操作路径20的输出端混合电路112。此外，通过利用扫描用检测模式控制第一选择电路121和第三选择电路123的控制输入，利用观测/管线共用触发器105可以观察到输入端混合电路111和存储器内置自检电路200的失败。此外，观测/管线共用触发器105将扫描用检测模式提供给存储器内置自检电路200。
如上所述，根据本实施例，由合并了用于存储器内置自检过程的管线用触发器和用于扫描检测的观测用触发器的观测/管线共用触发器构成了触发器105。结果，与分别安装两个分别具备这两种功能的触发器的情况相比，触发器的数目减少了一半，这样就可以减少用于设备所需的区域。
此外，与第一实施例相比，即使在输出端混合电路112比较复杂的情况下，在进行扫描检测时，可以将控制用触发器104专用于控制，这样与第一实施例相比，减少了检测模式的数目。
(第五实施例)
如图5所示，在涉及了第四实施例设置的本发明第五实施例中，第二选择电路122的输出与第三选择电路123的输入相连取代了在存储器100的输出和第三选择电路123输入之间的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。本实施例可以提供与第四实施例相同的效果。
(第六实施例)
涉及到图19所示的比较例，本发明的第六实施例对应着省略了观测用触发器0103和管线用触发器0106的设置，而观测用触发器0103和管线用触发器0106的功能被并入了控制用触发器0104。
图6所示为根据本发明第六实施例的半导体装置的结构。在图6中，与第一实施例的图1所示相同的参考号表示相同的要素；所以省略对其的详细说明。那些与图1中设置的不同之处在于将选择第一选择电路121输出或存储器100输出的第三选择电路123a与控制/观测/管线共用触发器106的输入相连。换句话说，图1中的观测用触发器103和控制用触发器104a被合并成控制/观测/管线共用触发器106。并加入第三选择电路123a以允许实现这种合并。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
首先，执行正常操作的方式与第一实施例中的相同。
在进行内置自检过程时，第一选择电路121选择来自存储器内置自检电路200的路径。此外，第三选择电路123a在利用控制/观测/管线共用触发器106将存储器输出数据交到管线过程之后，选择此数据并进一步由第二选择电路122选择此数据，并将其发送到存储器内置自检电路200。
在进行扫描检测时，第二选择电路122选择控制/观测/管线共用触发器106，结果将扫描用检测模式提供给以输出端触发器102为终点的输出端正常操作路径20的输出端混合电路112和存储器内置自检电路200。此外，通过利用扫描用检测模式控制第一选择电路121和第三选择电路123a的控制输入，利用控制/观测/管线共用触发器106可以观察到输入端混合电路111和存储器内置自检电路200的失败。
如上所述，根据本实施例，由合并了用于存储器内置自检过程的管线用触发器、用于扫描检测的观测用触发器和用于扫描检测的控制用触发器的控制/观测/管线共用触发器构成了触发器106。结果，与独立安装三个分别具备这三种功能的触发器的情况相比，触发器的数目减少到三分之一，这样就可以极大地减少用于设备所需的区域。
(第七实施例)
如图7所示，在涉及了第六实施例设置的本发明第七实施例中，第二选择电路122的输出与第三选择电路123a的输入相连，取代了第二选择电路122的输出与存储器内置自检电路200的输入相连，而控制/观测/管线共用触发器106的输出与存储器内置自检电路200的输入相连取代了第二选择电路122的输出和存储器内置自检电路200输入的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。本实施例可以提供与第六实施例相同的效果。
(第八实施例)
在涉及了第六实施例设置的本发明第八实施例中，将存储器内置自检电路中的期望值比较器放置在存储器的外部。
图8所示为根据本发明第八实施例的半导体装置的结构。在图8中，与第六实施例的图6所示相同的参考号表示相同的要素；所以省略对其的详细说明。本实施例与图6中设置的不同之处在于期望值比较器133安装于存储器100的输出第三选择电路123b之间(参看图6的p5)。存储器内置自检电路包括地址数据发生器131和控制电路132，期望值比较器133位于存储器内置自检电路201的外部，与存储器内置自检的功能相关，可以将地址数据发生器131、控制电路132和期望值比较器133集成为一个功能单元。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
这里，执行正常操作的方式与第六实施例中的相同。
在进行内置自检过程时，第一选择电路121选择来自存储器内置自检电路201的路径。此外，使存储器100输出的数据通过期望值比较器133和第三选择电路123b，且在利用控制/观测/管线共用触发器106将其组成管线格式之后，将该数据发送到存储器内置自检电路201的控制电路132。
如上所述，根据本实施例，在存储器内置自检过程中控制/观测/管线共用触发器106中的管线过程之前，将数据交到期望值比较过程。利用这种设置，在从控制/观测/管线共用触发器106到存储器内置自检电路201内部控制电路132的路径上，预留了与期望值比较器133的延迟对应的时间差额。特别地，即使在存储器内置自检电路内部具有大量延迟的情况下，也可以利用当前的操作频率来有效地执行检测操作。
这里在第八实施例中，如图9所示，第二选择电路122的输出与期望值比较器133的输入相连取代了存储器100的输出与期望值比较器133输入之间的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。
可以将本实施例的技术要点应用于如图1至5以及图7中所示的设置，这可以通过简单地将期望值比较器插入到图中的p1至p4部分来实现，且具有与上述相同的效果。
(第九实施例)
在与第四实施例中具有独立类型控制用104相同设置的本发明第九实施例中，与第八实施例的方式相同，将存储器内置自检电路中的期望值比较器放置于存储器的外部。被共享使用的触发器构成了观测/管线共用触发器。
图10所示为根据本发明第九实施例的半导体装置的结构。在图10中，与第四实施例的图4所示相同的参考号表示相同的要素；所以省略对其的详细说明。本实施例与图4中设置的不同之处在于期望值比较器133安装于存储器100的输出和第三选择电路123c之间，且其中压缩器141位于第三选择电路123c和观测/管线共用触发器105b之间。在期望值比较器输出“高”以响应非期望值错误的情况下，此压缩器141可以查找到比较器输出各个比特的逻辑积，这样对结果进行了压缩。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
这里，在进行正常操作和扫描检测时，操作的方式与第四实施例中的相同。
在进行存储器内置自检过程时，第一选择电路121选择来自存储器内置自检电路201的路径。此外，使存储器100输出的数据通过期望值比较器133和第三选择电路123c，并且通过压缩器141，这样减少了比特的数量，且在利用观测/管线共用触发器105b将其组成管线格式之后，将该数据发送到存储器内置自检电路201。
如上所述，根据本实施例，通过利用压缩器141可以减少总线的比特数，结果与实施例4相比较，可以减少观测/管线共用触发器105b的数目。
在第八实施例中，如图11所示，第二选择电路122的输出与期望值比较器133的输入相连取代了存储器100的输出与期望值比较器133输入之间的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。
可以将本实施例的技术要点应用于如图1至图9中所示的设置，这可以通过简单地将压缩器插入到图中的q1至q4部分来实现，且具有与上述相同的效果。
(第十实施例)
在本发明第十实施例的设置中，将第九实施例的解决方案应用于将一个触发器用于三种功能的第八实施例的设置中。
图12所示为根据本发明第十实施例的半导体装置的结构。在图12中，与第八实施例的图8所示相同的参考号表示相同的要素；所以省略对其的详细说明。本实施例与图8中设置的不同之处在于将与第九实施例中相同的压缩器141安装于第三选择电路123c和控制/观测/管线共用触发器106a之间且其中将扩展设备151安装于控制/观测/管线共用触发器106a和第二选择电路122之间。这里，扩展设备151可以有例如在其中将输入比特简单地与多个输出比特相连的设置。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
这里，执行正常操作方式与第八实施例中的相同。
在进行内置自检过程时，第一选择电路121选择来自存储器内置自检电路201的路径。此外，使存储器100输出的数据通过期望值比较器133和第三选择电路123c，并且通过压缩器141，这样减少了比特的数量，且在利用控制/观测/管线共用触发器106将其交到管线过程之后，将该数据发送到存储器内置自检电路201。
在进行扫描检测时，第二选择电路122选择通过利用扩展设备151扩展控制/观测/管线共用触发器106a的输出而获得的输出，结果控制了位于以输出端触发器102为终点的输出端正常操作路径20的输出端混合电路112。此外，利用扫描用检测模式控制了第一选择电路121和第三选择电路123a的控制输入，这样在控制/观测/管线共用触发器106a可以观察到输入端混合电路111和存储器内置自检电路201的失败。
如上所述，根据本实施例，与实施例9相比较，可以减少控制用触发器104的数目。
这里在第十实施例中，如图13所示，第二选择电路122的输出与期望值比较器133的输入相连取代了存储器100的输出与期望值比较器133输入之间的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。
可以将本实施例的技术要点应用于如图6至图9中所示的设置，这可以通过简单地将扩展设备插入到图中的r1部分来实现，且具有与上述相同的效果。
(第十一实施例)
在本发明第十一实施例的设置中，以与第十实施例不同的方式将第九实施例的解决方案应用于将一个触发器用于三种功能的第八实施例的设置中。
图14所示为根据本发明第十一实施例的半导体装置的结构。在图14中，与第八实施例的图8所示相同的参考号表示相同的要素；所以省略对其的详细说明。本实施例与图8中设置的不同之处在于将压缩器142安装于第一选择电路121和第三选择选择电路123c之间。这里，该压缩器142包括例如可以容易地产生扫描用检测模式的XOR门。在这种情况下，与第十实施例不同，没有安装扩展设备151。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
这里，在进行正常操作的存储器内置自检处理过程时，执行操作方式与第八实施例中的相同。
在进行扫描检测时，除了数据要通过压缩器142之外，执行其他操作的方式与第八实施例中的相同。存储器100的输入引脚数大于其与地址及类似相关联的输出引脚数。通过利用压缩器142，可以使输入引脚的数目变得与输出引脚的数目相同，由此可以减少控制/观测/管线共用触发器106的数目。
如上所述，根据本实施例，与第八实施例相比较，由于利用压缩器142减少了比特数，可以将共用触发器的数目减少与压缩器减少的比特数对应的数目。
这里在第十一实施例中，如图15所示，第二选择电路122的输出与期望值比较器133的输入相连取代了存储器100的输出与期望值比较器133输入之间的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。
可以将本实施例的技术要点应用于如图4至图13中所示的设置，这可以通过简单地将该压缩器插入到图中的s1部分来实现，且具有与上述相同的效果。
(第十二实施例)
在本发明第十二实施例的设置中，将第九实施例中用于期望值比较器的解决方案应用于将一个触发器用于三种功能的第十二实施例的设置中。
图16所示为根据本发明第十二实施例的半导体装置的结构。在图16中，与第八实施例的图8所示相同的参考号表示相同的要素；所以省略对其的详细说明。本实施例与图8中设置的不同之处在于通向期望值比较器133的输入期望值的输入路径。在存储器内置自检处理过程中，不是从存储器内置自检电路201向使用的存储器100输入期望值，而是从来自存储器内置自检电路的数据传输路径来输入期望值，即通过第一选择电路121的路径。在诸如1端口SRAM之类普通存储器的情况下，由于读和写操作不是同时进行，则可以将在读过程中输入的数据作为期望值。没有安装图8中的第三选择电路123b。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
这里，执行正常操作的方式与第八实施例中的相同。
在进行存储器内置自检过程时，第一选择电路121选择来自存储器内置自检电路201的路径。此外，在期望值比较器133中比较存储器100输出的数据，并在利用控制/观测/管线共用触发器106将其形成管线格式之后，将该数据发送到存储器内置自检电路201。
在进行扫描检测过程时，第二选择电路122选择控制/观测/管线共用触发器106，并将扫描用检测数据提供给输出端混合电路112。此外，控制/观测/管线共用触发器106将扫描用检测数据提供给内置自检电路121。此外，利用扫描用检测模式控制了第一选择电路121的控制输入，并使该控制输入通过期望值比较器133以将其输入到可以观察到输入端混合电路111和存储器内置自检电路201失败的控制/观测/管线共用触发器106a。在这种情况下，需要使被输入到期望值比较器133的存储器100输出值是可计算的或设置成固定值以形成期望值数据。
如上所述，根据本实施例，与第八实施例相比较，可以减少第三选择电路的数目。
这里在第十二实施例中，如图17所示，第二选择电路122的输出与期望值比较器133的输入相连取代了存储器100的输出与期望值比较器133输入之间的连接。这里，与第二选择电路122的控制相关，在存储器内置自检过程中选择存储器100的输出。
(第十三实施例)
本发明第十三实施例对应着将一个触发器用于三种功能的第八实施例的设置，其中存储器100没有与第二选择电路122相连，而这两部分通过比较器133相连。
图18所示为根据本发明第十三实施例的半导体装置的结构。在图18中，与第八实施例的图8所示相同的参考号表示相同的要素；所以省略对其的详细说明。本实施例与图8中设置的不同之处在于在正常操作时，从存储器100到输出端触发器102的输出端正常操作路径始终允许通过期望值比较器133。这里，在此时需要固定从存储器内置自检电路201输出的期望值。无需安装第二选择电路122。
下面的说明讨论了具有上述设置的本实施例半导体装置的操作。
在进行正常操作时，第一选择电路121选择将输入端触发器101作为其起始点的输入端正常操作路径10，此外，从存储器100到输出端触发器102的输出端正常操作路径始终允许通过期望值比较器133。
这里，执行内置自检过程的方式与第十二实施例中的相同。
在进行扫描检测过程时，利用存储器内置自检电路201中的触发器可以控制从存储器内置自检电路201输入到期望值比较器133的期望值。所以，将扫描用检测模式提供给了输出端混合电路112。这里，需要使被输入到期望值比较器133的存储器100输出值是可计算的或设置成固定值以形成期望值数据。此外，利用扫描用检测模式控制了第一选择电路121的控制输入，这样在控制/观测/管线共用触发器106可以观察到输入端混合电路111和存储器内置自检电路201的失败。
如上所述，根据本实施例，与第八实施例相比较，可以减少选择电路的数目。
根据本发明，将单个触发器用作控制/管线共用触发器或观测/管线共用触发器，或控制/观测/管线共用触发器。结果，与分别安装具备各个功能的触发器的情况相比，可以减少触发器的数目，并还可以减少用于设备所需的区域。
从上述说明可以使本发明所提供的内容更加清楚。

Claims (32)

1.一种半导体装置，包括：
存储器；
输入端正常操作路径，由与所述存储器相关的输入端混合电路和输入端触发器构成；
输出端正常操作路径，由与所述存储器相关的输出端触发器和输出端混合电路构成；
与所述存储器相关的存储器内置自检电路；
第一选择电路，用于选择输入端正常操作路径或来自上述存储器内置自检电路的输入路径，并将结果路径与存储器的输入相连；
与第一选择电路的输出相连接的观测用触发器；
控制用触发器，在进行扫描检测时，该控制用触发器将扫描用检测模式提供给输出端正常操作路径；以及
第二选择电路，用于选择存储器的输出或控制用触发器的输出，并将结果输出与输出端正常操作路径和存储器内置自检电路的输入相连，
其中，将存储器的输出与控制用触发器的输入相连，以便共享作为管线用触发器使用的触发器以构成控制/管线共用触发器。
2.根据权利要求1所述的半导体装置，其特征在于具有共享设置的控制/管线共用触发器的输出与存储器内置自检电路的输入相连，取代了第二选择电路的输出和存储器内置自检电路输入之间的连接。
3.根据权利要求1所述的半导体装置，其特征在于第二选择电路的输出与具有共享设置的控制/管线共用触发器的输入相连取代了存储器的输出和具有共享设置的控制/管线共用触发器的输入之间的连接，而具有共享设置的控制/管线共用触发器的输出与存储器内置自检电路的输入相连取代了第二选择电路的输出和存储器内置自检电路输入之间的连接。
4.根据权利要求1所述的半导体装置，其特征在于将存储器内置自检电路的期望值比较器插入到存储器的输出和共享触发器的输入之间。
5.根据权利要求2所述的半导体装置，其特征在于将存储器内置自检电路的期望值比较器插入到存储器的输出和共享触发器的输入之间。
6.根据权利要求3所述的半导体装置，其特征在于将存储器内置自检电路的期望值比较器插入到第二选择电路的输出和共享触发器的输入之间。
7.根据权利要求4所述的半导体装置，其特征在于压缩器位于从期望值比较器的输出到共享触发器输入的路径上。
8.根据权利要求5所述的半导体装置，其特征在于压缩器位于从期望值比较器的输出到共享触发器输入的路径上。
9.根据权利要求6所述的半导体装置，其特征在于压缩器位于从期望值比较器的输出到共享触发器输入的路径上。
10.根据权利要求7-9中的任何一项所述的半导体装置，其特征在于将扩展设备安装于共享触发器的输出到第二选择电路输入的路径上。
11.根据权利要求4、5以及6中任何一项所述的半导体装置，其特征在于将通向期望值比较器的期望值输入路径共享地用作通向存储器的数据输入路径，该路径从存储器内置自检电路开始通过第一选择电路到达存储器。
12.根据权利要求4、5以及6中任何一项所述的半导体装置，其特征在于与期望值比较器的输出与输出端正常操作路径的输入相连一致，将存储器的输出与期望值比较器的输入彼此相连。
13.一种半导体装置，包括
存储器；
输入端的正常操作路径，与存储器相关的输入端触发器和输入端混合电路构成；
输出端的正常操作路径，与存储器相关的输出端混合电路和输出端触发器构成；
与存储器相关的存储器内置自检电路；
第一选择电路，用于选择输入端正常操作路径或来自存储器内置自检电路的输入路径，并将结果路径与存储器的输入相连；
控制用触发器，在进行扫描检测时，该控制用触发器将扫描用检测模式提供给输出端正常操作路径；
第二选择电路，用于选择存储器的输出或控制用触发器的输出，并将结果输出与输出端正常操作路径相连；
第三选择电路，用于选择第一选择电路的输出或存储器的输出；以及
观测/管线共用触发器，其与输入第三选择电路输出的该观测/管线共用触发器存储器内置自检电路的输入相连。
14.根据权利要求13所述的半导体装置，其特征在于第二选择电路的输出与第三选择电路的输入相连，取代了存储器的输出和第三选择电路输入之间的连接。
15.根据权利要求13所述的半导体装置，其特征在于将存储器内置自检电路的期望值比较器插入到存储器的输出和第三选择电路输入之间。
16.根据权利要求14所述的半导体装置，其特征在于将存储器内置自检电路的期望值比较器插入到第二选择电路的输出和第三选择电路的输入之间。
17.根据权利要求15所述的半导体装置，其特征在于压缩器位于从期望值比较器的输出到共享触发器输入的路径上。
18.根据权利要求16所述的半导体装置，其特征在于压缩器位于从期望值比较器的输出到共享触发器输入的路径上。
19.根据权利要求17或18所述的半导体装置，其特征在于将扩展设备安装于共享触发器的输出到第二选择电路输入的路径上。
20.根据权利要求13或14所述的半导体装置，其特征在于将压缩器安装于第一选择电路的输出和第三选择电路的输出之间。
21.根据权利要求15或16所述的半导体装置，其特征在于将通向期望值比较器的期望值输入路径共享地用作通向存储器的数据输入路径，该路径从存储器内置自检电路开始通过第一选择电路到达存储器。
22.根据权利要求15或16所述的半导体装置，其特征在于与期望值比较器的输出与输出端正常操作路径的输入相连一致，将存储器的输出与期望值比较器的输入彼此相连。
23.一种半导体装置，包括：
存储器；
输入端正常操作路径，由与存储器相关的输入端触发器和输入端混合电路构成；
输出端正常操作路径，由与存储器相关的输出端混合电路和输出端触发器构成；
与存储器相关的存储器内置自检电路；
第一选择电路，用于选择输入端正常操作路径或来自存储器内置自检电路的输入路径，并将结果路径与存储器的输入相连；
控制用触发器，在进行扫描检测时，该控制用触发器将扫描用检测模式提供给输出端正常操作路径；
第二选择电路，用于选择存储器的输出或控制用触发器的输出，并将结果输出与输出端正常操作路径和存储器内置自检电路的输入相连；以及
第三选择电路，用于选择第一选择电路的输出或存储器的输出，
其中，第三选择电路输出与控制用触发器的输入相连，以至使控制用触发器构成了用作观测用触发器和管线用触发器共享使用的控制/观测/管线共用的触发器。
24.根据权利要求23所述的半导体装置，其特征在于第二选择电路的输出与第三选择电路的输入相连取代了存储器的输出和第三选择电路输入之间的连接，而控制/观测/管线共用触发器的输出与存储器内置自检电路的输入相连取代了在第二选择电路的输出和存储器内置自检电路输入之间的连接。
25.根据权利要求23所述的半导体装置，其特征在于将存储器内置自检电路的期望值比较器插入到存储器的输出和上述第三选择电路的输入之间。
26.根据权利要求24所述的半导体装置，其特征在于将存储器内置自检电路的期望值比较器插入到第二选择电路的输出和第三选择电路的输入之间。
27.根据权利要求25所述的半导体装置，其特征在于压缩器位于从期望值比较器的输出到共享触发器输入的路径上。
28.根据权利要求26所述的半导体装置，其特征在于压缩器位于从期望值比较器的输出到共享触发器输入的路径上。
29.根据权利要求27或28所述的半导体装置，其特征在于将扩展设备安装于共享触发器的输出到第二选择电路输入的路径上。
30.根据权利要求23或24所述的半导体装置，其特征在于将压缩器安装于第一选择电路的输出和第三选择电路的输出之间。
31.根据权利要求25或26所述的半导体装置，其特征在于将通向期望值比较器的期望值输入路径共享地用作通向存储器的数据输入路径，该路径从存储器内置自检电路开始通过第一选择电路到达存储器。
32.根据权利要求25或26所述的半导体装置，其特征在于与期望值比较器的输出与输出端正常操作路径的输入相连一致，将存储器的输出与期望值比较器的输入彼此相连。
CN200310123271.8A 2002-12-24 2003-12-23 半导体装置 Expired - Fee Related CN1278421C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002372146 2002-12-24
JP2002372146A JP4512314B2 (ja) 2002-12-24 2002-12-24 半導体装置

Publications (2)

Publication Number Publication Date
CN1510751A CN1510751A (zh) 2004-07-07
CN1278421C true CN1278421C (zh) 2006-10-04

Family

ID=32588415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310123271.8A Expired - Fee Related CN1278421C (zh) 2002-12-24 2003-12-23 半导体装置

Country Status (3)

Country Link
US (1) US7146547B2 (zh)
JP (1) JP4512314B2 (zh)
CN (1) CN1278421C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601305B2 (ja) * 2004-02-27 2010-12-22 富士通セミコンダクター株式会社 半導体装置
WO2006006132A1 (en) * 2004-07-07 2006-01-19 Koninklijke Philips Electronics N.V. Title: testing a pipeline in an ic
US7281178B2 (en) * 2004-07-15 2007-10-09 Avago Technologies General Ip Pte Ltd System and method for write-enable bypass testing in an electronic circuit
JP2006073917A (ja) * 2004-09-06 2006-03-16 Nec Electronics Corp 集積回路
US7574642B2 (en) * 2005-04-07 2009-08-11 International Business Machines Corporation Multiple uses for BIST test latches
JP4707053B2 (ja) * 2005-06-06 2011-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4782524B2 (ja) * 2005-09-29 2011-09-28 株式会社東芝 半導体集積回路、設計支援ソフトウェアシステム、および、テストパターン自動生成システム
KR100807236B1 (ko) 2006-03-08 2008-02-28 삼성전자주식회사 입력 레이턴시 제어회로를 포함하는 반도체 메모리 장치 및입력 레이턴시 제어방법
JP2007272982A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその検査方法
JP2007294015A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路、及びｂｉｓｔ回路設計方法
JP2007322150A (ja) * 2006-05-30 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置
JP4676967B2 (ja) * 2007-02-16 2011-04-27 株式会社リコー 半導体集積回路装置
JP2008262630A (ja) * 2007-04-11 2008-10-30 Matsushita Electric Ind Co Ltd 半導体集積回路及びメモリ検査方法
JP2009168482A (ja) * 2008-01-11 2009-07-30 Fujitsu Microelectronics Ltd 半導体装置
JP2010152939A (ja) * 2008-12-23 2010-07-08 Renesas Electronics Corp 半導体装置とテスト方法
JP2011090762A (ja) * 2009-09-25 2011-05-06 Toshiba Corp データ転送回路
JP5911816B2 (ja) * 2013-02-26 2016-04-27 株式会社東芝 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07282405A (ja) * 1994-04-08 1995-10-27 Hitachi Ltd ディジタルトランスバーサルフィルタ
US5729553A (en) * 1994-08-29 1998-03-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with a testable block
JPH08264000A (ja) * 1995-03-09 1996-10-11 Internatl Business Mach Corp <Ibm> メモリ・アレイを自己検査する方法およびメモリ回路
JP3691170B2 (ja) * 1996-08-30 2005-08-31 株式会社ルネサステクノロジ テスト回路
US5961653A (en) * 1997-02-19 1999-10-05 International Business Machines Corporation Processor based BIST for an embedded memory
JPH10275079A (ja) * 1997-03-28 1998-10-13 Kazunori Asanaka 並列演算回路の回路量削減法
US6829728B2 (en) * 2000-11-13 2004-12-07 Wu-Tung Cheng Full-speed BIST controller for testing embedded synchronous memories
JP4676967B2 (ja) * 2007-02-16 2011-04-27 株式会社リコー 半導体集積回路装置

Also Published As

Publication number Publication date
US7146547B2 (en) 2006-12-05
JP4512314B2 (ja) 2010-07-28
JP2004206751A (ja) 2004-07-22
US20040120181A1 (en) 2004-06-24
CN1510751A (zh) 2004-07-07

Similar Documents

Publication Publication Date Title
CN1278421C (zh) 半导体装置
CN1193376C (zh) 半导体集成电路、半导体集成电路的存储器修复方法
CN1265457C (zh) 具有冗余系统的半导体存储器件
CN1269041C (zh) 半导体集成电路和存储器测试方法
CN1797604A (zh) 半导体存储器装置的校正电路及其操作方法
CN1114267C (zh) 由时钟信号控制的电平转换电路
CN1852177A (zh) 测试适配器和测试工具系统及其测试方法
CN1536581A (zh) 半导体集成电路及其检查方法
CN1123834C (zh) 避免浮动状态、进行双向数据传输的双向总线电路
CN1112057C (zh) Atm交换器及其自选路由方法
CN1266481C (zh) 用于半导体集成电路的故障检测方法
CN1667829A (zh) 半导体集成电路及其修改方法
CN100350587C (zh) 半导体测试系统
CN1591694A (zh) 用于测试半导体存储器件的装置和方法
CN1601652A (zh) 半导体存储装置及其检测方法
CN1300395A (zh) 处理器
CN1210722C (zh) 半导体数据存储电路装置及其检查方法以及替换该装置中有缺陷单元的方法
CN1598608A (zh) 调试电路
CN1282090C (zh) 进行从虚拟地址到物理地址的变换的地址变换装置
CN1135567C (zh) 半导体存储装置的块选择线选择电路
CN1607658A (zh) 半导体设计装置
CN1574083A (zh) 半导体存储装置
CN1381847A (zh) 半导体存储器装置
CN1206733C (zh) 半导体集成电路
CN101064187A (zh) 半导体集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151117

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20201223