JP2007322150A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007322150A
JP2007322150A JP2006149955A JP2006149955A JP2007322150A JP 2007322150 A JP2007322150 A JP 2007322150A JP 2006149955 A JP2006149955 A JP 2006149955A JP 2006149955 A JP2006149955 A JP 2006149955A JP 2007322150 A JP2007322150 A JP 2007322150A
Authority
JP
Japan
Prior art keywords
path
semiconductor device
data processing
memory
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006149955A
Other languages
English (en)
Inventor
Hiroyuki Sekiguchi
啓之 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006149955A priority Critical patent/JP2007322150A/ja
Priority to US11/806,122 priority patent/US20070280014A1/en
Priority to CNA2007101081044A priority patent/CN101083141A/zh
Publication of JP2007322150A publication Critical patent/JP2007322150A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】メモリの故障だけでなく当該メモリに接続されたパス及びデータ処理部の故障も検出可能な半導体装置を提供すること。
【解決手段】自己テスト機能を有する半導体装置は、メモリと、第１のパスを介してメモリの前段に接続された第１のデータ処理部と、第２のパスを介してメモリの後段に接続された第２のデータ処理部と、テストパターンを用いて第１のデータ処理部、第１のパス、メモリ、第２のパス及びデータ処理部の故障を検出する故障検出回路と、第１のデータ処理部の入力側に設けられ、当該半導体装置の通常動作時に第１のデータ処理部へ信号を伝送する通常パスと、第１のデータ処理部の入力側に設けられ、半導体装置のテスト動作時に故障検出回路から出力されたテストパターンを伝送する第１のテストパスと、通常パスを介して入力された信号及び第１のテストパスを介して入力された信号のいずれかを選択して第１のデータ処理部に出力する選択出力部とを備える。
【選択図】図１

Description

本発明は、メモリの故障だけでなく当該メモリに接続されたパス及びデータ処理部の故障も検出する半導体装置に関する。
半導体デバイスの高集積化や高速化に伴い、トランジスタや配線の微細化が急速に進んでいる。しかし、製造プロセスが微細化すると、プロセスのばらつきや、製造時に発生したわずかな欠陥が原因となる故障が発生し得る。このため、実動作を保証するためのテスト法として、ＢＩＳＴ（Built-In Self Test）が利用されている。
例えば、メモリ及びパスを有し、自己テスト機能を有するＬＳＩは、内部にメモリＢＩＳＴ回路を有する。図２に当該ＬＳＩの一例を示す。図２に示すＬＳＩは、メモリ１１と、通常パス１２ａ，１２ｂと、フリップフロップ１３ａ，１３ｂと、ロジック回路１４ａ，１４ｂと、メモリＢＩＳＴ回路１５と、セレクタ１６と、テストパス１７ａ，１７ｂとを備える。
メモリ１１の前段にはフリップフロップ１３ａ及びロジック回路１４ａが設けられている。ＬＳＩの通常動作時にフリップフロップ１３ａに入力されロジック回路１４ａで処理されたデータは、通常パス１２ａ及びセレクタ１６を介してメモリ１１へ伝送される。また、メモリ１１の後段にはフリップフロップ１３ｂ及びロジック回路１４ｂが設けられている。ＬＳＩの通常動作時にメモリ１１から出力されたデータは、通常パス１２ｂを伝送してロジック回路１４ｂに入力され、ロジック回路１４ｂで処理された後にフリップフロップ１３ｂから出力される。
セレクタ１６は、通常パス１２ａを介して入力された信号及びメモリＢＩＳＴ回路１５から出力されテストパス１７ａを介して入力された信号のいずれかをメモリ１１に出力する。セレクタ１６は、ＬＳＩの通常動作時には、通常パス１２ａを介して入力された信号を出力し、ＬＳＩのテスト動作時には、テストパス１７ａを介して入力された信号を出力する。
自己テストを行うＬＳＩでは、メモリＢＩＳＴ回路１５がテストパターンを出力する。テストパターンはテストパス１７ａを伝送し、セレクタ１６を介してメモリ１１に書き込まれる。次に、メモリＢＩＳＴ回路１５は、テストパス１７ｂを介してメモリ１１からテストパターンを読み出す。メモリＢＩＳＴ回路１５は、読み出したテストパターンと期待値とを比較して、メモリ１１の故障を検出する。
特開平６−６７９１９号公報 特開２０００−９９５５７号公報
しかし、上記説明したＬＳＩは、メモリ１１の故障を検出することはできても通常パス１２ａ，１２ｂ、フリップフロップ１３ａ，１３ｂ及びロジック回路１４ａ，１４ｂの故障は検出できない。当該ＬＳＩにおいて、通常パス１２ａ，１２ｂ、フリップフロップ１３ａ，１３ｂ及びロジック回路１４ａ，１４ｂの故障を検出するためには、上記テストパターンとは異なるファンクションパターンを用いる等の方法が必要である。ファンクションパターンの生成は、工数の増加及びＬＳＩの開発期間の長大化を招く。
また、ＬＳＩが複雑化すると、縮退故障テストだけでは十分なスクリーニングが困難となるため、実速度でのスクリーニングが必須である。このため、遅延故障の検出を目的とした実速度スキャンテストが行われる。しかし、上記ＬＳＩが通常パス１２ａ，１２ｂ、フリップフロップ１３ａ，１３ｂ及びロジック回路１４ａ，１４ｂに対して実速度スキャンテストを行うことはできない。
本発明の目的は、メモリの故障だけでなく当該メモリに接続されたパス及びデータ処理部の故障も検出可能な半導体装置を提供することである。
本発明は、自己テスト機能を有する半導体装置であって、データを記憶するメモリと、信号を伝送する第１のパスを介して前記メモリの前段に接続された第１のデータ処理部と、信号を伝送する第２のパスを介して前記メモリの後段に接続された第２のデータ処理部と、テストパターンを用いて前記第１のデータ処理部、前記第１のパス、前記メモリ、前記第２のパス及び前記データ処理部の故障を検出する故障検出回路と、前記第１のデータ処理部の入力側に設けられ、当該半導体装置の通常動作時に前記第１のデータ処理部へ信号を伝送する通常パスと、前記第１のデータ処理部の入力側に設けられ、当該半導体装置のテスト動作時に前記故障検出回路から出力された前記テストパターンを伝送する第１のテストパスと、前記通常パスを介して入力された信号及び前記第１のテストパスを介して入力された信号のいずれかを選択して前記第１のデータ処理部に出力する選択出力部と、を備える半導体装置を提供する。
上記半導体装置では、前記第１のデータ処理部は、前記選択出力部から出力された信号が入力されるフリップフロップを含む。
上記半導体装置では、前記メモリから読み出されたデータは、前記第２のパス及び前記第２のデータ処理部、並びに当該半導体装置のテスト動作時に信号を伝送する第２のテストパスを介して、前記故障検出回路に伝送される。
上記半導体装置では、前記第２のデータ処理部は、前記メモリから読み出されたデータを前記第２のテストパスに出力するフリップフロップを含む。
上記半導体装置では、前記故障検出回路は遅延故障を検出する。
本発明に係る半導体装置によれば、メモリの故障だけでなく当該メモリに接続されたパス及びデータ処理部の故障も検出することができる。
以下、本発明の実施形態について、図面を参照して説明する。
図１は、一実施形態の半導体装置の構成を示すブロック図である。図１に示す半導体装置１００は、メモリ１０１と、通常パス１０３ａ，１０３ｂと、フリップフロップ１０５ａ，１０５ｂと、ロジック回路１０７ａ，１０７ｂと、共通パス１０９ａ，１０９ｂと、ＢＩＳＴ回路１１１と、セレクタ１１３と、テストパス１１５ａ，１１５ｂとを備え、自己テスト機能を有する。
メモリ１０１の前段にはフリップフロップ１０５ａ及びロジック回路１０７ａが設けられている。通常パス１０３ａを伝送したデータ又はテストパス１１５ａを伝送したデータは、セレクタ１１３を介してフリップフロップ１０５ａに入力される。フリップフロップ１０５ａから出力されロジック回路１０７ａで処理されたデータは、共通パス１０９ａを伝送してメモリ１０１へ入力される。
メモリ１０１の後段にはフリップフロップ１０５ｂ及びロジック回路１０７ｂが設けられている。メモリ１０１から出力されたデータは、共通パス１０９ｂを伝送しフリップフロップ１０５ｂに入力される。フリップフロップ１０５ｂから出力されロジック回路１０７ｂで処理されたデータは、通常パス１０３ｂ及びテストパス１１５ｂを伝送する。
セレクタ１１３は、通常パス１０３ａを介して入力された信号及びＢＩＳＴ回路１１１から出力されテストパス１１５ａを介して入力された信号のいずれかをロジック回路１０７ａに出力する。セレクタ１１３は、半導体装置１００の通常動作時には、通常パス１０３ａを介して入力された信号を出力し、半導体装置１００のテスト動作時には、テストパス１１５ａを介して入力された信号を出力する。
自己テストを行う半導体装置１００では、ＢＩＳＴ回路１１１が、実速度スキャンテストためのテストパターンを出力する。テストパターンはテストパス１１５ａを伝送し、セレクタ１１３、フリップフロップ１０５ａ、ロジック回路１０７ａ及び共通パス１０９ａを介してメモリ１０１に書き込まれる。次に、ＢＩＳＴ回路１１１は、メモリ１０１からテストパターンを読み出す。このとき、メモリ１０１から読み出されたテストパターンは、共通パス１０９ｂ、ロジック回路１０７ｂ、フリップフロップ１０５ｂ及びテストパス１１５ｂを介してＢＩＳＴ回路１１１に伝送される。ＢＩＳＴ回路１１１は、読み出したテストパターンと期待値とを比較して、フリップフロップ１０５ａ，１０５ｂ、ロジック回路１０７ａ，１０７ｂ、共通パス１０９ａ，１０９ｂ及びメモリ１０１の遅延故障を検出する。
以上説明したように、本実施形態の半導体装置１００では、メモリ１０１の前段に設けられたフリップフロップ１０５ａの入力側にセレクタ１１３が位置する。また、メモリ１０１から読み出されるテストパターンは、メモリ１０１の後段に設けられた共通パス１０９ｂ、フリップフロップ１０５ｂ及びロジック回路１０７ｂを介してＢＩＳＴ回路１１１に伝送される。このため、半導体装置１００は、メモリ１０１の遅延故障だけでなく、フリップフロップ１０５ａ，１０５ｂ、ロジック回路１０７ａ，１０７ｂと及び共通パス１０９ａ，１０９ｂに発生した遅延故障も検出することができる。このため、実速度スキャンテストの結果に応じたスクリーニングを行うことができる。
また、従来の構成と比較して回路面積の増加はないため、テストコストの増加を抑えることができる。さらに、本実施形態の半導体装置１００は、ＣＰＵ等のプロセッサを有しないＬＳＩにも適用可能である。
なお、本実施形態では、ＢＩＳＴ回路１１１は遅延故障を検出すると説明したが、縮退故障やオープン故障、ブリッジ故障等の故障を検出しても良い。
本発明に係る半導体装置は、メモリの故障だけでなく当該メモリに接続されたパス及びデータ処理部の故障も検出するＬＳＩ等として有用である。
一実施形態の半導体装置の構成を示すブロック図 従来の半導体装置の構成を示すブロック図
符号の説明
１００ 半導体装置
１０１ メモリ
１０３ａ，１０３ｂ 通常パス
１０５ａ，１０５ｂ フリップフロップ
１０７ａ，１０７ｂ ロジック回路
１０９ａ，１０９ｂ 共通パス
１１１ ＢＩＳＴ回路
１１３ セレクタ
１１５ａ，１１５ｂ テストパス

Claims (5)

  1. 自己テスト機能を有する半導体装置であって、
    データを記憶するメモリと、
    信号を伝送する第１のパスを介して前記メモリの前段に接続された第１のデータ処理部と、
    信号を伝送する第２のパスを介して前記メモリの後段に接続された第２のデータ処理部と、
    テストパターンを用いて前記第１のデータ処理部、前記第１のパス、前記メモリ、前記第２のパス及び前記データ処理部の故障を検出する故障検出回路と、
    前記第１のデータ処理部の入力側に設けられ、当該半導体装置の通常動作時に前記第１のデータ処理部へ信号を伝送する通常パスと、
    前記第１のデータ処理部の入力側に設けられ、当該半導体装置のテスト動作時に前記故障検出回路から出力された前記テストパターンを伝送する第１のテストパスと、
    前記通常パスを介して入力された信号及び前記第１のテストパスを介して入力された信号のいずれかを選択して前記第１のデータ処理部に出力する選択出力部と、
    を備えたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１のデータ処理部は、前記選択出力部から出力された信号が入力されるフリップフロップを含むことを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記メモリから読み出されたデータは、前記第２のパス及び前記第２のデータ処理部、並びに当該半導体装置のテスト動作時に信号を伝送する第２のテストパスを介して、前記故障検出回路に伝送されることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記第２のデータ処理部は、前記メモリから読み出されたデータを前記第２のテストパスに出力するフリップフロップを含むことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置であって、
    前記故障検出回路は遅延故障を検出することを特徴とする半導体装置。
JP2006149955A 2006-05-30 2006-05-30 半導体装置 Pending JP2007322150A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006149955A JP2007322150A (ja) 2006-05-30 2006-05-30 半導体装置
US11/806,122 US20070280014A1 (en) 2006-05-30 2007-05-30 Semiconductor device
CNA2007101081044A CN101083141A (zh) 2006-05-30 2007-05-30 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006149955A JP2007322150A (ja) 2006-05-30 2006-05-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2007322150A true JP2007322150A (ja) 2007-12-13

Family

ID=38789933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006149955A Pending JP2007322150A (ja) 2006-05-30 2006-05-30 半導体装置

Country Status (3)

Country Link
US (1) US20070280014A1 (ja)
JP (1) JP2007322150A (ja)
CN (1) CN101083141A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262630A (ja) * 2007-04-11 2008-10-30 Matsushita Electric Ind Co Ltd 半導体集積回路及びメモリ検査方法
KR20100011751A (ko) * 2008-07-25 2010-02-03 삼성전자주식회사 테스트 시스템 및 방법
US20110219266A1 (en) * 2010-03-04 2011-09-08 Qualcomm Incorporated System and Method of Testing an Error Correction Module
KR101889509B1 (ko) * 2012-04-20 2018-09-20 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003331600A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd 半導体テスト回路と半導体テスト方法
JP2006030079A (ja) * 2004-07-20 2006-02-02 Matsushita Electric Ind Co Ltd Ｌｓｉテスト装置およびｌｓｉテスト方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2628154B2 (ja) * 1986-12-17 1997-07-09 富士通株式会社 半導体集積回路
JPH02181677A (ja) * 1989-01-06 1990-07-16 Sharp Corp Ｌｓｉのテストモード切替方式
JPH05274895A (ja) * 1992-03-26 1993-10-22 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US5987635A (en) * 1996-04-23 1999-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device capable of simultaneously performing self-test on memory circuits and logic circuits
US6114892A (en) * 1998-08-31 2000-09-05 Adaptec, Inc. Low power scan test cell and method for making the same
US6934900B1 (en) * 2001-06-25 2005-08-23 Global Unichip Corporation Test pattern generator for SRAM and DRAM
JP4512314B2 (ja) * 2002-12-24 2010-07-28 パナソニック株式会社 半導体装置
JP4307445B2 (ja) * 2003-07-22 2009-08-05 富士通マイクロエレクトロニクス株式会社 内蔵されるメモリマクロのａｃ特性を測定するテスト回路を有する集積回路装置
US7617425B2 (en) * 2005-06-27 2009-11-10 Logicvision, Inc. Method for at-speed testing of memory interface using scan

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003331600A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd 半導体テスト回路と半導体テスト方法
JP2006030079A (ja) * 2004-07-20 2006-02-02 Matsushita Electric Ind Co Ltd Ｌｓｉテスト装置およびｌｓｉテスト方法

Also Published As

Publication number Publication date
US20070280014A1 (en) 2007-12-06
CN101083141A (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
JP4941868B2 (ja) 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法
JP5032395B2 (ja) テスト条件の生成方法およびテスト条件生成装置
JP2007322150A (ja) 半導体装置
JP2007263790A (ja) 半導体集積回路装置、及び、遅延故障試験方法
US20040153806A1 (en) Technique for testability of semiconductor integrated circuit
JP2005300308A (ja) 半導体集積回路
JPH11328972A (ja) 半導体装置、その設計方法およびその検査方法
JP2006292646A (ja) Ｌｓｉのテスト方法
JP4242741B2 (ja) デバッグ用信号処理回路
JP2018190751A (ja) 半導体装置および半導体装置のテスト方法
JP5167975B2 (ja) 半導体装置
JP2004212384A (ja) 半導体集積回路装置
JP2007328852A (ja) 半導体装置
JP2007335809A (ja) 半導体装置及び半導体装置の動作制御方法
JP4278360B2 (ja) マルチチップパッケージｌｓｉのテスト回路
JP2011080808A (ja) 半導体集積回路および半導体集積回路のテスト方法
JP2006139908A (ja) 多様なパターンデータが書き込み可能な半導体メモリ素子およびその電気的検査方法
JP4985462B2 (ja) 集積回路、集積回路の動作試験方法および動作試験プログラム
JP2007333681A (ja) 集積回路
US20070271057A1 (en) Inspection method of semiconductor integrated circuit and semiconductor
JP5279034B2 (ja) 故障検出回路
JP2005149706A (ja) 半導体メモリ装置の並列ビットテスト方法及びそのテスト回路
JP2006258638A (ja) 半導体集積回路の試験装置及び試験方法
JP2005203085A (ja) 内蔵メモリのフェイルを検出するための半導体テスト装置
JP2008058200A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628