JP3542649B2 - 半導体記憶装置およびその動作方法 - Google Patents
半導体記憶装置およびその動作方法 Download PDFInfo
- Publication number
- JP3542649B2 JP3542649B2 JP32815194A JP32815194A JP3542649B2 JP 3542649 B2 JP3542649 B2 JP 3542649B2 JP 32815194 A JP32815194 A JP 32815194A JP 32815194 A JP32815194 A JP 32815194A JP 3542649 B2 JP3542649 B2 JP 3542649B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- potential
- power supply
- memory cell
- line pairs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
Description
【産業上の利用分野】
この発明は、冗長回路を含む半導体記憶装置およびその動作方法に関する。
【0002】
【従来の技術】
半導体記憶装置、特にダイナミック型RAM(DRAM)の高集積化が進行するにつれ、待機動作時の消費電力は増加していく傾向にある。特に、DRAMでは待機中も記憶情報の再読出、再書込を行なうことにより記憶情報を保持しているため、原理的にも待機中の消費電力の低減には限界がある。
【0003】
しかし、たとえばDRAMを大量に使用するシステムにおいては、この待機中の消費電力を少しでも減少させることが必須の課題である。
【0004】
一方で、高集積化に伴い必然的に、メモリセルにおける欠陥の発生頻度も増加する。
【0005】
このようなメモリセルの欠陥により不良が発生した場合、一般には、欠陥メモリセルの存在するメモリセル列等を予備のメモリセル列等と置換する、いわゆる冗長回路による救済が行なわれる。
【0006】
この置換により、メモリセルのデータの読出、書込等の基本動作は問題なく行なわれる。しかし、当該不良を冗長回路で救済しても、不良部のリークパスは依然として存在する。したがって、この点でもDRAM等の待機中の消費電力は増加してしまう結果となる。
【0007】
以上の事情を従来のDRAMの構成を示す図18により、さらに詳しく説明する。
【0008】
まず、各構成部分の動作を簡単に説明する。
Yアドレス比較回路38には、予めテスト時に不良ビットの存在が判明したアドレスが、ヒューズ回路等の不揮発性メモリにより記憶されている。
【0009】
外部からのアドレス信号40が、上記不良ビットの存在するアドレスと一致しない場合は、たとえば、コラム選択線ドライブ回路34が活性化され、コラム選択線(以下CS線)24が“H”レベルとなる。
【0010】
ビット線対群単位102のI/Oゲート19(ビット線対群単位100中のI/Oゲート18に相当)等により、ビット線対BL3、/BL3等が、データ入出力線20と接続される。
【0011】
ビット線対BL3、/BL3等の電位差は、予めそれらに接続され、図示しないワード線の信号により選択されたメモリセルの記憶情報に対応して、センスアンプ17等が増幅している。
【0012】
以上の動作で、上記メモリセルの情報が外部に読出される。
一方で、仮にビット線BL1にGNDレベルとの間のショート部分200が存在すると、このビット線に接続されるメモリセルの読出、書込動作は不能となる。
【0013】
この場合、この不良の起こったビット線が予備のビット線と置き換えられる。一般には、ビット線単位で置き換が行なわれるのではなく、CS線で選択されるビット線対群単位で置き換が行なわれる。
【0014】
つまり、この不良が生じたビット線BL1が属するビット線対群単位100に対応するCS線22のアドレスが、Yアドレス比較回路38に予めプログラムされる。
【0015】
外部からのアドレス信号40は、このプログラムされた不良アドレスとYアドレス比較回路38により比較される。両者が一致する場合、スペアコラムデコーダが活性化する信号(SE信号)がCS線ドライブ回路36に入力され、スペアビット線スペアBL1、スペア/BL1等からなるビット線対群単位104が選択される。
【0016】
同時に不良ビット線BL1を持ったCS線を非活性化する信号(NED信号)が、CS線ドライブ回路32に入力される。
【0017】
したがって、不良ビットの置き換が行なわれ、メモリセルの基本動作には問題がなくなる。
【0018】
しかし、ビット線対はメモリセルの情報の応じてセンスアンプ16が増幅動作を開始する前は、たとえば、米国特許第4663584号にも開示されているように、チップ内部のビット線電位発生回路(図示せず)により供給される電位にVBLにプリチャージされている。ここで、電位VBLは、一般には電源2から供給される電位をVCCとするとき、1/2VCCとなるように設定される。
【0019】
但し、VBLの値は必ずしも1/2VCCには限定されず、任意の値とすることが可能である。
【0020】
また、スイッチングトランジスタ10を介して電源2と接続する、センスアンプへの第1の電源供給線S2Pおよびスイッチングトランジスタ12を介して接地と接続する、センスアンプへの第2の電源供給線S2N(以下、両者を総称してS2線と呼ぶ。)も、ビット線対と同様プリチャージされる。
【0021】
したがって、ショート部分200の存在により、ビット線電位発生回路の電位の供給線から、ビット線対BL1、/BL1を共通に電位VBLとするビット線イコライズ回路14を通り、ビット線BL1を経由して電流がリークする第1のリークパス202と、S2線を共通に電位VBLとするS2線イコライズ回路8から、S2線およびセンスアンプ16、ビット線BL1を経由して電流がリークする第2のリークパス204が発生する。
【0022】
その結果、メモリセル部における実際の待機電流が増大してしまうという問題が発生する。
【0023】
また、電位VBLが設計値よりも低くなることにより、VBLに対する動作マージンが著しく低下するという問題もある。
【0024】
この点を、図19の従来のDRAMの動作のタイミングチャートにより説明する。
【0025】
まず、時刻t0 においては、ビット線対は本来すべて、電位VBLにプリチャージされている。
【0026】
しかし、不良ビットの存在するビット線対BL1,/BL1の電位は、電位VBL(=1/2VCC)よりもリーク電流のために低下する。
【0027】
また、センスアンプのS2線も、リーク電流によりプリチャージ電圧VBLよりも低下する。ここで注意しなければならないのは、このS2線の電位低下は、S2線に共通に接続するすべてのセンスアンプの動作に影響を与えることである。
【0028】
行アドレスストローブ信号/RASが、時刻t2 において、“H”から“L”となると、内部信号BLEQが時刻t3 において“H”から“L”となり、ビット線対は電気的に分離される。
【0029】
同様に、S2線の対もS2線イコライズ回路8がオフ状態となって、電気的に分離される。
【0030】
その後、時刻t5 において信号/SOPおよびSONにより、スイッチングトランジスタ10および12が、それぞれオン状態となり、センスアンプ16が活性化する。
【0031】
その結果、ビット線対BL1、/BL1およびスペアBL1、スペア/BL1の電位は、それらのそれぞれに対応して選択されているメモリセルの記憶情報に応じて、一方が電位VCCに、他方が接地電位に変化する。
【0032】
信号NEDおよび信号SEが、時刻t8 で“L”から“H”となり、CS1線22は非活性状態のままであるのに対し、スペアCS線26が活性化され、データ入出力線(I/O線)20にデータが出力される。
【0033】
その後、時刻t12において、/RAS信号が“L”から“H”となり、時刻t13においてBLEQ信号は“L”から“H”になる。
【0034】
同時に、信号/SOPおよびSONによりセンスアンプは非活性状態になる。BLEQ信号により、ビット線対は再び電位VBLにプリチャージされる。しかし、ビット線対BL1、/BL1の電位はリーク電流により低下し、S2線の電位も低下していく。
【0035】
以上のように、リーク電流のためにセンスアンプが活性化される直前のS2線の電位は、VBL(=1/2VCC)よりも低下していることになる。このために生じるVBLマージンの低下は、近年におけるメモリの大容量化とともにさらに深刻な問題となる。
【0036】
すなわち、メモリの大容量化とともにデバイスサイズも微細化し、信頼性等の観点から電源電圧の低電圧化が必要となっている。このため、もともと低電圧化によるVBLマージンの低下が問題であることに加え、リークパスによるVBLの低下により、さらにVBLマージンが低下するという結果となるからである。
【0037】
【発明が解決しようとする課題】
以上のように、従来の半導体記憶装置では、不良部のリーク電流のため、メモリセル部の実際の待機電流が増大するとともに、電位VBLに対する動作マージンが低下するという問題点があった。
【0038】
本発明は、上記のような問題点を解決するためになされたものであって、その目的は、スタンバイ時の消費電力を低減し得る半導体記憶装置およびその動作方法を提供することである。
【0039】
この発明の別の目的は、メモリセル部に不良があっても、その不良によるプリチャージ時におけるビット線電位やセンスアンプのS2線の電位の低下を防止し得る半導体記憶装置およびその動作方法を提供することである。
【0040】
【課題を解決するための手段】
請求項1記載の半導体記憶装置は、正規メモリセルと不良メモリセルの置換用の予備メモリセルを含み、行列状に配置された複数のメモリセルで構成されるメモリセルアレイと、記憶情報の第1の論理レベルに対応する第1の電位を供給する第1の電源と、記憶情報の第2の論理レベルに対応する第2の電位を供給する第2の電源と、アドレス信号に応じて対応する複数のメモリセルの列選択を行う列選択信号が伝達される列選択線と、複数のメモリセルの列に対応して配設され、不良メモリセルと予備メモリセルの置換をする場合の置換単位として列選択線で選択される所定数毎に単位化された複数のビット線対と、各々が複数のビット線対と接続され、メモリセルの記憶情報に応じて第1の電位または第2の電位を出力する複数のセンスアンプとを備え、複数のセンスアンプの各々は、第1の電位が供給される第1の電源入力端と、第2の電位が供給される第2の電源入力端とを含み、さらに、複数のセンスアンプの第1の電源入力端が、対応する複数のビット線対の単位毎に共通に接続されかつ単位間で互いが分離された複数の第1の電源供給線と、複数のセンスアンプの第2の電源入力端が、対応する複数のビット線対の単位毎に共通に接続されかつ単位間で互いが分離された複数の第2の電源供給線と、第3の電位を供給する第3の電源と、複数のビット線対の単位毎に配設され第1の方向に延在する複数の第1の配線部、および複数のビット線対の単位間に共通に設けられ複数の第1の配線部と直交する方向である第2の方向に延在する第2の配線部を有し、第3の電位を供給する第3の電位電源線と、複数のビット線対毎に設けられ、メモリセルの記憶情報の読出、書込動作開始前に、複数のビット線対の対をなすビット線間の電位を共通にすると共に、対応する第1の配線部から供給される第3の電位との結合を開閉する複数のビット線イコライズ回路と、複数のビット線対の単位間に共通に複数のビット線対に直交する方向に延在して設けられ、複数のビット線イコライズ回路の開閉を制御する信号を伝達する制御信号線と、複数のビット線対の単位毎に設けられ、対応する第1の電源供給線と第2の電源供給線の電位を共通にすると共に対応する第1の配線部から供給される第3の電位との結合を開閉する複数の電源供給線イコライズ回路と、複数の第1の配線部と第2の配線部との接続をそれぞれ個別にかつ不揮発的に設定できる複数のスイッチ手段とを備える。
【0041】
請求項2記載の半導体記憶装置は、正規メモリセルと不良メモリセルの置換用の予備メモリセルを含み、行列状に配置された複数のメモリセルで構成されるメモリセルアレイと、記憶情報の第1の論理レベルに対応する第1の電位を供給する第1の電源と、記憶情報の第2の論理レベルに対応する第2の電位を供給する第2の電源と、アドレス信号に応じて対応する複数のメモリセルの列選択を行う列選択信号が伝達される列選択線と、複数のメモリセルの列に対応して配設され、不良のメモリセルと予備メモリセルの置換をする場合の置換単位として列選択線で選択される所定数毎に単位化された複数のビット線対と、各々が、複数のビット線対に対応して設けられ、複数のビット線対をメモリセル側とセンスアンプ側に分離する、待機時にオフ状態とされる複数のトランスファーゲートと、複数のビット線対のセンスアンプ側に接続され、メモリセルの記憶情報に応じて第1の電位または第2の電位を出力する複数のセンスアンプとを備え、複数のセンスアンプの各々は、第1の電位が供給される第1の電源入力端と、第2の電位が供給される第2の電源入力端とを含み、さらに、複数のセンスアンプの第1の電源入力端が共通に接続された第1の電源供給線と、複数のセンスアンプの第2の電源入力端が共通に接続された第2の電源供給線と、第3の電位を供給する第3の電源と、複数のビット線対の単位毎に配設され、第1の方向に延在する複数の第1の配線部と、複数のビット線対の単位間に共通に設けられ複数の第1の配線部と直交する方向である第2の方向に延在する第2の配線部と、複数のビット線対の単位間に共通に設けられ、第2の方向に延在する第3の配線部とを有する第3の電位を供給する第3の電位電源線と、複数のビット線対毎に複数のビット線対のメモリセル側に設けられ、メモリセルの記憶情報の読出、書込動作開始前に、複数のビット線対のメモリセル側の対をなすビット線間の電位を共通にすると共に対応する第1の配線部から供給される第3の電位との結合を開閉する複数の第1のビット線イコライズ回路と、複数のビット線対の単位間に共通に複数のビット線対に直交する方向に延在して設けられ、複数の第1のビット線イコライズ回路の開閉を制御する信号を伝達する制御信号線と、複数のビット線対毎に複数のビット線対のセンスアンプ側に設けられ、メモリセルの記憶情報の読出、書込動作開始前に、複数のビット線対のセンスアンプ側の対をなすビット線間の電位を共通にすると共に第3の配線部から供給される第3の電位との結合を開閉する複数の第2のビット線イコライズ回路と、メモリセルの記憶情報の読出、書込動作開始前に、第1および第2の電源供給線の電位を共通にすると共に第3の配線部から供給される第3の電位との結合を開閉する電源供給線イコライズ回路と、複数の第1の配線部と第2の配線部との接続をそれぞれ個別にかつ不揮発的に設定できる複数のスイッチ手段とを備える。
【0053】
【作用】
請求項1記載の半導体記憶装置においては、複数のビット線対は、複数のメモリセルの列に対応して配設され、不良メモリセルと予備メモリセルの置換をする場合の置換単位として列選択線で選択される所定数毎に単位化されている。
【0054】
複数のビット線イコライズ回路は、複数のビット線対毎に設けられ、メモリセルの記憶情報の読出、書込動作開始前に、複数のビット線対の対をなすビット線間の電位を共通にすると共に、対応する第1の配線部から供給される第3の電位との結合を開閉する。制御信号線は、複数のビット線対の単位間に共通に複数のビット線対に直交する方向に延在して設けられ、複数のビット線イコライズ回路の開閉を制御する信号を伝達する。
【0055】
複数の第1の配線部と第2の配線部との接続は、複数のスイッチ手段により、それぞれ個別かつ不揮発的に設定することができる。
【0056】
請求項2記載の半導体記憶装置においては、複数のトランスファーゲートは、複数のビット線対に対応して設けられ、複数のビット線対をメモリセル側とセンスアンプ側に分離し、待機時にオフ状態とされる。
【0057】
さらに、メモリセル側の第1のビット線イコライズ回路には、第1の配線部を介して第3の電位を供給し、第1および第2の電源供給線およびセンスアンプ側の第2のビット線イコライズ回路には第1の配線部と分離された第3の配線部を介して第3の電位を供給する。
【0058】
そして、第1の配線部と第2の配線部の接続点に設けられたスイッチ手段の遮断を行えば、第1の配線部からビット線イコライズ回路を介して不良部へ流れ込む電流のカットが行われる。
【0091】
【実施例】
図1は、本発明の第1の実施例のDRAMの要部概略ブロック図である。
【0092】
図中、従来例の図18と同一符号は同一の構成要素を示す。
従来例と異なる点は、ビット線およびセンスアンプのS2線のプリチャージ電位VBLを供給する電源線VBL1 、VBL2 、…、VBLS を、ビット線対群単位ごとに、CS線と平行に配置していることである。
【0093】
これらプリチャージ電位電源線と、対応するメモリセルアレイ部とは、それぞれ不揮発性のスイッチ手段、たとえばヒューズ素子により接続されている。
【0094】
さらに、S2線は、不良ビットが存在する場合に置換が行なわれる単位である、ビット線対群単位100、102、104等ごとに、分離されている。その各々には、S2線対の間の接続を開閉するS2線イコライズ回路S2−EQが設置されている。
【0095】
ここで、たとえばビット線対群単位100中のビット線BL1に接続するメモリセルに、ショート部分200がある場合は、ヒューズ素子28をカットする。
【0096】
これにより、従来例では不良ビットの存在するビット線対群単位の置換後にも、第1および第2のリークパスが存在したのに対し、本構成では、両リークパスが遮断されリーク電流が流れない。
【0097】
したがって、置換後の不良ビットによる待機電流の増加を防ぐことが可能となる。
【0098】
図2は、第1の実施例の動作を示すタイミングチャートである。
基本的には、従来例の動作と同様である。不良ビットの接続するビット線対BL1、/BL1においても、センス動作が行なわれ、ビット線対間の電位が増幅される。
【0099】
この場合、ビット線BL1と接地との間にリークがあるので、ビット線BL1が“L”レベル、ビット線/BL1が“H”レベルに増幅される。
【0100】
しかし、このビット線対は、予備のビット線対、スペアBL1およびスペア/BL1に置換されているので基本動作には何も影響が現れない。
【0101】
その後、時刻t9 において、ビット線対BL1および/BL1は、信号BLEQが“L”レベルから“H”レベルとなって、両者が接続され、1/2VCCレベルとなる。しかし、電流のリークのために、上記ビット線対の電圧レベルは徐々に低下し、時刻t10において十分電位が下がって一定値となる。
【0102】
ヒューズ素子28がカットされているので、この後はリーク電流は流れない。従来の冗長回路では、不良の属するビット線対群単位を救済しても、待機時の電流増加を救済することは不可能であった。
【0103】
それに対して本実施例に示すように、置換単位でS2線を分離するとともに、ビット線およびS2線のプリチャージ電源配線を分離し、ヒューズ素子によりリーク電流パスをカットすれば、上記問題を軽減することが可能となる。
【0104】
なお、図1中の第1の実施例では、正規のビット線対群単位に対応するプリチャージ電源配線のみにヒューズ素子が設けられる構成となっている。
【0105】
しかし、予備のビット線対群単位104に対応する電源配線にもヒューズ素子が設けられることで、予備メモリセル中の不良ビットにより、待機電流が増加する不良に対応可能であることはもちろんである。
【0106】
図3は、本発明の第2の実施例のDRAMの要部概略ブロック図である。
第1の実施例では、センスアンプのS2線を分離したため、S2線の容量軽減により、センスアンプのラッチ能力が低下している。
【0107】
したがって、CS線が活性化され、ビット線のデータがI/O線に転送される場合、I/O線とビット線とが接続された瞬間に、I/O線の初期の電位レベルが、逆にセンスアンプ側に転送され、センスアンプがラッチしているデータが破壊されるという問題が生じる可能性がある。
【0108】
そこで、第2の実施例では、I/O線とビット線とを接続するI/Oゲートは、以下に述べるような構造のゲート受けI/Oゲート50により構成される。
【0109】
すなわち、ゲート受けI/Oゲート50において、ソースが接地される1対の第1のNチャネルMOSFETのゲートにCS線が共通に接続されている。さらに、ソースが上記1対の第1のNチャネルMOSFETのドレインと接続する1対の第2のNチャネルMOSFETのゲートがビット線対に、ドレインがI/O線と接続されている。
【0110】
したがって、I/O線の電位が直接ビット線には伝達されない。
つまり、S2線が分離されてセンスアンプのラッチ能力が低下した場合でも、I/O線の初期電位によって、センスアンプ側のデータが破壊されることがなくなる。
【0111】
なお、1対の第1のNチャネルMOSFETのゲートにビット線対が、1対の第2のNチャネルMOSFETのゲートにCS線が接続されている構成でも、同様の効果がある。
【0112】
以上の動作を、図4のタイミングチャートにより説明する。
以下の説明では、I/O線の電位は初期値として、“H”レベルにプリチャージされているものとする。
【0113】
時刻t1 において信号/SOP、SONが活性化することで、センスアンプが起動され、ビット線対BLn 、/BLn の電位差が、選択されているメモリセルの記憶情報に応じて増幅される。
【0114】
時刻t4 において、CSn 線が“L”レベルから“H”レベルへ変化し始めると、それに応じて、I/O線の電位も変化し始める。
【0115】
通常のI/Oゲート(図1中の18に相当)では、“L”レベルのビット線の電位は、I/Oゲートの初期電位のために、図4中の点線にように変動を受ける。この変動が十分大きければ、データが破壊されることになる。
【0116】
これに対して、ゲート受けI/Oゲート50では、“H”レベルのビット線に接続されるI/O線のレベルが“L”レベルへと変化する。ただし、ビット線は、I/O線と直接結合していないので、I/O線の電位によるビット線電位の変動はほとんどない。このため、データが破壊されることもない。
【0117】
図5は、本発明の第3の実施例であるDRAMの要部概略ブロック図である。
第2の実施例と異なる点は、以下の4点である。
【0118】
すなわち、第1点は、S2線がビット線対群単位ごとに分離されていないことである。
【0119】
第2点はセンスアンプ帯とビット線の間にあるトランスファゲート60により、ビット線のメモリセル側とセンスアンプ側とが分離可能なことである。
【0120】
第3点はビット線対のメモリセルが設けられている側にイコライズ回路14を設置し、この回路へのプリチャージ電位の供給は、ビット線対群単位ごとに設けられ、ヒューズ素子を有するプリチャージ電源配線VBLn により行なわれることである。
【0121】
第4点は、ビット線対のセンスアンプが設けられている側にもイコライズ回路62が設置され、この回路とS2線へのプリチャージ電位の供給は、各ビット線対群単位に共通に接続するメインのプリチャージ電源配線から行なわれることである。
【0122】
以下、図6のタイミングチャートにより動作を説明する。
時刻t0 では、信号BLIは“L”レベルであって、トランスファゲート60はオフ状態である。
【0123】
したがって、センスアンプのS2線やビット線イコライズ回路62にプリチャージ電位を供給する配線と、ビット線対のメモリセルが設けられている側とは分離されている。
【0124】
時刻t2 において、信号BLIが“L”レベルから“H”レベルへと変化して、トランスファゲート60はオン状態に変化する。ビット線イコライズ信号BLEQおよびBLIQは、“H”レベルから“L”レベルとなり、プリチャージ電位のビット線およびS2線への供給が遮断される。
【0125】
その後、センスアンプは通常の動作を行ない、信号の読出が行なわれた後で、時刻t9 において、信号BLIは“L”レベルとなり、トランスファゲート60はオフ状態となる。
【0126】
この状態で、ビット線対のメモリセルの設けられている側をプリチャージする動作を、イコライズ回路14が行なう。
【0127】
同時に、ビット線対のセンスアンプが設けられている側をプリチャージする動作を、イコライズ回路62が行なう。
【0128】
したがって、プリチャージ動作中、メインのプリチャージ電源配線と、不良メモリセル部分200とは分離されている。
【0129】
このため、リーク電流のパスが遮断され、待機電流の増加が抑制される。
さらに、ヒューズ素子28をカットすることで、プリチャージ電源4と不良メモリセル部分200とは分離することが可能である。
【0130】
また、本実施例では、センスアンプのS2線が分離されていないので、第1の実施例のようにセンスアンプのラッチ能力が低下するという問題はない。
【0131】
図7は本発明の第4の実施例であるDRAMの要部概略ブロック図である。
第1の実施例との構成上の相違点は、以下に説明する理由により、プリチャージ電源4をなくし、プリチャージ電源配線VBL1 、VBL2 、…、VBLS を電気的にフローティング状態としたことである。
【0132】
なお、この場合も、第1の実施例と同様にセンスアンプのS2線が分離されたことによるラッチ能力の低下が問題となる可能性がある。
【0133】
そこで、この点を改善するには、図8に示す第5の実施例のDRAMのように、I/Oゲートをゲート受けI/Oゲート50とすればよい。
【0134】
第4の実施例および第5の実施例とも基本的にその動作は同様であるので、図9のタイミングチャートにより説明する。
【0135】
時刻t0 においては、正常なビット線対群中のビット線対BLn 、/BLn (n≠1、2)は、一方が電位VCCに、他方が接地電位になっており、電気的にフローティングな状態で保持されている。
【0136】
時刻t1 において、行アドレスストローブ信号/RASが、“H”レベルから“L”レベルに変化すると、時刻t2 からt5 の期間、信号BLEQがパルス的に“H”レベルとなる。
【0137】
ビット線対間が、イコライズ回路14で接続されることにより、両ビット線は共通電位1/2VCCとなって、プリチャージされたのと同様の状態となる。
【0138】
一方、上記信号BLEQが“H”レベルとなる期間の直前は、S2線の対は、信号/SOP、SONが非活性状態であるので、S2P線は電位VCCであり、S2N線は接地電位であって、フローティング状態となっている。
【0139】
信号BLEQが“H”レベルとなると、S2線はフローティング状態のまま、S2線イコライズ回路S2−EQにより結合されるので、その電位は1/2VCCとなる。
【0140】
つまり、以上の動作でビット線対、S2線対ともプリチャージされたのと同様の状態となる。
【0141】
時刻t7 で、センスアンプが活性となり、ビット線対の電位差が増幅される。このとき、不良メモリセル部分200が接続するビット線対BL1、/BL1の電位差も増幅され、情報の読出動作が行なわれる。
【0142】
時刻t10において、センスアンプは非活性状態へと変化し始め、S2線対は再びフローティング状態となって、電位差VCCで保持される。
【0143】
ビット線対も、フローティング状態で電位差VCCの状態で保持される。
このとき、ビット線対BL1および/BL1の電位は、リーク電流により低下していくが、時刻t11において一定値となると以後は変化せずリーク電流もながれなくなる。
【0144】
したがって、本実施例の構成によりプリチャージ電源4は不要となり、待機状態での消費電流の増加も抑制される。
【0145】
図10は、本発明の第6の実施例であるDRAMの要部概略ブロック図である。
【0146】
第4の実施例と異なる点は、以下の2点である。
第1点は、S2線がビット線対群単位ごとに分離されていないことである。
【0147】
第2点は、ビット線対のメモリセルが設けられる側とセンスアンプの設けられる側とがトランスファゲート60により分離可能な点である。
【0148】
以下、図11のタイミングチャートにより、その動作を説明する。
時刻t0 においては、信号BLIは“L”レベルであり、フローティングゲート60は、オフ状態であって、ビット線対のメモリセルの設けられる側とセンスアンプの設けられる側とは分離されている。
【0149】
ビット線対は、メモリセルの設けられる側は、フローティング状態であり、センスアンプの設けられる側は、センスアンプが活性状態なので、ともに電位差VCCで保持されている。
【0150】
センスアンプは活性状態であり、S2線対は、S2P線が電位VCCに、S2N線が接地電位となっている。
【0151】
時刻t1 で、行ストローブ信号/RASが“H”レベルから“L”レベルへ変化し始めた後、時刻t3 において信号BLIも“L”レベルから“H”レベルへ変化する。これにより、トランスファゲート60はオン状態となり、ビット線対のメモリセル側とセンスアンプ側が結合される。
【0152】
時刻t2 において、センスアンプは非活性となる。これにより、S2線対はフローティング状態となって、電位差VCCで保持される。
【0153】
時刻t3 からt6 までの間、信号BLEQがパルス的に“H”レベルとなる。イコライズ回路14により、フローティング状態であるビット線対が接続され、その電位は1/2VCCになる。
【0154】
一方、S2線対S2PおよびS2Nも、イコライズ回路8により接続され、電位1/2VCCになる。
【0155】
以上により、ビット線対およびS2線対はプリチャージされたのと同じ状態になる。
【0156】
続いて、時刻t8 においてセンスアンプは、活性化し始め、ビット線対の電位差をそれに接続されるメモリセルの記憶情報に応じて増幅する。
【0157】
時刻t12において信号BLIは“L”レベルとなり、トランスファゲート60は、オフ状態となる。
【0158】
ビット線対は、フローティング状態であって、電位差VCCで保持され、S2線対は、活性状態であって、S2P線は電位VCC、S2N線は接地電位である。
【0159】
欠陥メモリセル部分200と接続するビット線対BL1および/BL1の電位は、リーク電流により低下するものの、時刻t13で一定値となり、以後はリーク電流は流れない。
【0160】
以上の動作で明らかなように本実施例の構成では、プリチャージ電源が必要ない。不良ビット救済後の待機時の消費電流の増加も抑制される。
【0161】
しかも、S2線を分離していないのでセンスアンプのラッチ能力が低下するという問題もない。
【0162】
実施例6の回路の図11に示した動作方法では、センスアンプがメモリセルの記憶情報の読出、書込動作を行なわないスタンバイ状態においても、センスアンプは活性状態である。
【0163】
このため、センスアンプを構成するトランジスタのサブスレショルド電流による、スタンバイ電流が微小に流れる可能性が高まる。
【0164】
もしくは、これを避けるには、センスアンプを構成するトランジスタのしきい値電圧のみを高くする必要がある。
【0165】
そこで、本発明の第7の実施例である、スタンバイ時にはセンスアンプを非活性とする動作方法を図12にタイミングチャートとして示す。
【0166】
図11の動作と比較すると、センスアンプが活性状態となり、メモリセル情報に応じてビット線対の電位差を増幅している時刻t7 からt12以外の期間は、センスアンプが非活性となる点が異なるのみである。
【0167】
本実施例の構成においても、プリチャージ電源が必要ない。また、不良ビット救済後の待機時の消費電流の増加も抑制される。しかも、S2線を分離していなので、センスアンプのラッチ能力が低下するという問題もない。
【0168】
さらに、センスアンプを構成するトランジスタのサブスレショルド電流による、スタンバイ時の消費電流も抑制される。
【0169】
加えて、スタンバイ時にはセンスアンプが非活性であるので、センスアンプ部分にリーク電流がある場合でも、スタンバイ電流は増加しない。
【0170】
図13は、本発明の第8の実施例であるDRAMの要部概略ブロック図である。
【0171】
第6の実施例と異なる点は、以下の2点である。
第1点は、イコライズ回路14がセンスアンプ側ではなく、メモリセル側に接地されている点である。
【0172】
第2点は、イコライズ回路14は信号BLEQで制御され、S2線イコライズ回路8は信号SEQで制御されるという点である。
【0173】
以下、図14のタイミングチャートによりその動作を説明する。
第6の実施例の動作を示す図11と本質的に異なるのは、以下の点である。
【0174】
信号BLIが時刻t12において、“H”レベルから“L”レベルとなって、トランスファゲート60がオフ状態となった後、信号BLEQが、時刻t13からt16にかけて、パルス的に“H”レベルとなり、イコライズ回路14により、ビット線対のメモリセル側の電位(図中、BLn ,/BLn に相当。)が1/2VCCとなることである。
【0175】
図11においては、ビット線がVCCの電位差を持った状態でスタンバイ状態も保持されていたため、メモリセルにおいてビット線とセルの蓄積ノード間に高い電位差が常時発生していることになり、メモリセルのデータがビット線側にリークしやすくなるという可能性が増大する。
【0176】
本実施例のように、1/2VCCにして保持すれば電位差が減少しセルのリーク電流は軽減できる。つまりセルデータがビット線側にリークする量を低減することが可能となる。
【0177】
第8の実施例の回路の図14に示した動作方法では、メモリセルの記憶情報の読出、書込動作を行なわないスタンバイ状態においても、センスアンプは活性状態である。
【0178】
このため、図11の動作方法と同様、センスアンプを構成するトランジスタのサブスレショルド電流によるスタンバイ電流が微小に流れる可能性が高まる。
【0179】
そこで、本発明の第9の実施例である、スタンバイ時にはセンスアンプを非活性とする動作方法を図15にタイミングチャートとして示す。
【0180】
図14の動作と比較すると、信号BLIが“H”レベルから“L”レベルに変化する前に、信号BLEQおよび信号SEQが、時刻t13からt16までの間パルス的に“H”レベルとなり、イコライズ回路14によりビット線対の電位は1/2VCCとなり、S2線イコライズ回路8によりS2線対の電位も1/2VCCとなる。
【0181】
したがって、スタンバイ時にはビット線対およびS2線対ともに1/2VCCの電位でフローティング状態に保持される。
【0182】
以上により、センスアンプを構成するトランジスタのサブスレショルド電流によりスタンバイ電流が微小に流れることが抑制され、セルデータがビット線側にリークする量も低減される。
【0183】
さらに、スタンバイ時にはセンスアンプが非活性であるので、センスアンプ部分にリーク電流がある場合でも、スタンバイ電流は増加しない。
【0184】
図16は、本発明の第10の実施例を示すセンスアンプの回路図を示す。
第6の実施例や第8の実施例の場合のように、スタンバイ時にセンスアンプが活性状態であると、pチャネルMOSトランジスタあるいはnチャネルMOSトランジスタの一方はオフ状態ではあるものの、トランジスタのサブスレショルド電流のためにスタンバイ電流が増大する可能性がある。
【0185】
図16において説明すると、今仮に配線SAの電位が“H”であり、配線/SAの電位が“L”であるとすると、トランジスタTr2、およびTr3がオフ状態であり、このトランジスタのサブスレショルド電流により電源からグラウンドに電流が流れスタンバイ電流が増加する。
【0186】
そこでこの構成において、スタンバイ時のバックバイアスのレベルを活性時に比べてしきい値を上げるように変化させて、スタンバイ時のこのサブスレショルドリーク電流を低減することが考えられる。
【0187】
図17はこのような動作のタイミングチャート図である。
センスアンプがスタンバイ状態である時刻t1 までおよび時刻t9 以降はn チャネルMOSトランジスタのバックバイアスVBNは読出動作中の電位Vbb2 よりも低い電位にVbb1 に変化する。
【0188】
一方、pチャネルMOSトランジスタのバックバイアスVBPは、読出中の電位Vpp2 よりも高い電圧であるVpp1 に変化する。以上の動作により、スタンバイ時におけるセンスアンプを構成するトランジスタのサブスレショルドリーク電流が低減される。
なお、本実施例のようにバックバイアスを変化させることで、センスアンプを構成するトランジスタのしきい値を変化させることは、いわゆるSOI(Semiconductor on Insulator)構造のデバイスに、より適している。すなわち、CMOSトランジスタのウェル部分の寄生容量に比べて、SOI構造での寄生容量は、はるかに小さいため、上記変化のための消費電流を小さくできるからである。
【0189】
【発明の効果】
請求項1記載の半導体記憶装置においては、不良メモリセルが存在し、リーク電流が発生している複数のビット線対からなる置換単位に対して、第3の電位を供給している第3電位電源配線は、上記読出、書込の単位との接続をスイッチ手段によりカットされる。このため、待機状態での電流の増加を抑制できる。
【0190】
請求項2記載の半導体記憶装置においては、第1の配線部と第2の配線部の接続点に設けられたスイッチ手段の遮断を行えば、第1の配線部からビット線イコライズ回路を介して不良部へ流れ込む電流のカットを行い、この不良部にセンスアンプを介して電流が流れ込む経路を分離することも可能とする。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す概略ブロック図である。
【図2】第1の実施例の動作を説明するためのタイミングチャートである。
【図3】本発明の第2の実施例を示す概略ブロック図である。
【図4】第2の実施例の動作を示すタイミングチャートである。
【図5】本発明の第3の実施例を示す概略ブロック図である。
【図6】第3の実施例の動作を示すタイミングチャートである。
【図7】本発明の第4の実施例を示す概略ブロック図である。
【図8】本発明の第5の実施例を示す概略ブロック図である。
【図9】第5の実施例の動作を示すタイミングチャートである。
【図10】本発明の第6の実施例を示す概略ブロック図である。
【図11】第6の実施例の動作を示すタイミングチャートである。
【図12】本発明の第7の実施例を示すタイミングチャートである。
【図13】本発明の第8の実施例を示す概略ブロック図である。
【図14】第8の実施例の動作を示すタイミングチャートである。
【図15】本発明の第9の実施例を示すタイミングチャートである。
【図16】本発明の第10の実施例を示す回路図である。
【図17】第10の実施例の動作を示すタイミングチャートである。
【図18】従来のダイナミック型半導体記憶装置を示す概略ブロック図である。
【図19】従来のダイナミック型半導体記憶装置の動作を示すタイミングチャートである。
【符号の説明】
2 電源、4 プリチャージ電源、6 接地、8 S2線イコライズ回路、10 pチャネルMOSFET、12 nチャネルMOSFET、14 ビット線イコライズ回路、16 センスアンプ、18 I/Oゲート、20 入力データ線、22,24,26 コラム選択線、28,30 ヒューズ素子、32,34,36 コラム選択線ドライブ回路、38 Yアドレス比較回路、40 アドレス信号、50 I/Oゲート、60 トランスファゲート、62 ビット線イコライズ回路、100,102,104 ビット線対群単位、200 ショート部分。
Claims (2)
- 正規メモリセルと不良メモリセルの置換用の予備メモリセルを含み、行列状に配置された複数のメモリセルで構成されるメモリセルアレイと、
記憶情報の第1の論理レベルに対応する第1の電位を供給する第1の電源と、
前記記憶情報の第2の論理レベルに対応する第2の電位を供給する第2の電源と、
アドレス信号に応じて対応する前記複数のメモリセルの列選択を行う列選択信号が伝達される列選択線と、
前記複数のメモリセルの列に対応して配設され、前記不良メモリセルと前記予備メモリセルの置換をする場合の置換単位として前記列選択線で選択される所定数毎に単位化された複数のビット線対と、
各々が前記複数のビット線対と接続され、前記メモリセルの前記記憶情報に応じて前記第1の電位または前記第2の電位を出力する複数のセンスアンプとを備え、
前記複数のセンスアンプの各々は、
前記第1の電位が供給される第1の電源入力端と、
前記第2の電位が供給される第2の電源入力端とを含み、さらに、
前記複数のセンスアンプの前記第1の電源入力端が、対応する前記複数のビット線対の単位毎に共通に接続されかつ単位間で互いが分離された複数の第1の電源供給線と、
前記複数のセンスアンプの前記第2の電源入力端が、対応する前記複数のビット線対の単位毎に共通に接続されかつ単位間で互いが分離された複数の第2の電源供給線と、
第3の電位を供給する第3の電源と、
前記複数のビット線対の単位毎に配設され第1の方向に延在する複数の第1の配線部、および前記複数のビット線対の単位間に共通に設けられ前記複数の第1の配線部と直交する方向である第2の方向に延在する第2の配線部を有し、前記第3の電位を供給する第3の電位電源線と、
前記複数のビット線対毎に設けられ、前記メモリセルの記憶情報の読出、書込動作開始前に、前記複数のビット線対の対をなすビット線間の電位を共通にすると共に、対応する前記第1の配線部から供給される前記第3の電位との結合を開閉する複数のビット線イコライズ回路と、
前記複数のビット線対の単位間に共通に前記複数のビット線対に直交する方向に延在して設けられ、前記複数のビット線イコライズ回路の開閉を制御する信号を伝達する制御信号線と、
前記複数のビット線対の単位毎に設けられ、対応する前記第1の電源供給線と前記第2の電源供給線の電位を共通にすると共に対応する第1の配線部から供給される前記第3の電位との結合を開閉する複数の電源供給線イコライズ回路と、
前記複数の第1の配線部と前記第2の配線部との接続をそれぞれ個別にかつ不揮発的に設定できる複数のスイッチ手段とを備えた、半導体記憶装置。 - 正規メモリセルと不良メモリセルの置換用の予備メモリセルを含み、行列状に配置された複数のメモリセルで構成されるメモリセルアレイと、
記憶情報の第1の論理レベルに対応する第1の電位を供給する第1の電源と、
前記記憶情報の第2の論理レベルに対応する第2の電位を供給する第2の電源と、
アドレス信号に応じて対応する前記複数のメモリセルの列選択を行う列選択信号が伝達される列選択線と、
前記複数のメモリセルの列に対応して配設され、不良のメモリセルと予備メモリセルの置換をする場合の置換単位として前記列選択線で選択される所定数毎に単位化された複数のビット線対と、
各々が、前記複数のビット線対に対応して設けられ、前記複数のビット線対をメモリセル側とセンスアンプ側に分離する、待機時にオフ状態とされる複数のトランスファーゲートと、
前記複数のビット線対のセンスアンプ側に接続され、前記メモリセルの前記記憶情報に応じて前記第1の電位または前記第2の電位を出力する複数のセンスアンプとを備え、
前記複数のセンスアンプの各々は、
前記第1の電位が供給される第1の電源入力端と、
前記第2の電位が供給される第2の電源入力端とを含み、さらに、
前記複数のセンスアンプの前記第1の電源入力端が共通に接続された第1の電源供給線と、
前記複数のセンスアンプの前記第2の電源入力端が共通に接続された第2の電源供給線と、
第3の電位を供給する第3の電源と、
前記複数のビット線対の単位毎に配設され、第1の方向に延在する複数の第1の配線部と、前記複数のビット線対の単位間に共通に設けられ前記複数の第1の配線部と直交する方向である第2の方向に延在する第2の配線部と、前記複数のビット線対の単位間に共通に設けられ、前記第2の方向に延在する第3の配線部とを有する前記第3の電位を供給する第3の電位電源線と、
前記複数のビット線対毎に前記複数のビット線対のメモリセル側に設けられ、前記メモリセルの前記記憶情報の読出、書込動作開始前に、前記複数のビット線対のメモリセル側の対をなすビット線間の電位を共通にすると共に対応する前記第1の配線部から供給される前記第3の電位との結合を開閉する複数の第1のビット線イコライズ回路と、
前記複数のビット線対の単位間に共通に前記複数のビット線対に直交する方向に延在して設けられ、前記複数の第1のビット線イコライズ回路の開閉を制御する信号を伝達する制御信号線と、
前記複数のビット線対毎に前記複数のビット線対のセンスアンプ側に設けられ、前記メモリセルの前記記憶情報の読出、書込動作開始前に、前記複数のビット線対のセンスアンプ側の対をなすビット線間の電位を共通にすると共に前記第3の配線部から供給される前記第3の電位との結合を開閉する複数の第2のビット線イコライズ回路と、
前記メモリセルの前記記憶情報の読出、書込動作開始前に、前記第1および第2の電源供給線の電位を共通にすると共に前記第3の配線部から供給される前記第3の電位との結合を開閉する電源供給線イコライズ回路と、
前記複数の第1の配線部と前記第2の配線部との接続をそれぞれ個別にかつ不揮発的に設定できる複数のスイッチ手段とを備えた、半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32815194A JP3542649B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体記憶装置およびその動作方法 |
US08/576,351 US5666315A (en) | 1994-12-28 | 1995-12-21 | Semiconductor memory device having a redundancy function suppressible of leakage current from a defective memory cell |
KR1019950055459A KR0180282B1 (ko) | 1994-12-28 | 1995-12-23 | 불량메모리셀로부터의 누설 전류를 억제가능하게 한 용장기능을 가지는 반도체 기억장치 |
CN95120110A CN1114925C (zh) | 1994-12-28 | 1995-12-27 | 具有抑制故障存储单元漏电流冗余功能的半导体存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32815194A JP3542649B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体記憶装置およびその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08180699A JPH08180699A (ja) | 1996-07-12 |
JP3542649B2 true JP3542649B2 (ja) | 2004-07-14 |
Family
ID=18207061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32815194A Expired - Fee Related JP3542649B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体記憶装置およびその動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5666315A (ja) |
JP (1) | JP3542649B2 (ja) |
KR (1) | KR0180282B1 (ja) |
CN (1) | CN1114925C (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6208567B1 (en) * | 1997-01-31 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device capable of cutting off a leakage current in a defective array section |
JPH10214497A (ja) * | 1997-01-31 | 1998-08-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3895838B2 (ja) * | 1997-09-10 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP3292141B2 (ja) * | 1998-06-19 | 2002-06-17 | 日本電気株式会社 | 半導体記憶装置 |
US6545902B2 (en) * | 1998-08-28 | 2003-04-08 | Hitachi, Ltd. | Ferroelectric memory device |
JP2000076898A (ja) * | 1998-08-31 | 2000-03-14 | Mitsubishi Electric Corp | 半導体メモリ装置、その検査方法、および、その製造方法 |
JP4822572B2 (ja) * | 1999-09-02 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2002208298A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003132683A (ja) * | 2001-10-23 | 2003-05-09 | Hitachi Ltd | 半導体装置 |
TW556226B (en) * | 2002-04-09 | 2003-10-01 | Winbond Electronics Corp | Dual-phase pre-charging circuit and the assembled static-current elimination circuit |
US6738300B2 (en) * | 2002-08-26 | 2004-05-18 | International Business Machines Corporation | Direct read of DRAM cell using high transfer ratio |
JP4088143B2 (ja) * | 2002-11-28 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置及び行線短絡不良検出方法 |
DE102004001434B4 (de) * | 2004-01-09 | 2013-07-11 | Qimonda Ag | Speicherbauelement |
KR100712528B1 (ko) | 2005-08-26 | 2007-04-27 | 삼성전자주식회사 | 센싱마진 가변회로 및 이를 구비하는 반도체 메모리 장치 |
JP2008065971A (ja) | 2006-08-10 | 2008-03-21 | Fujitsu Ltd | 半導体メモリおよびメモリシステム |
KR102124209B1 (ko) * | 2014-04-14 | 2020-06-18 | 삼성전자주식회사 | 반도체 메모리 장치 |
TWI648737B (zh) * | 2015-11-19 | 2019-01-21 | 鈺創科技股份有限公司 | 能夠快速寫入資料的記憶體電路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063800A (ja) * | 1983-09-17 | 1985-04-12 | Toshiba Corp | 半導体メモリ |
US4666584A (en) * | 1983-12-09 | 1987-05-19 | Exxon Research And Engineering Company | Method for passivating cracking catalyst |
US4663584B1 (en) * | 1985-06-10 | 1996-05-21 | Toshiba Kk | Intermediate potential generation circuit |
US5532965A (en) * | 1995-04-13 | 1996-07-02 | Kenney; Donald M. | Memory precharge scheme using spare column |
-
1994
- 1994-12-28 JP JP32815194A patent/JP3542649B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-21 US US08/576,351 patent/US5666315A/en not_active Expired - Lifetime
- 1995-12-23 KR KR1019950055459A patent/KR0180282B1/ko not_active IP Right Cessation
- 1995-12-27 CN CN95120110A patent/CN1114925C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR960025801A (ko) | 1996-07-20 |
US5666315A (en) | 1997-09-09 |
JPH08180699A (ja) | 1996-07-12 |
CN1114925C (zh) | 2003-07-16 |
CN1135644A (zh) | 1996-11-13 |
KR0180282B1 (ko) | 1999-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3542649B2 (ja) | 半導体記憶装置およびその動作方法 | |
US6384674B2 (en) | Semiconductor device having hierarchical power supply line structure improved in operating speed | |
KR100647183B1 (ko) | 저전압 구동형 반도체 기억 장치 | |
JPH0969300A (ja) | 半導体記憶装置 | |
US6535439B2 (en) | Full stress open digit line memory device | |
KR100452322B1 (ko) | 반도체 메모리 장치의 전원전압 공급 방법 및 셀 어레이전원전압 공급회로 | |
JP3505373B2 (ja) | 半導体記憶装置 | |
JP2006127728A (ja) | 低電圧用半導体メモリ装置 | |
JP2000276896A (ja) | 半導体記憶装置 | |
JP5127435B2 (ja) | 半導体記憶装置 | |
JP3905999B2 (ja) | 半導体記憶装置 | |
US7684272B2 (en) | Semiconductor memory device with transfer switch and method of operating the device | |
JP2010277662A (ja) | 半導体装置及びその製造方法 | |
JP4357249B2 (ja) | 半導体記憶装置 | |
JP3895838B2 (ja) | 半導体記憶装置 | |
US6504784B1 (en) | Semiconductor memory device with reduced standby current | |
US6909644B2 (en) | Semiconductor memory device | |
JP2000182374A (ja) | ダイナミック型半導体メモリ | |
US6859405B2 (en) | Semiconductor memory device having improved bit line sensing operation and method for driving power in a bit line sense amplifier of the semiconductor memory device | |
JPH05128858A (ja) | 半導体記憶装置 | |
JPH0711917B2 (ja) | ダイナミツク型ram | |
JP2006127724A (ja) | 低電圧用半導体メモリ装置及びその駆動方法 | |
JP4484257B2 (ja) | 半導体記憶装置 | |
KR100871964B1 (ko) | 반도체 소자의 테스트 장치 및 방법 | |
KR930001741B1 (ko) | 스페어어레이를 가지는 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |