CN104464791A - 具有多通道区的半导体器件和包括其的半导体系统 - Google Patents

Abstract

一种半导体器件包括：第一通道区，适用于包括第一焊盘区和第一核心区，以及通过第一电力线接收第一电力信号；第二通道区，适用于包括第二焊盘区和第二核心区，以及通过第二电力线接收第一电力信号；以及开关单元，适用于：如果执行第一通道区的预定操作，则将第二电力线与第一电力稳定单元电断开，而如果执行第二通道区的预定操作，则将第一电力线与第一电力稳定单元电断开。

Description

具有多通道区的半导体器件和包括其的半导体系统

相关申请的交叉引用

本申请要求于2013年9月24日向韩国知识产权局提交的申请号为10-2013-0113307的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。

技术领域

本公开的实施例涉及半导体器件和包括所述半导体器件的半导体系统，并且更具体地涉及具有多通道区的半导体器件和包括所述半导体器件的半导体系统。

背景技术

近来，已经提出多通道半导体器件以获得高速度和高集成密度。这些多通道半导体器件可以提供至少两个具有宽带宽的通道区。多通道半导体器件中包括的每个通道区可以包括存储器单元阵列、输入/输出（I/O）焊盘和控制电路，以执行独立的操作。即，多通道半导体器件中包括的每个通道区可以作为单独输入或输出地址信号、命令信号和数据的独立的半导体器件来操作。

通常，半导体器件从外部设备接收电源电压（VDD）信号和接地电压（VSS）信号，以产生在构成每个半导体器件的内部电路的操作中所使用的内部电压信号。用于操作半导体器件的内部电路的内部电压信号可以包括供应至核心区（包括存储器单元）的核心电压（VCORE）信号、用于驱动或过驱动字线的升压电压（VPP）信号、以及施加至核心区中的NMOS晶体管的体区（或衬底）的反偏电压（VBB）信号。诸如电源电压（VDD）信号和接地电压（VSS）信号的外部电压信号以及诸如核心电压（VCORE）信号、升压电压（VPP）信号和反偏电压（VBB）信号的内部电压信号可以通过设置在半导体器件中的电源线来传送。

发明内容

根据一个实施例，一种半导体器件包括：第一通道区，适用于包括第一焊盘区和第一核心区，以及适用于通过第一电力线接收第一电力信号；第二通道区，适用于包括第二焊盘区和第二核心区，以及适用于通过第二电力线接收第一电力信号；以及开关单元，适用于如果执行第一通道区的预定操作，则将第二电力线与第一电力稳定单元电断开，以及适用于如果执行第二通道区的预定操作，则将第一电力线与第一电力稳定单元电断开。

根据一个实施例，一种半导体器件包括：第一电力线，适用于将电力信号供应至第一通道区；第二电力线，适用于将电力信号供应至第二通道区；第一开关元件，适用于如果执行第二通道区的预定操作，则将第一电力线与电力稳定单元电断开；以及第二开关元件，适用于如果执行第一通道区的预定操作，则将第二电力线与电力稳定单元电断开。

根据一个实施例，一种半导体系统包括控制器和半导体器件。控制器产生外部电力信号、第一命令信号、第二命令信号、第一地址信号和第二地址信号。半导体器件包括通过第一电力线接收外部电力信号的第一通道区、通过第二电力线接收外部电力信号的第二通道区、以及开关单元。如果执行第一通道区的预定操作，则开关单元将第二电力线与电力稳定单元电断开。此外，如果执行第二通道区的预定操作，则开关单元将第一电力线与电力稳定单元电断开。

附图说明

结合附图和所附具体描述，本发明的实施例将变得更加清楚，其中：

图1是说明根据本发明的一个实施例的半导体器件的框图；

图2是说明图1的半导体器件中包括的开关信号发生器的框图；

图3是说明图1的半导体器件中包括的开关单元的电路图；

图4是说明图1的半导体器件中包括的滤波器单元的电路图；

图5是说明根据本发明的一个实施例的半导体系统的框图。

具体实施方式

以下将参照附图来描述本发明的各种实施例。然而，本文描述的实施例仅出于说明的目的，并非意图限制本发明的范围。

参见图1，半导体器件1可以包括：第一通道区21、第二通道区22、开关信号发生器3、开关单元4和滤波器单元5。第一通道区21可以包括第一焊盘区211和第一核心区212。第二通道区22可以包括第二焊盘区222和第二核心区221。

第一焊盘区211可以包括施加有第一命令信号、第一地址信号和第一数据的多个焊盘（未示出）。焊盘区211可以包括现有的焊盘阵列的结构。第一核心区212可以包括通过第一命令信号和第一地址信号来访问以储存或输出第一数据的多个存储器单元（未示出）。存储器单元可以包括现有的开关器件和现有的存储元件。第二焊盘区222可以包括施加有第二命令信号、第二地址信号和第二数据的多个焊盘（未示出）。第二核心区221可以包括通过第二命令信号和第二地址信号来访问以储存或输出第二数据的多个存储器单元（未示出）。第一通道区21和第二通道区22中的每个都可以用作独立的半导体器件，即接收单独的命令信号和单独的地址信号以执行数据I/O操作。第一通道区21和第二通道区22可以共同地通过电力线PL7来接收从外部设备供应的接地电压VSS信号。

开关信号发生器3可以适用于接收第一内部命令信号ICMD1和第二内部命令信号ICMD2以产生第一开关信号SW1和第二开关信号SW2，第一开关信号SW1和第二开关信号SW2的电平根据是否执行第一通道区21和第二通道区22的刷新操作来设定。开关单元4可以响应于第一开关信号SW1而控制第一电力线PL1和第一电力稳定单元（未示出）之间的电连接。另外，开关单元4可以响应于第二开关信号SW2而控制第二电力线PL2和第一电力稳定单元之间的电连接。第一电力线PL1和第二电力线PL2可以分别与第一通道区21和第二通道区22电连接。第一电力线PL1和第二电力线PL2可以传送通过其中的外部电压信号。另外，开关单元4可以响应于第一开关信号SW1而控制第三电力线PL3和第二电力稳定单元（未示出）之间的电连接。开关单元4可以响应于第二开关信号SW2而控制第四电力线PL4和第二电力稳定单元之间的电连接。第三电力线PL3和第四电力线PL4可以分别与第一通道区21和第二通道区22电连接。第三电力线PL3和第四电力线PL4可以传送通过其中的内部电压信号。滤波器单元5可以电耦接在与第一通道区21连接的第五电力线PL5和与第二通道区22连接的第六电力线PL6之间。不在刷新操作中使用的外部电压信号和内部电压信号可以通过第五电力线PL5和第六电力线PL6传送。开关信号发生器3、开关单元4和滤波器单元5可以被布置在第一通道区21和第二通道区22之间。

参见图2，开关信号发生器3可以适用于包括第一开关信号发生器31和第二开关信号发生器32。第一开关信号发生器31可以包括：第一延迟单元311、第二延迟单元312、第三延迟单元313和第一信号合成器314。第二开关信号发生器32可以包括：第四延迟单元321、第五延迟单元322、第六延迟单元323和第二信号合成器324。

第一延迟单元311可以适用于将第一内部命令信号ICMD1延迟第一延迟时间以产生用于第一通道区（图1的21）的第一单元阵列刷新信号REF_CA1<1>。第二延迟单元312可以适用于将第一单元阵列刷新信号REF_CA1<1>延迟第二延迟时间以产生用于第一通道区（图1的21）的第二单元阵列刷新信号REF_CA1<2>。第三延迟单元313可以适用于将第二单元阵列刷新信号REF_CA1<2>延迟第三延迟时间以产生第一内部延迟命令信号ICMD1d。第一信号合成器314可以适用于接收第一内部命令信号ICMD1、第一单元阵列刷新信号REF_CA1<1>、第二单元阵列刷新信号REF_CA1<2>和第一内部延迟命令信号ICMD1d以产生第二开关信号SW2。当第一内部命令信号ICMD1、第一单元阵列刷新信号REF_CA1<1>、第二单元阵列刷新信号REF_CA1<2>和第一内部延迟命令信号ICMD1d中的至少一个具有逻辑“高”电平时，第一信号合成器314可以适用于输出具有逻辑“高”电平的第二开关信号SW2。在执行第一通道区21的刷新操作时的预定时段期间，第一内部延迟命令信号ICMD1d可以被产生成具有逻辑“高”电平。用于第一通道区21的第一单元阵列刷新信号和第二单元阵列刷新信号REF_CA1<1:2>可以被产生成具有逻辑“高”电平以执行第一通道区21中包括的第一单元阵列和第二单元阵列的刷新操作。

第四延迟单元321可以适用于将第二内部命令信号ICMD2延迟第四延迟时间以产生用于第二通道区（图1的22）的第一单元阵列刷新信号REF_CA2<1>。第五延迟单元322可以适用于将第一单元阵列刷新信号REF_CA2<1>延迟第五延迟时间以产生用于第二通道区（图1的22）的第二单元阵列刷新信号REF_CA2<2>。第六延迟单元323可以适用于将第二单元阵列刷新信号REF_CA2<2>延迟第六延迟时间以产生第二内部延迟命令信号ICMD2d。第二信号合成器324可以适用于接收第二内部命令信号ICMD2、第一单元阵列刷新信号REF_CA2<1>、第二单元阵列刷新信号REF_CA2<2>和第二内部延迟命令信号ICMD2d以产生第一开关信号SW1。当第二内部命令信号ICMD2、第一单元阵列刷新信号REF_CA2<1>、第二单元阵列刷新信号REF_CA2<2>和第二内部延迟命令信号ICMD2d中的至少一个具有逻辑“高”电平时，第二信号合成器324可以适用于输出具有逻辑“高”电平的第一开关信号SW1。在执行第二通道区（图1的22）的刷新操作时的预定时段期间，第二内部延迟命令信号ICMD2d可以被产生成具有逻辑“高”电平。用于第二通道区（图1的22）的第一单元阵列刷新信号和第二单元阵列刷新信号REF_CA2<1:2>可以被产生成具有逻辑“高”电平以执行第二通道区22中包括的第一单元阵列和第二单元阵列的刷新操作。

在从第一通道区21的刷新操作的开始时刻起直到第一通道区21中的第一单元阵列和第二单元阵列的刷新操作终止之后经过第三延迟时间的时刻为止这一时段期间，第一开关信号发生器31可以产生具有逻辑“高”电平的第二开关信号SW2。在从第二通道区22的刷新操作的开始时刻起直到第二通道区22中的第一单元阵列和第二单元阵列的刷新操作终止之后经过第六延迟时间的时刻为止这一时段期间，第二开关信号发生器32可以产生具有逻辑“高”电平的第一开关信号SW1。第一延迟单元311至第六延迟单元323可以是现有的延迟器，诸如反相器链。第一信号合成器314和第二信号合成器324可以是逻辑门，并且适用于执行“或”（OR）操作。

参见图3，开关单元4可以包括第一开关单元41和第二开关单元42。第一开关单元41可以包括PMOS晶体管P41、PMOS晶体管P42和电容器C41。PMOS晶体管P41可以电耦接在第一电力线PL1和节点ND41之间以用作响应于第一开关信号SW1而导通的开关元件。PMOS晶体管P42可以电耦接在第二电力线PL2和节点ND41之间以用作响应于第二开关信号SW2而导通的开关元件。电容器C41可以电耦接在节点ND41和接地电压VSS端子之间，以用作稳定第一电力线PL1和第二电力线PL2上的信号的电力稳定元件。第二开关单元42可以包括PMOS晶体管P43、PMOS晶体管P44和电容器C42。PMOS晶体管P43可以电耦接在第三电力线PL3和节点ND42之间以用作响应于第一开关信号SW1而导通的开关元件。PMOS晶体管P44可以电耦接在第四电力线PL4和节点ND42之间以用作响应于第二开关信号SW2而导通的开关元件。电容器C42可以电耦接在节点ND42和接地电压VSS端子之间，以用作稳定第三电力线PL3和第四电力线PL4上的信号的电力稳定元件。

在第二开关信号SW2通过第一通道区21的刷新操作而被驱动成具有逻辑“高”电平时，第一开关单元41的PMOS晶体管P42可以被关断以将第二电力线PL2与电容器C41电断开。在第一开关信号SW1通过第二通道区22的刷新操作而被驱动为具有逻辑“高”电平时，第一开关单元41的PMOS晶体管P41可以被关断以将第一电力线PL1与电容器C41电断开。在第二开关信号SW2通过第一通道区21的刷新操作而被驱动成具有逻辑“高”电平时，第二开关单元42的PMOS晶体管P44可以被关断以将第四电力线PL4与电容器C42电断开。在第一开关信号SW1通过第二通道区22的刷新操作而被驱动成具有逻辑“高”电平时，第二开关单元42的PMOS晶体管P43可以被关断以将第三电力线PL3与电容器C42电断开。在那时，第二开关信号SW2可以用在第一通道区21和第二通道区22的刷新操作之外的操作中。

参见图4，滤波器单元5可以包括：PMOS晶体管P51、PMOS晶体管P52和电容器C51。PMOS晶体管P51可以电耦接在第五电力线PL5和节点ND51之间以响应于接地电压VSS信号而保持导通状态。PMOS晶体管P52可以电耦接在第六电力线PL6和节点ND51之间以响应于接地电压VSS信号而保持导通状态。电容器C51可以耦接在节点ND51和接地电压VSS端子之间，以用作稳定第五电力线PL5和第六电力线PL6上的信号的电力稳定元件。

在下文中将参照图1至图4并结合执行第一通道区21的刷新操作的实例和执行第二通道区22的刷新操作的实例来描述具有上述配置的半导体器件1的操作。

当执行第一通道区21的刷新操作时，开关单元4可以产生具有逻辑“高”电平的第二开关信号SW2。因而，可以通过关断PMOS晶体管P42而将第二电力线PL2与电容器C41电断开，并且可以通过关断PMOS晶体管P44而将第四电力线PL4与电容器C42电断开。结果，在传送外部电压信号和内部电压信号至第一通道区21的第一电力线PL1和第三电力线PL3上没有噪声施加至第二电力线PL2和第四电力线PL4。

当执行第二通道区22的刷新操作时，开关单元4可以产生具有逻辑“高”电平的第一开关信号SW1。因而，可以通过关断PMOS晶体管P41而将第一电力线PL1与电容器C41电断开，并且可以通过关断PMOS晶体管P43而将第三电力线PL3与电容器C42电断开。结果，在传送外部电压信号和内部电压信号至第二通道区22的第二电力线PL2和第四电力线PL4上没有噪声施加至第一电力线PL1和第三电力线PL3。

此外，即使同时执行第一通道区21和第二通道区22的刷新操作，第五电力线PL5和第六电力线PL6也可以与电容器C51电连接。因而，不在刷新操作中使用的外部电压信号或内部电压信号可以通过第五电力线PL5和第六电力线PL6而被稳定地供应。

尽管以上实施例是结合易产生噪声的刷新操作而描述的，但是本发明构思同样可以适用于易在电力线上产生噪声的任何操作。

参见图5，半导体系统可以包括控制器6和半导体器件7。控制器6可以产生外部电压VDD信号、第一命令信号CMD1、第二命令信号CMD2、第一地址信号ADD1、第二地址信号ADD2、第一数据DATA1和第二数据DATA2以将它们施加至半导体器件7。半导体器件7可以包括第一通道区71和第二通道区72。第一通道区71可以包括通过第一命令信号CMD1和第一地址信号ADD1来访问的存储器单元（未示出），以及可以从控制器6接收第一数据DATA1或将第一数据DATA1输出至控制器6。第二通道区72可以包括通过第二命令信号CMD2和第二地址信号ADD2来访问的存储器单元（未示出），以及可以从控制器6接收第二数据DATA2或将第二数据DATA2输出至控制器6。半导体器件7可以接收外部电压VDD信号以进行操作，并且第一通道区71和第二通道区72中的每个可以包括用于接收外部电压VDD信号的电力线（未示出）。当在半导体器件7中执行刷新操作时，在传送外部电压VDD信号至第一通道区71和第二通道区72的电力线上可能产生噪声。然而，如参照图1至图4所述，半导体器件7可以被设计成使得与第一通道区71连接的电力线上没有噪声被传送至第二通道区72，并且与第二通道区72连接的电力线上没有噪声被传送至第一通道区71。即，半导体器件7可以具有与图1至图4中说明的半导体器件1大体相同的配置。因而，本申请中将不再赘述半导体器件7。

尽管已经出于说明的目的描述了本发明的具体实施例，但本领域的技术人员将理解的是，在不脱离所附权利要求所公开的本发明的范围和精神的情况下，可以进行各种修改、添加和替换。

通过以上实施例可以看出，本申请提供了以下的技术方案。

1.一种半导体器件，包括：

第一通道区，适用于包括第一核心区以及通过第一电力线接收第一电力信号；

第二通道区，适用于包括第二核心区以及通过第二电力线接收所述第一电力信号；以及

开关单元，适用于：如果执行所述第一通道区的预定操作，则将所述第二电力线与第一电力稳定单元电断开，而如果执行所述第二通道区的预定操作，则将所述第一电力线与所述第一电力稳定单元电断开。

2.根据技术方案1所述的半导体器件，

其中，所述第一通道区还包括第一焊盘区，

其中，所述第一焊盘区包括施加有第一命令信号和第一地址信号的焊盘，以及输入或输出第一数据的焊盘；以及

其中，所述第一核心区包括通过所述第一命令信号和所述第一地址信号来访问以将所述第一数据储存在其中的存储器单元。

3.根据技术方案2所述的半导体器件，

其中，所述第二通道区还包括第二焊盘区，

其中，所述第二焊盘区包括施加有第二命令信号和第二地址信号的焊盘，以及输入或输出第二数据的焊盘；以及

其中，所述第二核心区包括通过所述第二命令信号和所述第二地址信号来访问以将所述第二数据储存在其中的存储器单元。

4.根据技术方案1所述的半导体器件，

其中，所述第一电力信号是从外部设备供应的外部电力信号，或者是从所述外部电力信号产生的内部电力信号。

5.根据技术方案1所述的半导体器件，其中，所述预定操作是刷新操作。

6.根据技术方案1所述的半导体器件，其中，所述开关单元包括：

第一开关元件，适用于电耦接在所述第一电力线和所述第一电力稳定单元之间，以及响应于第一开关信号而被导通；以及

第二开关元件，适用于电耦接在所述第二电力线和所述第一电力稳定单元之间，以及响应于第二开关信号而被导通。

7.根据技术方案6所述的半导体器件，其中，如果执行所述第二通道区的所述预定操作，则所述第一开关信号将所述第一开关元件关断。

8.根据技术方案7所述的半导体器件，其中，如果执行所述第一通道区的所述预定操作，则所述第二开关信号将所述第二开关元件关断。

9.根据技术方案1所述的半导体器件，还包括开关信号发生器，所述开关信号发生器适用于：如果执行所述第一通道区的所述预定操作，则响应于第一内部命令信号而产生将所述第二电力线与所述第一电力稳定单元电断开的第二开关信号，而如果执行所述第二通道区的所述预定操作，则响应于第二内部命令信号而产生将所述第一电力线与所述第一电力稳定单元电断开的第一开关信号。

10.根据技术方案9所述的半导体器件，其中，所述开关信号发生器包括：

第一延迟单元，适用于延迟所述第一内部命令信号，以产生用于所述第一通道区中包括的第一单元阵列的刷新操作的第一单元阵列刷新信号；

第二延迟单元，适用于延迟所述第一单元阵列刷新信号，以产生用于所述第一通道区中包括的第二单元阵列的刷新操作的第二单元阵列刷新信号；

第三延迟单元，适用于延迟所述第二单元阵列刷新信号，以产生第一内部延迟命令信号；以及

第一信号合成器，适用于响应于所述第一单元阵列刷新信号和所述第二单元阵列刷新信号以及所述第一内部延迟命令信号而产生所述第二开关信号。

11.根据技术方案1所述的半导体器件，

其中，所述第一通道区还包括传送第二电力信号的第三电力线；以及

其中，所述第二通道区还包括传送所述第二电力信号的第四电力线。

12.根据技术方案11所述的半导体器件，其中，所述第二电力信号用在所述预定操作之外的操作中。

13.根据技术方案11所述的半导体器件，还包括：

开关元件对，串联电耦接在所述第三电力线和所述第四电力线之间；以及

第二电力稳定单元，与所述开关元件对之间的节点电连接，

其中，所述开关元件对是响应于偏置电压而导通的MOS晶体管。

14.一种半导体器件，包括：

第一电力线，适用于将电力信号供应至第一通道区；

第二电力线，适用于将所述电力信号供应至第二通道区；

第一开关元件，适用于：如果执行所述第二通道区的预定操作，则将所述第一电力线与电力稳定单元电断开；以及

第二开关元件，适用于：如果执行所述第一通道区的预定操作，则将所述第二电力线与所述电力稳定单元电断开。

15.根据技术方案14所述的半导体器件，其中，所述第一通道区包括：

第一焊盘区，适用于包括施加有第一命令信号和第一地址信号的焊盘，以及输入或输出第一数据的焊盘；以及

第一核心区，适用于包括通过所述第一命令信号和所述第一地址信号来访问以将所述第一数据储存在其中的存储器单元。

16.根据技术方案15所述的半导体器件，其中，所述第二通道区包括：

第二焊盘区，适用于包括施加有第二命令信号和第二地址信号的焊盘，以及输入或输出第二数据的焊盘；以及

第二核心区，适用于包括通过所述第二命令信号和所述第二地址信号来访问以将所述第二数据储存在其中的存储器单元。

17.根据技术方案14所述的半导体器件，其中，所述电力信号是从外部设备供应的外部电力信号，或者是从所述外部电力信号产生的内部电力信号。

18.根据技术方案14所述的半导体器件，其中，所述预定操作是刷新操作。

19.根据技术方案14所述的半导体器件，

其中，如果执行所述第二通道区的所述预定操作，则所述第一开关元件响应于第一开关信号而被关断；以及

其中，如果执行所述第一通道区的所述预定操作，则所述第二开关元件响应于第二开关信号而被关断。

20.一种半导体系统，包括：

控制器，适用于产生外部电力信号、第一命令信号、第二命令信号、第一地址信号和第二地址信号；以及

半导体器件，适用于包括通过第一电力线接收所述外部电力信号的第一通道区、通过第二电力线接收所述外部电力信号的第二通道区、以及开关单元，

其中，所述开关单元适用于：如果执行所述第一通道区的预定操作，则将所述第二电力线与电力稳定单元电断开，而如果执行所述第二通道区的预定操作，则将所述第一电力线与所述电力稳定单元电断开。

21.根据技术方案20所述的半导体系统，其中，所述第一通道区包括：

第一焊盘区，适用于包括施加有所述第一命令信号和所述第一地址信号的焊盘，以及输入或输出第一数据的焊盘；以及

第一核心区，适用于包括通过所述第一命令信号和所述第一地址信号来访问以将所述第一数据储存在其中的存储器单元。

22.根据技术方案21所述的半导体系统，其中，所述第二通道区包括：

第二焊盘区，适用于包括施加有所述第二命令信号和所述第二地址信号的焊盘，以及输入或输出第二数据的焊盘；以及

第二核心区，适用于包括通过所述第二命令信号和所述第二地址信号来访问以将所述第二数据储存在其中的存储器单元。

23.根据技术方案20所述的半导体系统，其中，所述预定操作是刷新操作。

24.根据技术方案20所述的半导体系统，其中，所述开关单元包括：

第一开关元件，适用于电耦接在所述第一电力线和所述电力稳定单元之间，以及响应于第一开关信号而被导通；以及

第二开关元件，适用于电耦接在所述第二电力线和所述电力稳定单元之间，以及响应于第二开关信号而被导通。

25.根据技术方案24所述的半导体系统，其中，如果执行所述第二通道区的所述预定操作，则所述第一开关信号将所述第一开关元件关断。

26.根据技术方案25所述的半导体系统，其中，如果执行所述第一通道区的所述预定操作，则所述第二开关信号将所述第二开关元件关断。

Claims (10)

1.一种半导体器件，包括：

第一通道区，适用于包括第一核心区以及通过第一电力线接收第一电力信号；

第二通道区，适用于包括第二核心区以及通过第二电力线接收所述第一电力信号；以及

开关单元，适用于：如果执行所述第一通道区的预定操作，则将所述第二电力线与第一电力稳定单元电断开，而如果执行所述第二通道区的预定操作，则将所述第一电力线与所述第一电力稳定单元电断开。

2.根据权利要求1所述的半导体器件，

其中，所述第一通道区还包括第一焊盘区，

其中，所述第一焊盘区包括施加有第一命令信号和第一地址信号的焊盘，以及输入或输出第一数据的焊盘；以及

其中，所述第一核心区包括通过所述第一命令信号和所述第一地址信号来访问以将所述第一数据储存在其中的存储器单元。

3.根据权利要求2所述的半导体器件，

其中，所述第二通道区还包括第二焊盘区，

其中，所述第二焊盘区包括施加有第二命令信号和第二地址信号的焊盘，以及输入或输出第二数据的焊盘；以及

其中，所述第二核心区包括通过所述第二命令信号和所述第二地址信号来访问以将所述第二数据储存在其中的存储器单元。

4.根据权利要求1所述的半导体器件，

其中，所述第一电力信号是从外部设备供应的外部电力信号，或者是从所述外部电力信号产生的内部电力信号。

5.根据权利要求1所述的半导体器件，其中，所述预定操作是刷新操作。

6.根据权利要求1所述的半导体器件，其中，所述开关单元包括：

第一开关元件，适用于电耦接在所述第一电力线和所述第一电力稳定单元之间，以及响应于第一开关信号而被导通；以及

第二开关元件，适用于电耦接在所述第二电力线和所述第一电力稳定单元之间，以及响应于第二开关信号而被导通。

7.根据权利要求6所述的半导体器件，其中，如果执行所述第二通道区的所述预定操作，则所述第一开关信号将所述第一开关元件关断。

8.根据权利要求7所述的半导体器件，其中，如果执行所述第一通道区的所述预定操作，则所述第二开关信号将所述第二开关元件关断。

9.根据权利要求1所述的半导体器件，还包括开关信号发生器，所述开关信号发生器适用于：如果执行所述第一通道区的所述预定操作，则响应于第一内部命令信号而产生将所述第二电力线与所述第一电力稳定单元电断开的第二开关信号，而如果执行所述第二通道区的所述预定操作，则响应于第二内部命令信号而产生将所述第一电力线与所述第一电力稳定单元电断开的第一开关信号。

10.根据权利要求9所述的半导体器件，其中，所述开关信号发生器包括：

第一延迟单元，适用于延迟所述第一内部命令信号，以产生用于所述第一通道区中包括的第一单元阵列的刷新操作的第一单元阵列刷新信号；

第二延迟单元，适用于延迟所述第一单元阵列刷新信号，以产生用于所述第一通道区中包括的第二单元阵列的刷新操作的第二单元阵列刷新信号；

第三延迟单元，适用于延迟所述第二单元阵列刷新信号，以产生第一内部延迟命令信号；以及

第一信号合成器，适用于响应于所述第一单元阵列刷新信号和所述第二单元阵列刷新信号以及所述第一内部延迟命令信号而产生所述第二开关信号。