KR20020078187A - 동기형 다이나믹 랜덤 액세스 메모리 장치 - Google Patents

Abstract

여기에 개시되는 동기형 랜덤 액세스 메모리는 둘 또는 그 보다 많은 뱅크들로 분할된 메모리 셀 어레이를 포함한다. 임의의 뱅크의 리프레쉬 동작을 위한 리프레쉬용 로우 어드레스를 생성하는 리프레쉬 카운터가 제공된다. 상기 리프레쉬 카운터는 적어도 하나의 카운터와 상기 뱅크들에 각각 대응하는 레지스터들로 구성되며, 상기 카운터는 상기 레지스터들에 의해서 공유된다.

Description

동기형 다이나믹 랜덤 액세스 메모리 장치{SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY DEVICE}

본 발명은 반도체 집적 회로들에 관한 것으로, 좀 더 구체적으로는 동기형 다이나믹 랜덤 액세스 메모리 및 동기형 그래픽 랜덤 액세스 메모리와 같은 동기형랜덤 액세스 메모리에 관한 것이다.

동기형 다이나믹 랜덤 액세스 메모리 (synchronous dynamic random access memories, SDRAM)와 동기형 그래픽 랜덤 액세스 메모리 (synchronous graphic random access memory, SGDRAM)와 같은 동기형 랜덤 액세스 메모리는 동기형 메모리 시스템에서 동작하도록 구현된다. 그러므로, 파워 다운 및 셀프 리프레쉬 모드들 동안에 클럭 인에이블 신호를 제외하고 모든 입력 및 출력 신호들은 시스템 클럭의 액티브 에지에 동기된다.

몇몇 SDRAM들은 열 어드레스를 자동적으로 생성함으로써 높은 데이터 레이트로 버스트 모드에서 버스트 데이터를 동기 방식으로 제공할 수 있고, 상기 열 어드레스는 SDRAM 내에 데이터 저장하기 위한 행들과 열들로 구성된 저장 셀들의 메모리 어레이를 지정하기 위한 것이다. 게다가, 만약 SDRAM이 2 또는 그 보다 많은 메모리 어레이 뱅크들을 포함하면, SDRAM은 프리챠지 시간을 숨기기 위해 뱅크들 사이의 인터리빙을 가능하게 한다. 그러한 SDRAM이 U.S. Patent No. 5,627,791에 "MULTIPLE BANK MEMORY WITH AUTO REFRESH TO SPECIFIED BANK"라는 제목으로 게재되어 있다.

도 1에 도시된 바와 같이, SDRAM (20)은 두 개의 뱅크 메모리 어레이들 (22, 24)을 포함하고 각 뱅크 메모리 어레이는 데이터를 저장하기 위한 행들과 열들로 구성된 저장 셀들 또는 메모리 셀들을 포함한다.

SDRAM (20) 핀들 (Vcc, Vss)에는 전원이 인가된다. 전형적인 SDRAM (20)은 3.3V 환경과 같은 저 전압 환경에서 최적의 메모리 성능을 제공한다. CLK 입력 핀을 통해 시스템 클럭 (CLK) 신호가 제공되고, CKE 입력 핀을 통해 클럭 인에이블 신호 (CKE)가 제공된다. CLK 신호는 CKE 신호에 따라 활성화되고 비활성화된다. 파워 다운 및 셀프 리프레쉬 모드들 동안 CKE 입력 신호를 제외하고 SDRAM (20)의 모든 입력 및 출력 신호들은 CLK 신호의 상승 에지에 동기된다.

칩 선택 (CS*) 입력 핀은 로우시 커맨드 디코더 (26)를 활성화되고 하이시 커맨드 디코더 (26)를 비활성화시키는 CS* 신호를 입력한다. 커맨드 디코더 (26)는 커맨드 컨트롤러 (28) 내에 포함된다. 커맨드 디코더 (26)는 RAS* 핀 상의 로우 어드레스 스트로브 (RAS*) 신호, CAS* 핀 상의 컬럼 어드레스 스트로브 (CAS*) 신호 그리고 WE* 핀 상의 WE* 신호를 포함하는 제어 신호들을 받아들인다. 커맨드 디코더 (26)는 커맨드 컨트롤러 (28)를 특정 커맨드 동작 시퀀시에 있도록 RAS*, CAS* 그리고 WE* 신호들을 디코딩한다.커맨드 컨트롤러 (28)는 디코드된 커맨드에 따라 SDRAM (20)의 다양한 회로들을 제어한다. 커맨드 컨트롤러 (28)에 의해서 생성된 커맨드에 의해서 어떤 뱅크 메모리 어레이가 선택되는 지의 여부를 정하기 위해서 뱅크 어드레스 (BA) 신호가 BA 입력 핀에 제공된다.

어드레스 입력 핀들이 입력 핀들 (A0-A10) 상에 제공된다. 이후 설명되는 바와 같이, 로우 및 컬럼 어드레스 입력 핀들이 모두 어드레스 입력 핀들 상에 제공된다. 쓰기 전달 동작 동안, 데이터가 입출력 핀들 (DQ1-DQ4)을 통해 SDRAM (20)에 공급된다. 독출 전달 동작 동안, 데이터가 입출력 핀들 (DQ1-DQ4)을 통해 SDRAM (20)로부터 출력된다. 데이터 입력 버퍼 (30)와 데이터 출력 버퍼 (32)에 대한 불연속적인 제어를 제공하기 위해 DQM 입력 핀 상에 입출력 마스크 신호가 제공된다.

SDRAM (20)은 소정의 방법으로 파워-업되고 초기화되어야 한다. 더욱이 뱅크 메모리 어레이들 (22, 24)은 모두 유휴 상태로 프리챠지되어야 한다. 뱅크 메모리 어레이들의 프리챠지는 이후 좀 더 구체적으로 설명될 프리챠지 커맨드 동작에 의해서 수행된다. 일단 유휴 상태에 있으면, 두 번의 오토-리프레쉬 (AUTO-REFRESH) 동작들이 수행되어야 한다. 일단 두 번의 오토-리프레쉬 동작들이 수행되면, SDRAM (20)은 모드 레지스터 (40)를 프로그램할 수 있다. SDRAM (20)이 파워 업될 때 모드 레지스터 (40)가 소정의 상태를 갖는다고 가정하자. 따라서, 어떤 동작 커맨드를 수행하기 이전에, 모드 레지스터 (40)가 설정되거나 프로그램되어야 한다.

모드 레지스터 (40)는 연속성이 있는 레지스터이며, 연속성이 있는 레지스터란 일단 프로그램되면 모드 레지스터 (40)가 재프로그램되거나 SDRAM (20)가 파워 다운될 때까지 프로그램 동작 코드 (OP-CODE)를 유지하는 것이다. SDRAM (20)의 프로그램 가능한 옵션들 중 대부분은 모드 레지스터 (40) 내에 저장된 동작 코드들 내에서 정의된다. 일반적으로 모드 레지스터 (40)는 A0-A10 어드레스 입력들과 BA 입력 핀를 통해 동작 코드를 제공함으로써 프로그램된다.

오토-리프레쉬 커맨드와 셀프-리프레쉬 커맨드와 같은 두 개의 리프레쉬 커맨드들이 SDRAM (20) 내에서 이용 가능하다. 셀프-리프레쉬 커맨드는 리프레쉬 컨트롤러 (34), 셀프-리프레쉬 발진기 및 타이머 (36) 그리고 리프레쉬 카운터 (38)에 의해서 수행된다. 셀프-리프레쉬 발진기 및 타이머 (36)는 셀프-리프레쉬 모드에서 오토 리프레쉬 커맨드가 생길 때 필요한 내부 타이밍을 제공하기 위해서 내부적으로 클럭 신호를 발생한다.

WE*가 하이인 상태에서 CS*, RAS* 및 CAS*를 로우로 등록함으로써 오토 리프레쉬 커맨드가 개시된다. SDRAM (20)를 동작시키는 동안 오토 리프레쉬 커맨드가 이용된다. 오토 리프레쉬 커맨드는 연속성이 없기 때문에 리프레쉬가 요구될 때마다 발생되어야 한다. 로우 어드레싱은 내부 리프레쉬 컨트롤러 (34) 및 리프레쉬 카운터 (38)에 의해서 이루어진다. 따라서, A0-A10 어드레스 입력들은 오토 리프레쉬 커맨드 동안 "don't care" 상태로서 처리된다.

도 1에 도시된 리프레쉬 카운터 (38)는, 도 2에 도시된 바와 같이, 뱅크 메모리 어레이 (22) 전용의 리프레쉬 카운터 (38A)와 뱅크 메모리 어레이 (24) 전용의 리프레쉬 카운터 (38B)를 포함한다. 이는 분할된 뱅크별로 리프레쉬용 카운터를 독립적으로 할당함으로써 특정 뱅크에서 리프레쉬가 진행되는 동안에 다른 뱅크에서 독출/기입 동작이 수행될 수 있음을 의미한다. 이러한 개념은 메모리 컨트롤러를 설계하는 디자이너에게는 다소 복잡한 제어 기능을 설계해야하는 부담이 있을 수 있지만 시스템의 전체 효율을 높이기 위해서는 필요한 기술이다.

하지만, 분할된 뱅크 수에 대응하는 카운터들이 존재해야 하기 때문에 전체 칩에서 카운터가 차지하는 레이아웃 면적이 증가되는 문제점이 있다. 게다가, 리프레쉬 컨트롤러 (34)에서 각각의 뱅크별 카운터의 동작을 제어하는 수단을 구현하는 것이 복잡해지는 또 다른 문제점이 있다.

본 발명의 목적은 리프레쉬 카운터에 의해서 점유되는 면적을 줄일 수 있는 동기형 다이나믹 랜덤 액세스 메모리 장치를 제공하는 것이다.

본 발명의 다른 목적은 리프레쉬 컨트롤러에 의한 제어가 보다 편리하게 구현 가능케하는 동기형 다아니믹 랜덤 액세스 메모리 장치를 제공하는 것이다.

도 1은 종래 기술에 따른 동기형 디램 장치의 블럭도;

도 2는 도 1에 도시된 리프레쉬 카운터를 보여주는 블럭도;

도 3은 본 발명의 제 1 실시예에 따른 리프레쉬 카운터 및 리프레쉬 컨트롤러를 보여주는 블럭도; 그리고

도 4는 본 발명의 제 2 실시예에 따른 리프레쉬 카운터 및 리프레쉬 컨트롤러를 보여주는 블럭도이다.

* 도면의 주요 부분에 대한 부호 설명 *

34 : 리프레쉬 컨트롤러38, 38', 38" : 리프레쉬 카운터

46 : 로우 멀티플렉서100 : 카운터

120, 140 : 레지스터

(구성)

상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 외부에서 인가되는 시스템 클럭에 동기되어 동작하는 동기형 메모리 장치는 복수 개의 뱅크들로 분할된 메모리 셀 어레이와; 상기 분할된 뱅크들에 각각 지정되고, 뱅크 어드레스 정보에 따라 선택적으로 동작하는 복수 개의 레지스터들과; 외부에서 인가되는 리프레쉬 커맨드를 해독하기 위한 리프레쉬 컨트롤러와; 그리고 상기 리프레쉬 컨트롤러의 제어에 따라 리프레쉬용 로우 어드레스를 발생하는 적어도 하나의 리프레쉬 카운터를 포함하며, 상기 리프레쉬 카운터는 상기 레지스터들에 의해서 공유된다.

이 실시예에 있어서, 리프레쉬 동작이 개시되면, 상기 레지스터들 중 어느 하나에 저장된 어드레스 정보가 상기 카운터에 로드된다.

이 실시예에 있어서, 리프레쉬 동작이 종료되면, 상기 카운터의 어드레스 정보가 상기 레지스터들 중 하나에 저장된다.

이 실시예에 있어서, 상기 리프레쉬 컨트롤러에 의해서 제어되는 하나 또는 그 보다 많은 카운터들을 더 포함한다.

이 실시예에 있어서, 상기 카운터들 각각은 상기 레지스터들 중 적어도 2개의 레지스터들에 의해서 공유된다.

이 실시예에 있어서, 상기 카운터들의 개수는 상기 레지스터들의 개수보다적다.

본 발명의 다른 특징에 따르면, 복수 개의 뱅크들로 분할된 메모리 셀 어레이를 가지며, 외부에서 인가되는 시스템 클럭에 동기되어 동작하는 동기형 메모리 장치의 리프레쉬 어드레스를 생성하는 방법이 제공된다. 상기 방법은 외부로부터 제공되는 리프레쉬 커맨드를 해독하는 단계와; 상기 리프레쉬 커맨드를 해독함과 동시에 상기 뱅크들 중 어느 하나의 뱅크를 선택하는 단계와; 상기 해독된 리프레쉬 커맨드에 응답하여 상기 선택된 뱅크용 리프레스 어드레스 저장용 레지스터에 저장된 어드레스 정보를 카운터에 로드하는 단계와; 그리고 상기 로드된 어드레스 정보에 응답하여 리프레쉬용 로우 어드레스를 순차적으로 생성하는 단계를 포함한다.

이 실시예에 있어서, 그렇게 생성된 어드레스를 이용한 리프레쉬 동작이 종료되면, 상기 카운터의 어드레스 정보가 상기 레지스터에 저장된다.

(실시예)

이하 본 발명의 바람직한 실시예가 참조 도면들에 의거하여 상세히 설명된다.

도 3은 본 발명에 따른 동기형 다아니믹 랜덤 액세스 메모리 장치의 리프레쉬 카운터를 보여주는 블럭도이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 동기형 다이나믹 랜덤 액세스 메모리 장치는 리프레쉬 카운터 (38')를 제외하고 도 1에 도시된 것과 동일한 구성 요소들을 포함한다. 본 발명에 따른 리프레쉬 카운터 (38')는 하나의 카운터가 다수의 레지스터들에 의해서 공유되도록 구성된다. 예를 들면, 도 3에 도시된 바와 같이, 하나의 카운터 (100)는 2개의 레지스터들 (120, 140)에 의해서 공유된다. 제 1 레지스터 (120)는 뱅크 메모리 어레이 (22)에 대응하고, 제 2 레지스터 (140)는 뱅크 메모리 어레이 (24)에 대응한다.

외부에서 인가되는 리프레쉬 커맨드는 리프레쉬 컨트롤러 (34)에 의해서 해독되고, 해독된 정보는 카운터 (100)에 인가된다. 제 1 및 제 2 레지스터들 (120, 140)은 뱅크 어드레스 정보에 따라 선택적으로 동작된다. 예를 들면, 제 1 레지스터 (120)가 동작될 때 제 2 레지스터 (140)는 유휴 상태로 유지된다. 제 2 레지스터 (140)가 동작될 때 제 1 레지스터 (120)는 유휴 상태로 유지된다. 편의상, 뱅크 메모리 어레이 (22)에 대응하는 레지스터 (120)가 동작한다는 가정하에서 리프레쉬 카운터의 동작이 설명될 것이다.

뱅크 어드레스에 따라 선택된 뱅크 메모리 어레이 (22)에 대응하는 제 1 레지스터 (120)는 이전에 저장하고 있던 로우 어드레스 정보를 카운터 (100)에 로드한다. 상기 카운터 (100)는 그렇게 로드된 로우 어드레스 정보를 이용하여 로드된 어드레스 정보의 다음의 로우 어드레스로부터 리프레쉬용 로우 어드레스를 순차적으로 생성한다. 그렇게 생성된 로우 어드레스는 로우 멀티플렉서 (46)로 제공된다. 로우 멀티플렉서 (46)에 제공되는 로우 어드레스는 로우 어드레스 버퍼 (48) 및 로우 디코더 (52)를 통해 선택된 뱅크 메모리 어레이 (22)의 워드 라인이 선택되도록 사용된다. 이후, 일련의 리프레쉬 동작이 수행된다.

만약 리프레쉬 명령이 중단되면, 카운터 (100)는 마지막으로 생성된 어드레스 정보를 제 1 레지스터 (120)에 저장한 후 다음 동작을 준비한다. 이때 뱅크 어드레스 정보는 로우 디코딩을 위해 동시에 사용된다는 것은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 뱅크 메모리 어레이 (22)에 대한 리프레쉬 동작이 수행되는 동안, 뱅크 메모리 어레이 (24)가 선택되지 않은 상태 즉, 유휴 상태로 유지되기 때문에, 뱅크 메모리 어레이 (24)에 대응하는 제 2 레지스터 (140)는 이전 어드레스 정보를 간직한 상태에 있게 된다.

도 4는 본 발명의 다른 실시예에 따른 리프레쉬 카운터를 보여주는 블럭도이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 동기형 다이나믹 랜덤 액세스 메모리 장치는 리프레쉬 카운터 (38")를 제외하고 도 1에 도시된 것과 동일한 구성 요소들을 포함한다. 그리고, 3 또는 그 보다 많은 뱅크 메모리 어레이들이 동기형 다이나믹 랜덤 액세스 메모리 장치에 제공될 것이다. 도 4에 도시된 리프레쉬 카운터 (38")는 복수 개의 카운터들 (100a-100b)과 복수 개의 레지스터들 (120a, 120b, 120c, 120d)로 구성된다. 여기서, 카운터 수는 레지스터 수보다 작다.

외부에서 인가되는 리프레쉬 커맨드는 리프레쉬 컨트롤러 (34)에 의해서 해독되고, 해독된 정보는 카운터들 (100a-100b)에 인가된다. 레지스터들 (120, 140)은 뱅크 어드레스 정보에 따라 선택적으로 동작된다. 예를 들면, 임의의 레지스터가 동작될 때 나머지 레지스터들은 유휴 상태로 유지된다. 편의상, 뱅크 메모리 어레이 (22)에 대응하는 레지스터 (120a)가 동작한다는 가정하에서 리프레쉬 카운터 (38")의 동작이 설명될 것이다.

뱅크 어드레스에 따라 선택된 뱅크 메모리 어레이 (22)에 대응하는 레지스터 (120a)는 이전에 저장하고 있던 로우 어드레스 정보를 카운터 (100a)에 로드한다.상기 카운터 (100a)는 그렇게 로드된 로우 어드레스 정보를 이용하여 로드된 어드레스 정보의 다음의 로우 어드레스로부터 리프레쉬용 로우 어드레스를 순차적으로 생성한다. 그렇게 생성된 로우 어드레스는 로우 멀티플렉서 (46)로 제공된다. 로우 멀티플렉서 (46)에 제공되는 로우 어드레스는 로우 어드레스 버퍼 (48) 및 로우 디코더 (52)를 통해 선택된 뱅크 메모리 어레이 (22)의 워드 라인이 선택되도록 사용된다. 이후, 일련의 리프레쉬 동작이 수행된다.

만약 리프레쉬 명령이 중단되면, 카운터 (100a)는 마지막으로 생성된 어드레스 정보를 레지스터 (120a)에 저장한 후 다음 동작을 준비한다. 뱅크 메모리 어레이 (22)에 대한 리프레쉬 동작이 수행되는 동안, 나머지 뱅크 메모리 어레이들이 선택되지 않은 상태 즉, 유휴 상태로 유지되기 때문에, 나머지 뱅크 메모리 어레이들에 각각 대응하는 레지스터들 (120b, 120c-120d) 각각은 이전 어드레스 정보를 간직한 상태에 있게 된다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상술한 바와 같이, 카운터가 복수의 레지스터들에 의해서 공유되도록 리프레쉬 카운터를 구현함으로써 레이아웃 면적을 줄일 수 있다. 또한, 리프레쉬 컨트롤러에 의한 제어가 보다 편리하게 구현될 수 있다.

Claims (8)

1. 외부에서 인가되는 시스템 클럭에 동기되어 동작하는 동기형 메모리 장치에 있어서:

   복수 개의 뱅크들로 분할된 메모리 셀 어레이와;

   상기 분할된 뱅크들에 각각 지정되고, 뱅크 어드레스 정보에 따라 선택적으로 동작하는 복수 개의 레지스터들과;

   외부에서 인가되는 리프레쉬 커맨드를 해독하기 위한 리프레쉬 컨트롤러와; 그리고

   상기 리프레쉬 컨트롤러의 제어에 따라 리프레쉬용 로우 어드레스를 발생하는 적어도 하나의 리프레쉬 카운터를 포함하며, 상기 리프레쉬 카운터는 상기 레지스터들에 의해서 공유되는 것을 특징으로 하는 동기형 메모리 장치.
2. 제 1 항에 있어서,

   리프레쉬 동작이 개시되면, 상기 레지스터들 중 어느 하나에 저장된 어드레스 정보가 상기 카운터에 로드되는 것을 특징으로 하는 동기형 메모리 장치.
3. 제 1 항에 있어서,

   리프레쉬 동작이 종료되면, 상기 카운터의 어드레스 정보가 상기 레지스터들 중 하나에 저장되는 것을 특징으로 하는 동기형 메모리 장치.
4. 제 1 항에 있어서,

   상기 리프레쉬 컨트롤러에 의해서 제어되는 하나 또는 그 보다 많은 카운터들을 더 포함하는 것을 특징으로 하는 동기형 메모리 장치.
5. 제 4 항에 있어서,

   상기 카운터들 각각은 상기 레지스터들 중 적어도 2개의 레지스터들에 의해서 공유되는 것을 특징으로 하는 동기형 메모리 장치.
6. 제 5 항에 있어서,

   상기 카운터들의 개수는 상기 레지스터들의 개수보다 적은 것을 특징으로 하는 동기형 메모리 장치.
7. 복수 개의 뱅크들로 분할된 메모리 셀 어레이를 가지며, 외부에서 인가되는 시스템 클럭에 동기되어 동작하는 동기형 메모리 장치의 리프레쉬 어드레스를 생성하는 방법에 있어서:

   외부로부터 제공되는 리프레쉬 커맨드를 해독하는 단계와;

   상기 리프레쉬 커맨드를 해독함과 동시에 상기 뱅크들 중 어느 하나의 뱅크를 선택하는 단계와;

   상기 해독된 리프레쉬 커맨드에 응답하여 상기 선택된 뱅크용 리프레스 어드레스 저장용 레지스터에 저장된 어드레스 정보를 카운터에 로드하는 단계와; 그리고

   상기 로드된 어드레스 정보에 응답하여 리프레쉬용 로우 어드레스를 순차적으로 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
8. 제 7 항에 있어서,

   그렇게 생성된 어드레스를 이용한 리프레쉬 동작이 종료되면, 상기 카운터의 어드레스 정보가 상기 레지스터에 저장되는 것을 특징으로 하는 방법.