KR100719378B1 - 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템 - Google Patents

빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템 Download PDF

Info

Publication number
KR100719378B1
KR100719378B1 KR1020060015208A KR20060015208A KR100719378B1 KR 100719378 B1 KR100719378 B1 KR 100719378B1 KR 1020060015208 A KR1020060015208 A KR 1020060015208A KR 20060015208 A KR20060015208 A KR 20060015208A KR 100719378 B1 KR100719378 B1 KR 100719378B1
Authority
KR
South Korea
Prior art keywords
address
circuit
output
address buffer
memory device
Prior art date
Application number
KR1020060015208A
Other languages
English (en)
Inventor
윤치원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060015208A priority Critical patent/KR100719378B1/ko
Priority to US11/673,996 priority patent/US7474587B2/en
Application granted granted Critical
Publication of KR100719378B1 publication Critical patent/KR100719378B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 제공되는 플래시 메모리 장치는 메모리 셀 어레이와; 각각이 랜덤 읽기 동작을 위한 외부 어드레스를 저장하는 복수의 어드레스 버퍼들을 갖는 어드레스 버퍼 회로와; 상기 어드레스 버퍼 회로로부터 출력되는 어드레스에 응답하여 상기 메모리 셀 어레이로부터 데이터를 감지하도록 구성된 읽기 회로와; 상기 읽기 회로에 의해서 감지된 데이터를 입력받도록 구성된 출력 데이터 래치 회로와; 그리고 상기 어드레스 버퍼 회로, 상기 읽기 회로, 그리고 상기 출력 데이터 래치 회로를 제어하도록 구성된 제어 로직을 포함하며, 상기 제어 로직은, 상기 출력 데이터 래치 회로의 데이터가 외부로 출력될 때, 상기 어드레스 버퍼 회로에 저장된 어드레스를 이용하여 감지 동작을 수행하도록 상기 어드레스 버퍼 회로 및 상기 읽기 회로를 제어한다.

Description

빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및 그것을 포함한 컴퓨팅 시스템{FLASH MEMORY DEVICE WITH RAPID RANDOM ACCESS FUNCTION AND COMPUTING SYSTEM INCLUDING THE SAME}
도 1은 본 발명에 따른 노어 플래시 메모리 장치를 보여주는 블록도이다.
도 2는 도 1에 도시된 노어 플래시 메모리 장치의 랜덤 읽기 동작을 설명하기 위한 타이밍도이다.
도 3 내지 도 4는 랜덤 읽기 동작의 연속적인 요청시 걸리는 읽기 시간을 설명하기 위한 도면이다.
도 5는 본 발명에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 메모리 셀 어레이 200 : 어드레스 버퍼 회로
300 : 제어 로직 400 : 행 선택 회로
500 : 열 선택 회로 600 : 감지 및 래치 회로
700 : 출력 데이터 래치 회로
1000, 2300 : 노어 플래시 메모리 장치
2000 : 컴퓨팅 시스템 2100 : 마이크로컴퓨터
2200 : 유저 인터페이스 2400 : 램
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 랜덤 읽기 동작을 지원하는 불 휘발성 메모리 장치에 관한 것이다.
불 휘발성 메모리 장치로서, 노어 플래시 메모리 장치는 랜덤 읽기 동작(random read operation)을 제공한다. 랜덤 읽기 동작에 의하면, 외부에서 어드레스(행 및 열 어드레스를 포함함)가 입력되면, 노어 플래시 메모리 장치는 소정의 읽기 시간(이하, "초기 읽기 시간"이라 칭함)이 경과한 후 입력된 어드레스의 데이터를 외부로 출력한다. 일반적인 노어 플래시 메모리 장치의 경우, 입력된 어드레스의 데이터를 감지하는/출력하는 동안 새로운 어드레스가 입력될 때, 새로운 어드레스의 입력에 따라 감지 동작이 수행되는 반면에 현재 감지되는/출력되는 데이터는 무효 데이터로서 처리될 것이다.
그러한 까닭에, 일반적인 노어 플래시 메모리 장치의 경우, 랜덤 읽기 동작을 연속적으로 수행하기 위해서 어드레스의 입력마다 초기 읽기 시간(또는 초기 읽기 동작)이 요구될 것이다. 다시 말해서, 일반적인 노어 플래시 메모리 장치는 N번째 어드레스의 입력에 따라 감지 동작을 수행하고, 감지 동작의 결과로서 데이터를 외부로 출력할 것이다. N번째 어드레스의 데이터가 출력된 후, 노어 플래시 메모리 장치는 외부로부터 제공되는 (N+1)번째 어드레스를 받아들여 감지 동작을 수행할 것이다. 랜덤 읽기 동작을 연속적으로 수행하고자 하는 경우, 노어 플래시 메모리 장치는 매 어드레스의 입력시 초기 읽기 시간에 대응하는 구간(이하, 초기 읽기 구간이라 칭함)을 필요로 한다. 이러한 초기 읽기 구간은 노어 플래시 메모리 장치의 읽기 속도를 향상시키는 데 즉, 연속적인 랜덤 읽기 동작을 수행하는 데 필요한 시간을 단축시키는 데 제한 요인으로 작용할 것이다.
본 발명의 목적은 읽기 속도를 향상시킬 수 있는 노어 플래시 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 초기 읽기 시간을 최소화시킬 수 있는 노어 플래시 메모리 장치를 제공하는 것이다.
상술한 제반 목적들을 달성하기 위한 본 발명의 특징에 따르면, 노어 플래시 메모리 장치는 메모리 셀 어레이와; 각각이 랜덤 읽기 동작을 위한 외부 어드레스를 저장하는 복수의 어드레스 버퍼들을 갖는 어드레스 버퍼 회로와; 상기 어드레스 버퍼 회로로부터 출력되는 어드레스에 응답하여 상기 메모리 셀 어레이로부터 데이터를 감지하도록 구성된 읽기 회로와; 상기 읽기 회로에 의해서 감지된 데이터를 입력받도록 구성된 출력 데이터 래치 회로와; 그리고 상기 어드레스 버퍼 회로, 상기 읽기 회로, 그리고 상기 출력 데이터 래치 회로를 제어하도록 구성된 제어 로직을 포함하며, 상기 제어 로직은, 상기 출력 데이터 래치 회로의 데이터가 외부로 출력될 때, 상기 어드레스 버퍼 회로에 저장된 어드레스를 이용하여 감지 동작을 수행하도록 상기 어드레스 버퍼 회로 및 상기 읽기 회로를 제어한다.
이 실시예에 있어서, 상기 제어 로직은 어드레스 버퍼들에 저장된 외부 어드레스들이 피포 방식으로 상기 읽기 회로로 출력되도록 상기 어드레스 버퍼 회로를 제어한다.
이 실시예에 있어서, 상기 어드레스 버퍼 회로는 제 1 내지 제 3 어드레스 버퍼들을 포함한다. 상기 제 1 어드레스 버퍼의 외부 어드레스에 따라 감지된 데이터가 상기 출력 데이터 래치 회로를 통해 외부로 출력될 때, 상기 읽기 회로는 상기 제어 로직의 제어하에 상기 제 2 어드레스 버퍼로부터 출력된 외부 어드레스에 응답하여 감지 동작을 수행한다. 상기 제 2 어드레스 버퍼의 외부 어드레스에 따라 감지된 데이터가 상기 출력 데이터 래치 회로를 통해 외부로 출력될 때, 상기 읽기 회로는 상기 제어 로직의 제어하에 상기 제 3 어드레스 버퍼로부터 출력된 외부 어드레스에 응답하여 감지 동작을 수행한다.
이 실시예에 있어서, 상기 감지 구간이 상기 데이터 출력 구간보다 짧다. 또는, 상기 감지 구간이 상기 데이터 출력 구간보다 길다.
이 실시예에 있어서, 상기 읽기 회로는 상기 제어 로직에 의해서 제어되며, 상기 어드레스 버퍼 회로에서 출력되는 어드레스 중 행 어드레스 신호들에 응답하여 상기 행들을 선택하는 행 선택 회로와; 상기 제어 로직에 의해서 제어되며, 상기 어드레스 버퍼 회로에서 출력되는 어드레스 중 열 어드레스 신호들에 응답하여 상기 열들을 선택하는 열 선택 회로와; 그리고 상기 제어 로직에 의해서 제어되며, 상기 선택된 행 및 열들의 메모리 셀들로부터 데이터를 감지하여 래치하는 감지 및 래치 회로를 포함한다.
이 실시예에 있어서, 랜덤 읽기 동작을 연속적으로 수행하는 데 사용되는 외부 어드레스들은 매 랜덤 읽기 동작의 감지 구간 동안 상기 어드레스 버퍼 회로의 어드레스 버퍼들에 저장된다.
이 실시예에 있어서, 랜덤 읽기 동작을 연속적으로 수행하는 데 사용되는 외부 어드레스들은 첫 번째 랜덤 읽기 동작이 수행될 때 상기 어드레스 버퍼 회로의 어드레스 버퍼들에 연속적으로 저장된다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 노어 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명에 따른 노어 플래시 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명에 따른 노어 플래시 메모리 장치(1000)는 메모리 셀 어레이(100), 어드레스 버퍼 회로(200), 제어 로직(300), 행 선택 회로(400), 열 선택 회 로(500), 감지 및 래치 회로(600), 그리고 출력 데이터 래치 회로(700)를 포함한다.
메모리 셀 어레이(100)는, 비록 도면에는 도시되지 않았지만, 행들(또는 워드 라인들)과 열들(또는 비트 라인들)로 배열된 메모리 셀들을 구비하며, 각 메모리 셀은 잘 알려진 부유 게이트 트랜지스터(floating gate transistor)로 구성될 수 있다. 하지만, 각 메모리 셀을 구성하는 트랜지스터 구조가 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 어드레스 버퍼 회로(200)는 제어 로직(300)의 제어에 따라 외부(예를 들면, 메모리 컨트롤러 또는 호스트)로부터 제공되는 어드레스(XADR)를 임시 저장하기 위한 회로이다.
어드레스 버퍼 회로(200)는 복수 개의 어드레스 버퍼들(BUF1∼BUFn)을 포함한다. 어드레스 버퍼들(BUF1∼BUFn) 각각은 제어 로직(300)의 제어 하에 외부 어드레스(XADR)를 임시 저장한다. 어드레스 버퍼들(BUF1∼BUFn)에 외부 어드레스들을 저장하는 방식은 다양하게 구현될 수 있다. 예를 들면, 어드레스 버퍼 회로(200)는 피포 방식으로 동작하도록 구현될 수 있다. 어드레스 버퍼들(BUF1∼BUFn)의 수는 랜덤 읽기 동작의 연속적인 요청에 대응하도록 결정될 것이다. 어드레스 버퍼 회로(200) 내에 복수의 어드레스 버퍼들(BUF1∼BUFn)이 구비됨에 따라, 랜덤 읽기 동작을 위해 외부에서 입력되는 외부 어드레스들을 임시 저장하는 것이 가능하다.
계속해서 도 1을 참조하면, 제어 로직(300)은 외부로부터의 제어 신호들에 응답하여 노어 플래시 메모리 장치(1000)의 전반적인 동작들을 제어하도록 구성될 것이다. 제어 로직(300)은 감지 동작 또는 데이터 출력 동작이 수행되는 동안 입력 된 외부 어드레스(XADR)를 어드레스 버퍼 회로(200)에 저장하도록 구성될 것이다. 외부 어드레스가 입력되었는 지의 여부는 다양하게 검출될 수 있다. 예를 들면, 제어 로직(300)은 입력 어드레스가 유효함을 나타내는 제어 신호(nAVD)를 이용하여 또는 어드레스 천이의 검출을 통해 외부 어드레스의 입력을 검출할 수 있다. 또는, 제어 로직(300)은 읽기 명령의 입력에 응답하여 외부 어드레스의 입력을 검출할 수도 있다. 하지만, 제어 로직(300)의 어드레스 검출 방식이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 제어 로직(300)은 어드레스 버퍼들(BUF1∼BUFn)에 저장된 어드레스들이 읽기 동작이 완료될 때마다 행 선택 회로(400) 및 열 선택 회로(500)로 순차적으로 출력되도록 어드레스 버퍼 회로(200)를 제어할 것이다. 예를 들면, 어드레스 버퍼(BUF1)에 저장된 어드레스를 이용하여 읽기 동작이 수행되는 경우, 제어 로직(300)은 읽기 동작이 완료될 때(또는 읽기 동작이 완료된 후) 어드레스 버퍼(BUF2)에 저장된 어드레스가 행 선택 회로(400) 및 열 선택 회로(500)로 출력되도록 어드레스 버퍼 회로(200)를 제어할 것이다.
행 선택 회로(400)는 제어 로직(300)에 의해서 제어되며, 어드레스 버퍼 회로(200)로부터 출력되는 어드레스(ADR) 중 행 어드레스 신호들에 응답하여 메모리 셀 어레이(100)의 워드 라인들 중 적어도 하나를 활성화시킨다. 열 선택 회로(400)는 제어 로직(300)에 의해서 제어되며, 어드레스 버퍼 회로(200)로부터 출력되는 어드레스(ADR) 중 열 어드레스 신호들에 응답하여 메모리 셀 어레이(100)의 비트 라인들을 선택한다. 감지 및 래치 회로(600)는 제어 로직(300)에 의해서 제어되며, 열 선택 회로(500)에 의해서 선택된 비트 라인들을 통해 메모리 셀 어레이(100)로부터 데이터를 감지 및 래치한다. 출력 데이터 래치 회로(700)는 제어 로직(300)에 의해서 제어되며, 감지 및 래치 회로(600)에 의해서 감지/래치된 데이터를 입력받고, 입력된 데이터를 외부로 출력한다.
이상의 설명으로부터 알 수 있듯이, 본 발명에 따른 노어 플래시 메모리 장치(1000)는 감지 동작 또는 데이터 출력 동작 동안 외부에서 입력된 어드레스를 어드레스 버퍼 회로(200)에 저장하도록 구성된다. 본 발명에 따른 노어 플래시 메모리 장치(1000)는 이전에 입력된 어드레스에 따른 감지 동작이 완료될 때 어드레스 버퍼 회로(200)에 저장된 새로운 어드레스를 이용하여 감지 동작을 수행하도록 구성된다. 이러한 제어 방식에 의하면, 데이터가 외부로 출력되는 동안, 다른 어드레스에 따른 감지 동작이 동시에 수행될 수 있다. 따라서, 본 발명에 따른 노어 플래시 메모리 장치의 읽기 속도를 향상시키는 것이 가능하다.
도 2는 본 발명에 따른 노어 플래시 메모리 장치의 랜덤 읽기 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명에 따른 노어 플래시 메모리 장치의 랜덤 읽기 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
첫 번째 랜덤 읽기 동작을 수행하기 위해서 외부에서 노어 플래시 메모리 장치(1000)로 어드레스(행 및 열 어드레스 정보를 포함함)가 제공될 것이다. 입력된 어드레스(XADR)는 제어 로직(300)의 제어하에 어드레스 버퍼(BUF1)에 저장될 것이다. 그렇게 저장된 어드레스는 제어 로직(300)의 제어하에 행 선택 회로(400)와 열 선택 회로(500)로 전달될 것이다. 행 선택 회로(400)는 제어 로직(300)의 제어에 따라 어드레스 버퍼 회로(200)로부터 출력되는 어드레스(ADR) 중 행 어드레스 신호들에 응답하여 메모리 셀 어레이(100)의 워드 라인들 중 적어도 하나를 활성화시킨다. 열 선택 회로(400)는 제어 로직(300)의 제어에 따라 어드레스 버퍼 회로(200)로부터 출력되는 어드레스(ADR) 중 열 어드레스 신호들에 응답하여 메모리 셀 어레이(100)의 비트 라인들을 선택한다. 감지 및 래치 회로(600)는 제어 로직(300)의 제어에 따라 열 선택 회로(500)에 의해서 선택된 비트 라인들을 통해 선택된 워드 라인의 메모리 셀들로부터 데이터(예를 들면, 8-워드 또는 16-워드 데이터)를 감지 및 래치한다. 출력 데이터 래치 회로(700)는 제어 로직(300)의 제어에 따라 감지 및 래치 회로(600)에 의해서 감지/래치된 데이터를 입력받고, 입력된 데이터를 클록 신호에 동기되어 외부로 출력할 것이다.
행 및 열 선택 동작과 감지 및 래치 동작을 포함한 초기 읽기 동작이 수행되는 동안, 도 2에 도시된 바와 같이, 두 번째 랜덤 읽기 동작을 위한 외부 어드레스(XADR)(행 및 열 어드레스 정보를 포함함)가 노어 플래시 메모리 장치(1000)에 제공된다고 가정하자. 첫 번째 랜덤 읽기 동작을 위해 입력된 어드레스의 초기 읽기 동작이 수행되는 동안 입력된 두 번째 랜덤 읽기 동작을 위한 외부 어드레스(XADR)는 제어 로직(300)의 제어에 따라 어드레스 버퍼(BUF2)에 저장될 것이다. 감지 및 래치 회로(600)에 저장된 데이터가 출력 데이터 래치 회로(700)로 출력될 때 또는 출력 데이터 래치 회로(700)로 출력됨과 동시에, 제어 로직(300)은 어드레스 버퍼(BUF2)에 저장된 어드레스가 행 선택 회로(400)와 열 선택 회로(500)로 전달되도록 어드레스 버퍼 회로(200)를 제어할 것이다. 어드레스 버퍼(BUF2)에 저장된 어드레 스가 행 선택 회로(400)와 열 선택 회로(500)로 전달됨에 따라, 초기 읽기 동작이 앞서 설명된 것과 동일하게 수행될 것이다. 이는 두 번째 랜덤 읽기 동작의 초기 읽기 구간이 첫 번째 랜덤 읽기 동작의 데이터 출력 구간에 의해서 감추어짐을 의미한다.
앞서 설명된 것과 마찬가지로, 두 번째 랜덤 읽기 동작의 초기 읽기 구간 동안 세 번째 랜덤 읽기 동작을 위한 어드레스가 어드레스 버퍼 회로(200)에 제공될 수 있다. 이러한 경우, 세 번째 랜덤 읽기 동작을 위한 어드레스는 제어 로직(300)의 제어하에 어드레스 버퍼(BUF3)에 저장될 것이다. 두 번째 랜던 읽기 동작의 초기 읽기 구간이 경과하면, 즉, 초기 읽기 동작에 의해서 읽혀진 데이터가 출력 데이터 래치 회로(700)로 전달되면, 제어 로직(300)은 세 번째 랜덤 읽기 동작을 위한 어드레스가 행 및 열 선택 회로들(400, 500)로 전달되게 한다. 이후 행해지는 동작은 앞서 설명된 것과 동일하게 수행되며, 그것에 대한 설명은 그러므로 생략될 것이다. 두 번째 랜덤 읽기 동작과 마찬가지로, 세 번째 랜덤 읽기 동작의 초기 읽기 구간은 두 번째 랜덤 읽기 동작의 데이터 출력 구간에 의해서 감추어질 것이다.
도 2에 도시된 랜덤 읽기 동작은 현재 수행되는 초기 읽기 동작 동안 다음에 수행될 랜덤 읽기 동작을 위한 어드레스가 입력되고 데이터 출력 시간이 감지 시간보다 길다는 가정하에서 설명되었다. 이러한 가정에 따르면, 도 3에 도시된 바와 같이, 두 번째 랜덤 읽기 동작을 위한 어드레스(ADD2)는 첫 번째 랜덤 읽기 동작의 초기 읽기 구간 동안 제어 로직(300)의 제어에 따라 어드레스 버퍼 회로(200) 내에 저장될 것이다. 두 번째 랜덤 읽기 동작의 초기 읽기 구간은, 도 3에 도시된 바와 같이, 첫 번째 랜덤 읽기 동작의 데이터 출력 구간에 의해서 감추어진다. 마찬가지로, 세 번째 랜덤 읽기 동작을 위한 어드레스(ADD3)는 두 번째 랜덤 읽기 동작의 초기 읽기 구간 동안 제어 로직(300)의 제어에 따라 어드레스 버퍼 회로(200) 내에 저장될 것이다. 세 번째 랜덤 읽기 동작의 초기 읽기 구간은, 도 3에 도시된 바와 같이, 두 번째 랜덤 읽기 동작의 데이터 출력 구간에 의해서 감추어진다. 따라서, 매 어드레스의 입력시 초기 읽기 동작을 수행해야 하는 노어 플래시 메모리 장치와 비교하여 볼 때, 도 3에서 알 수 있듯이, 본 발명의 노어 플래시 메모리 장치(1000)는 연속적으로 요청되는 랜덤 읽기 동작들을 수행하는 데 걸리는 읽기 시간(tR1<tR2)을 단축할 수 있다.
데이터 출력 시간이 감지 시간보다 짧더라도, 연속적으로 요청되는 랜덤 읽기 동작들을 수행하는 데 읽기 시간을 단축하는 것이 가능하다. 예를 들면, 도 4에 도시된 바와 같이, 매 어드레스의 입력시 초기 읽기 동작을 수행해야 하는 노어 플래시 메모리 장치와 비교하여 볼 때, 본 발명에 따른 제어 방식을 사용함으로써 연속적으로 요청되는 랜덤 읽기 동작들을 수행하는 데 읽기 시간(tR3<tR4)을 단축하는 것이 가능하다.
외부 어드레스(XADR)를 어드레스 버퍼 회로(200)에 로드하기 위한 방식이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 랜덤 읽기 동작을 연속적으로 수행하는 데 필요한 어드레스들이 어드레스 버퍼들(BUF1∼BUFn)에 연속적으로 저장될 수 있다 이러한 경우, 첫 번째 외부 어드레스가 입력될 때, 제어 로직(300)은 첫 번째 어드레스에 대응하는 감 지 동작이 앞서 설명된 것과 같은 방식으로 수행되도록 행 선택 회로(400), 열 선택 회로(500), 감지 및 래치 회로(600), 출력 데이터 래치 회로(700)를 제어할 것이다. 이후, 감지 동작이 완료될 때마다 어드레스 버퍼 회로(200)에 저장된 어드레스를 이용하여 다음의 감지 동작을 연속적으로 수행하는 것이 가능하다.
도 5는 본 발명에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
도 5를 참조하면, 본 발명에 따른 컴퓨팅 시스템(2000)은 마이크로컴퓨터(2100), 유저 인터페이스(2200), 노어 플래시 메모리 장치(2300), 그리고 램(2400)을 포함한다. 마이크로컴퓨터(2100), 유저 인터페이스(2200), 노어 플래시 메모리 장치(2300), 그리고 램(2400)은 버스(2001)에 전기적으로 연결되어 있다. 마이크로컴퓨터(2100)는 컴퓨팅 시스템(2000)의 전반적인 동작을 제어하도록 구성되며, 유저 인터페이스(2200)는 컴퓨팅 시스템(2000)과 사용자 사이의 인터페이스를 제공한다. 램(2400)은 워크 메모리로서 사용되며, 노어 플래시 메모리 장치(2300)는 도 1에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다. 마이크로컴퓨터(2100)에 의해서 랜덤 읽기 동작이 연속적으로 요청될 때, 노어 플래시 메모리 장치(2300)는 앞서 설명된 것과 같은 방식으로 데이터를 연속적으로 출력한다. 그러한 까닭에, 컴퓨팅 시스템(2000)의 동작 성능을 향상시키는 것이 가능하다.
본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 복수의 어드레스 버퍼들을 이용하여 N번째 랜덤 읽기 동작의 데이터 출력 구간과 (N+1)번째 랜덤 읽기 동작의 감지 구간을 중첩시시킴으로써 본 발명에 따른 노어 플래시 메모리 장치의 읽기 속도를 향상시키는 것이 가능하다.

Claims (11)

  1. 메모리 셀 어레이와;
    각각이 랜덤 읽기 동작을 위한 외부 어드레스를 저장하는 복수의 어드레스 버퍼들을 갖는 어드레스 버퍼 회로와;
    상기 어드레스 버퍼 회로로부터 출력되는 어드레스에 응답하여 상기 메모리 셀 어레이로부터 데이터를 감지하도록 구성된 읽기 회로와;
    상기 읽기 회로에 의해서 감지된 데이터를 입력받도록 구성된 출력 데이터 래치 회로와; 그리고
    상기 어드레스 버퍼 회로, 상기 읽기 회로, 그리고 상기 출력 데이터 래치 회로를 제어하도록 구성된 제어 로직을 포함하며,
    상기 제어 로직은, 상기 출력 데이터 래치 회로의 데이터가 외부로 출력될 때, 상기 어드레스 버퍼 회로에 저장된 어드레스를 이용하여 감지 동작을 수행하도록 상기 어드레스 버퍼 회로 및 상기 읽기 회로를 제어하는 노어 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제어 로직은 어드레스 버퍼들에 저장된 외부 어드레스들이 피포 방식으로 상기 읽기 회로로 출력되도록 상기 어드레스 버퍼 회로를 제어하는 노어 플래시 메모리 장치.
  3. 제 1 항에 있어서,
    상기 어드레스 버퍼 회로는 제 1 내지 제 3 어드레스 버퍼들을 포함하는 노어 플래시 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제 1 어드레스 버퍼의 외부 어드레스에 따라 감지된 데이터가 상기 출력 데이터 래치 회로를 통해 외부로 출력될 때, 상기 읽기 회로는 상기 제어 로직의 제어하에 상기 제 2 어드레스 버퍼로부터 출력된 외부 어드레스에 응답하여 감지 동작을 수행하는 노어 플래시 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제 2 어드레스 버퍼의 외부 어드레스에 따라 감지된 데이터가 상기 출력 데이터 래치 회로를 통해 외부로 출력될 때, 상기 읽기 회로는 상기 제어 로직의 제어하에 상기 제 3 어드레스 버퍼로부터 출력된 외부 어드레스에 응답하여 감지 동작을 수행하는 노어 플래시 메모리 장치.
  6. 제 1 항에 있어서,
    상기 감지 구간이 상기 데이터 출력 구간보다 짧은 노어 플래시 메모리 장치.
  7. 제 1 항에 있어서,
    상기 감지 구간이 상기 데이터 출력 구간보다 긴 노어 플래시 메모리 장치.
  8. 제 1 항에 있어서,
    상기 읽기 회로는
    상기 제어 로직에 의해서 제어되며, 상기 어드레스 버퍼 회로에서 출력되는 어드레스 중 행 어드레스 신호들에 응답하여 상기 행들을 선택하는 행 선택 회로와;
    상기 제어 로직에 의해서 제어되며, 상기 어드레스 버퍼 회로에서 출력되는 어드레스 중 열 어드레스 신호들에 응답하여 상기 열들을 선택하는 열 선택 회로와; 그리고
    상기 제어 로직에 의해서 제어되며, 상기 선택된 행 및 열들의 메모리 셀들로부터 데이터를 감지하여 래치하는 감지 및 래치 회로를 포함하는 노어 플래시 메모리 장치.
  9. 제 1 항에 있어서,
    랜덤 읽기 동작을 연속적으로 수행하는 데 사용되는 외부 어드레스들은 매 랜덤 읽기 동작의 감지 구간 동안 상기 어드레스 버퍼 회로의 어드레스 버퍼들에 저장되는 노어 플래시 메모리 장치.
  10. 제 1 항에 있어서,
    랜덤 읽기 동작을 연속적으로 수행하는 데 사용되는 외부 어드레스들은 첫 번째 랜덤 읽기 동작이 수행될 때 상기 어드레스 버퍼 회로의 어드레스 버퍼들에 연속적으로 저장되는 노어 플래시 메모리 장치.
  11. 제 1 항에 있어서,
    버스에 전기적으로 연결된 마이크로컴퓨터, 램, 사용자 인터페이스, 그리고 노어 플래시 메모리 장치를 포함하되, 상기 노어 플래시 메모리 장치는 청구항 1에 기재된 노어 플래시 메모리 장치인 컴퓨팅 시스템.
KR1020060015208A 2006-02-16 2006-02-16 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템 KR100719378B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060015208A KR100719378B1 (ko) 2006-02-16 2006-02-16 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템
US11/673,996 US7474587B2 (en) 2006-02-16 2007-02-12 Flash memory device with rapid random access function and computing system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015208A KR100719378B1 (ko) 2006-02-16 2006-02-16 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템

Publications (1)

Publication Number Publication Date
KR100719378B1 true KR100719378B1 (ko) 2007-05-17

Family

ID=38277496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015208A KR100719378B1 (ko) 2006-02-16 2006-02-16 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템

Country Status (2)

Country Link
US (1) US7474587B2 (ko)
KR (1) KR100719378B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892032B2 (en) 2013-02-07 2018-02-13 Sandisk Technologies Llc Management of random cache read operations
US10957410B1 (en) * 2018-03-02 2021-03-23 Crossbar, Inc. Methods and apparatus for facilitated program and erase of two-terminal memory devices
US11994994B2 (en) * 2022-04-25 2024-05-28 Analog Devices International Unlimited Company Smart prefetch buffer and queue management

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100859A (ko) * 2000-03-29 2001-11-14 마찌다 가쯔히꼬 비휘발성 반도체 기억 장치
JP2002244920A (ja) 2001-02-15 2002-08-30 Oki Electric Ind Co Ltd Ｄｒａｍインターフェース回路
US6456519B1 (en) 2000-12-29 2002-09-24 Stmicroelectronics, Inc. Circuit and method for asynchronously accessing a ferroelectric memory device
KR20040034825A (ko) * 2002-10-17 2004-04-29 삼성전자주식회사 강유전체 메모리 장치 및 그것의 제어 방법
KR20040089895A (ko) * 2003-04-15 2004-10-22 삼성전자주식회사 독출 동작과 기입 동작이 동시에 수행되는 메모리 셀어레이 구조를 가지는 집적 회로
KR20050099329A (ko) * 2004-04-09 2005-10-13 삼성전자주식회사 프로그램 시간을 단축할 수 있는 노어형 플래시 메모리장치 및 그것의 프로그램 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179788B2 (ja) * 1991-01-17 2001-06-25 三菱電機株式会社 半導体記憶装置
KR0147706B1 (ko) 1995-06-30 1998-09-15 김주용 고속 동기형 마스크 롬
US5901086A (en) * 1996-12-26 1999-05-04 Motorola, Inc. Pipelined fast-access floating gate memory architecture and method of operation
US5923615A (en) * 1998-04-17 1999-07-13 Motorlola Synchronous pipelined burst memory and method for operating same
EP1122735B1 (en) * 2000-01-31 2010-09-01 STMicroelectronics Srl Interleaved data path and output management architecture for an interleaved memory and load pulser circuit for outputting the read data
JP2002216483A (ja) 2001-01-18 2002-08-02 Toshiba Corp 半導体記憶装置
KR100543461B1 (ko) * 2003-07-22 2006-01-20 삼성전자주식회사 가변 가능한 데이터 출력 기능을 갖는 플래시 메모리 장치및 그것을 포함한 메모리 시스템
KR100564598B1 (ko) 2003-12-22 2006-03-29 삼성전자주식회사 동기식 플래쉬 메모리장치 및 이를 동작시키는 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100859A (ko) * 2000-03-29 2001-11-14 마찌다 가쯔히꼬 비휘발성 반도체 기억 장치
US6456519B1 (en) 2000-12-29 2002-09-24 Stmicroelectronics, Inc. Circuit and method for asynchronously accessing a ferroelectric memory device
JP2002244920A (ja) 2001-02-15 2002-08-30 Oki Electric Ind Co Ltd Ｄｒａｍインターフェース回路
KR20040034825A (ko) * 2002-10-17 2004-04-29 삼성전자주식회사 강유전체 메모리 장치 및 그것의 제어 방법
KR20040089895A (ko) * 2003-04-15 2004-10-22 삼성전자주식회사 독출 동작과 기입 동작이 동시에 수행되는 메모리 셀어레이 구조를 가지는 집적 회로
KR20050099329A (ko) * 2004-04-09 2005-10-13 삼성전자주식회사 프로그램 시간을 단축할 수 있는 노어형 플래시 메모리장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
US7474587B2 (en) 2009-01-06
US20070189105A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP2696026B2 (ja) 半導体記憶装置
US7599222B2 (en) Semiconductor memory device using pipelined-buffer programming and related method
KR100719377B1 (ko) 데이터 패턴을 읽는 반도체 메모리 장치
US7359240B2 (en) Flash memory device with multi level cell and burst access method therein
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
KR20080099692A (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
KR100578233B1 (ko) 동기식메모리장치의 데이터 입출력 가변제어장치
JP4190836B2 (ja) 半導体記憶装置
KR100719378B1 (ko) 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템
US6166970A (en) Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device
JP5319572B2 (ja) メモリ装置
JP5481823B2 (ja) メモリモジュール、および、メモリ用補助モジュール
KR101331738B1 (ko) 비휘발성 메모리를 위한 수정된 판독 동작
US6243291B1 (en) Two-stage pipeline sensing for page mode flash memory
US8462567B2 (en) Asynchronous semiconductor memory capable of preventing coupling noise
KR100543932B1 (ko) 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법
JPWO2007023544A1 (ja) 記憶装置、記憶装置の制御方法、および記憶制御装置の制御方法
KR100540483B1 (ko) 데이터 억세스 위치에 관계없이 연속적인 버스트 모드로 데이터를 억세스할 수 있는 반도체 메모리 장치 및 그의 구동방법
US11049530B2 (en) Semiconductor devices
KR100598114B1 (ko) 페이지 모드 동작을 수행하는 반도체 메모리 장치
US7068561B2 (en) Semiconductor memory device for controlling cell block with state machine
JPWO2004075199A1 (ja) 半導体記憶装置及び半導体記憶装置の読み出し方法
JP4206005B2 (ja) 不揮発性半導体記憶装置
KR100317323B1 (ko) 플래쉬 메모리 장치
KR20090030406A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13