KR100543932B1 - 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법 - Google Patents

초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR100543932B1
KR100543932B1 KR1020030027653A KR20030027653A KR100543932B1 KR 100543932 B1 KR100543932 B1 KR 100543932B1 KR 1020030027653 A KR1020030027653 A KR 1020030027653A KR 20030027653 A KR20030027653 A KR 20030027653A KR 100543932 B1 KR100543932 B1 KR 100543932B1
Authority
KR
South Korea
Prior art keywords
unit
cell block
tag
address
block
Prior art date
Application number
KR1020030027653A
Other languages
English (en)
Other versions
KR20040093817A (ko
Inventor
고재범
안진홍
홍상훈
김세준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030027653A priority Critical patent/KR100543932B1/ko
Priority to TW092137412A priority patent/TWI299867B/zh
Priority to US10/749,900 priority patent/US7363460B2/en
Publication of KR20040093817A publication Critical patent/KR20040093817A/ko
Application granted granted Critical
Publication of KR100543932B1 publication Critical patent/KR100543932B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 태그메모리를 구비하여 고속 동작이 가능한 메모리 장치에서 태그메모리의 초기화시간을 줄일 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 각각 M개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 N개의 단위셀블럭에, 추가적으로 M개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 N+1개의 단위셀블럭으로 구성되는 셀블럭; 상기 (N+1) ×M개의 워드라인 중에서, 적어도 어느 한 워드라인을 예비워드라인으로 할지의 여부에 대한 정보를 저장하기 위한 예비셀블럭 테이블; 상기 로우어드레스를 입력받아 N개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 상기 N+1개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하는 태그블럭; 및 상기 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 상기 태그블럭과 상기 예비셀블럭 테이블을 제어하는 제어수단을 구비하며, 상기 태그블럭은 상기 N+1개의 단위셀블럭에 각각 대응하며, 단위셀블럭에 각각 구비된 256개의 워드라인이 어떤 논리적 셀블럭어드레스에 대응되는지를 저장하기 위한 N+1개의 단위태그테이블; 및 한번의 초기화 동작으로 상기 N+1개의 단위태그테이블을 초기화시키기 위한 초기화 셋팅수단을 구비하는 메모리 장치를 제공한다.
반도체, 메모리, 초기화, 예비워드라인, 태그메모리.

Description

초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법{SEMICONDUCTOR MEMORY DEVICE WITH TAG BLOCK FOR REDUCING TIME OF INITIALIZAION OPERATION AND DRIVING METHOD THEREOF}
도1은 종래기술에 의한 메모리 장치의 블럭구성도.
도2는 도1에 도시된 태그블럭의 블럭구성도.
도3은 도1에 도시된 예비셀블럭 테이블의 블럭구성도.
도4는 도2에 도시된 단위테그테이블을 나타내는 블럭구성도.
도5는 도1에 도시된 메모리 장치의 동작을 나타내는 동작 흐름도.
도6는 본 발명의 바람직한 실시예에 따른 메모리 장치의 블럭구성도.
도7은 도6에 도시된 초기화세팅부를 나타내는 블럭구성도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 태그메모리를 사용하여 고속으로 데이터 억세스가 가능한 반도체 장치의 초기화 동작에 관한 것이다.
근래에 중앙처리장치(CPU)의 동작속도는 메모리 장치(DRAM)의 동작속도를 능가할 정도로 현저히 향상되어 왔으며, 그 결과 메모리 장치의 동작속도가 중앙처리장치의 동작속도보다 상대적으로 느려 여러가지 문제점이 발생하고 있다. 이러한 문제점을 극복하기 위해 보다 고속으로 데이터를 입출력하기 위한 다양한 구조의 메모리 장치가 개발되고 있다.
도1은 본 출원인이 2003년 2월 21일에 출원한 고속으로 데이터 억세스가 가능한 메모리 장치(출원번호 2003-11121)의 블럭구성도이다.
도1을 참조하여 살펴보면, 고속으로 데이터 억세스가 가능한 메모리 장치는 각각 256개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 8개의 단위셀블럭에, 추가적으로 256개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 9개의 단위셀블럭으로 구성되는 셀블럭(500)과, 셀블럭에(500) 구비되는 (8+1) ×256개의 워드라인 중에서, 적어도 어느 한 워드라인을 예비워드라인으로 할지의 여부에 대한 정보를 저장하기 위한 예비셀블럭 테이블(410)과, 상기 로우어드레스를 입력받아 8개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 9개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하기 위한 태그블럭(430)과, 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 태그블럭(430)과 예비셀블럭 테이블(410)을 제어하는 제어부(420)를 구비한다.
여기서 제어부(420)는 9개의 단위셀블럭중에서 선택된 하나의 단위셀블럭에 연속적으로 제1 및 제2 데이터가 억세스될 때, 제1 데이터에 대한 재저장동작은 제1 데이터를 억세스하기 위해 활성화된 워드라인에 대응하여 지정된 예비워드라인을 통해 이루어지도록 제어하게 된다.
또한 도에 도시된 메모리 장치의 제어부(420)에 입력되는 어드레스는 8 ×256개의 워드라인에 대응하고, 추가의 단위셀블럭의 구비되는 워드라인의 수만큼인 256개의 워드라인을 예비워드라인으로 지정하게 된다. 예비워드라인은 한 단위셀블럭에 있는 256개의 워드라인으로 고정적으로 정해지는 것은 아니고 메모리 장치가 동작중에서 계속해서 위치가 변하게 되는데, 이에 대해서는 뒤에서 자세히 설명한다.
도2는 도1에 도시된 태그블럭의 블럭구성도이다.
도2를 참조하여 살펴보면, 태그블럭(430)은 9개의 단위셀블럭(510 ~ 590)에 각각 구비된 256개의 워드라인이 어떤 논리적 셀블럭에 대응되는 것인지를 각각 저장하고 있는 9개의 단위태그테이블(432a~432i)과, 입력되는 논리적셀블럭어드레스(Cur_LBA)와, 입력되는 로컬어드레스(Cur_RA)에 대응되어 9개의 단위태그테이블(432a~432i)에서 출력되는 정보 -로컬어드레스(Cur_RA)에 의해 선택된 워드라인이 어떤 논리적셀블럭에 관한 것에 관한 9개의 데이터 정보- 를 각각 비교하기 위한 9개의 비교부(433a~433i)와, 9개의 비교부(433a~433i)에서 비교한 정보를 인코딩하여 물리적 셀블럭어드레스(Cur_PBA)를 출력하기 위한 인코더(434)와 9개의 단위태그테이블(432a~432i)과, 9개의 비교부(433a~433i)와 인 코더(434)를 제어하기 위한 테그제어부(436)를 구비한다.
태그블럭(430)은 예비셀블럭 테이블(420)에서 출력되는 정보(Extra_BA) -로컬어드레스(Cur_RA)에 대응하는 워드라인의 예비워드라인이 9개의 단위셀블럭(500)중에서 어떤 단위셀블럭에 있는지에 대한 정보- 를 디코딩하여, 9개의 단위태그테이블(432a~432i)중에서 하나의 단위태그테이블을 선택하기 위한 신호를 출력하는 셀블럭어드레스 디코더부(431)를 더 구비한다. 또한 태그블럭(430)은 현재 동작클럭(CK)의 물리적 셀블럭어드레스(Cur_PBA)를 한클럭 지연시켜 이전 클럭의 물리적 셀블럭어드레스(Pre_PBA)를 출력하기 위한 태그지연부(435)를 구비한다.
여기서 각각의 단위태그테이블(432a~432i)은 256개의 레지스터를 구비하고, 논리적 셀블럭어드레스가 8개이므로 각각의 레지스터는 3비트로 구성된다. 예를 들어 제1 단위태그테이블(432a)은 제1 단위셀블럭에 구비된 256개의 워드라인이 어떤 논리적셀블럭에 대한 것인지를 저장하고 있고, 제2 단위태그테이블(432b)는 제2 단위셀블럭에 구비된 256개의 워드라인이 각각 어떤 논리적셀블럭에 대한 것인지를 저장하고 있는 것이다.
각각의 단위태그테이블(432a~432i)에서 첫번째 레지스터(0)는 제1 단위셀블럭의 워드라인'WL0'의 논리적 셀블럭어드레스를 저장하고 두번째 레지스터(1)는 제1 단위셀블럭의 워드라인'WL1'의 논리적 셀블럭어드레스를 저장하고, 제256번째 레지스터(255)는 제1 단위셀블럭의 워드라인 'WL255'의 논리적 셀블럭어드레스를 저장한다.
예컨대 도2에 도시된 제1 단위태그테이블(432a)을 참조하여 살펴보면, 첫번 째 레지스터에 저장된 데이터'0'으로 인하여 제1 단위셀블럭의 워드라인(WL0)은 제2 논리적 단위셀블럭의 워드라인(WL0)에 대응하는 데이터라는 뜻이고, 255번째 레지스터에 저장된 데이터 '7'로 인하여, 제1 단위셀블럭의 워드라인(WL255)은 제8 논리적 단위셀블럭의 워드라인(WL255)에 대응하는 데이터인 것이다.
도3은 도1에 도시된 예비셀블럭 테이블(410)의 블럭구성도이다.
도3을 참조하여 살펴보면, 예비셀블럭 테이블(410)은 256개의 예비워드라인이 9개의 물리적 단위셀블럭중에서 어떤 단위셀블럭에 있는지에 대한 정보를 저장하기 위한 256개의 레지스터(411)를 구비한다. 256개의 워드라인(WL)에 대한 예비워드라인 정보를 저장하기 위해 예비셀블럭 테이블(410)에는 256개의 레지스터(411)가 있고, 각각의 레지스터(411)는 9개의 단위셀블럭에 대한 물리적 셀블럭어드레스에 대한 정보를 저장해야 하기 때문에 각각 4비트로 구현된다.
예비셀블럭 테이블(410)에 저장된 내용을 살펴보면, 워드라인(WL0)의 예비워드라인은 제2 단위셀블럭의 워드라인 'WL0'이라는 것이고(첫번째 레지스터(0) 참조), 워드라인(WL3)의 예비워드라인은 제4 단위셀블럭의 워드라인 'WL3' 이라는 뜻이다(네번째 레지스터(3) 참조). 메모리 장치의 동작중에 레지스터(411)에 저장된 내용은 계속 업데이트되며, 업데이트 될 때마다 256개의 예비워드라인에 대한 정보는 계속 바뀌게 된다.
또한, 예비셀블럭 테이블(410)는 현재 실행단계의 로컬어드레스(Cur_RA)를 입력받아 현재 실행되고 있는 로컬어드레스(Cur_RA)에 대한 예비워드라인이 어떤 단위셀블럭에 지정되었는 지를 알려주는 예비블럭 신호(Extra_BA)를 태그블럭(430) 으로 출력한다. 또한, 예비셀블럭 테이블(410)는 이전 실행단계의 로컬어드레스(Pre_RA)와, 이전 실행단계의 물리적 셀블럭어드레스(Pre_PBA)를 입력받아 예비블럭 업데이트 신호(EBT_UPDATE)에 응답하여 레지스터(411)를 업데이터하게 된다.
도4는 도2에 도시된 단위태그테이블 중 하나(432a)를 나타내는 블럭구성도이다.
도4를 참조하여 살펴보면, 단위태그테이블(432a)은 셀블럭어드레스 디코더부(431)에서 출력되는 디코딩된 신호(dec_Extra_BA)에 의해 인에이블되고, 논리적 셀블럭어드레스(Cur_LBA)와, 로컬어드레스(Cur_RA)를 입력받는다. 로컬어드레스(RA)는 로우어드레스중에서는 한 단위셀블럭에 구비된 256개의 워드라인 중 하나를 선택하기 위한 어드레스이다.
하나의 단위태그테이블(432a)은 각각 3비트의 데이터를 저장할 수 있는 256개의 레지스터를 구비하는데, 입력되는 로컬어드레스(RA)에 의해 256개의 레지스터중 하나가 선택되고, 선택된 레지스터에 저장된 데이터가 출력 논리적 셀블럭어드레스(LBA_OUT)로 된다. 또한 레지스터에 구비된 데이터를 업데이터 시킬 때에는 입력된 로컬어드레스(RA)에 의해 선택된 레지스터에, 입력되는 논리적 셀블럭어드레스(Cur_LBA)를 저장하게 된다.
도5는 도1에 도시된 메모리 장치의 동작을 나타내는 동작 흐름도이다. 이하 도1 내지 도5를 참조하여 도4에 도시된 메모리 장치의 동작에 대해서 설명한다.
도1에 도시된 메모리 장치는 입력되는 어드레스에 대응하는 단위셀블럭이 8 개인 경우에 하나의 단위셀블럭을 더 구비하여 총 8+1개의 단위셀블럭을 구비한다. 추가적으로 구비되는 하나의 단위셀블럭은 동일한 단위셀블럭에 연속해서 데이터 억세스가 일어날 때 이전 명령어에 의해 억세스된 데이터의 재저장을 위한 것이다.
도5에서는 8+1개의 단위셀블럭중에서 제1 단위셀블럭에 연속적으로 데이터가 억세스되고, 입력되는 어드레스에 의해 워드라인 WL0, WL1이 연속해서 활성화되는 것으로 가정하였다.
먼저 제1 명령어(CD0)에 의해 8+1개의 단위셀블럭 중에서 선택된 제1 단위셀블럭의 제1 워드라인(WL0)이 활성화된다. 이어서, 제1 워드라인(WL0)에 대응되는 K개의 데이터를 제1 단위셀블럭에 구비된 센스앰프로 감지 증폭한다. 이어서 제1 워드라인(WL0)에 대응하는 K개의 데이터를 데이터래치부(450)로 이동시켜 래치시킨다. 이어서, 제1 워드라인(WL0)에 대응하여 감지 증폭된 K개의 데이터가 래치된 제1 단위셀블럭의 센스앰프를 강제프리차지시킨다.
이어서 제1 명령어(CD0)가 리드명령어인 경우에는 데이터래치부(20)에 래치된 K개의 데이터중 선택된 하나의 데이터를 제1 명령어(CD0)에 대응하는 출력데이터로 출력시키고, 제1 명령어(CD0)가 라이트명령어인 경우에는 제1 명령어(CD0)에 대응하여 입력되는 데이터로 데이터래치부(20)에 래치된 K개의 데이터중 선택된 하나의 데이터를 덮어쓰게 된다.
이어서 제1 워드라인(WL0)에 대응하는 예비워드라인으로 지정된 제2 단위셀블럭의 워드라인(WL0)을 활성화시킨다. 이어서 데이터래치부(450)에 래치된 K개의 데이터를 제2 단위셀블럭의 워드라인(WL0)에 대응되는 K개의 단위셀에 재저장한다.
이어서 제2 명령어(CD1)에 대응하여 선택된 제1 단위셀블럭의 제2 워드라인(WL1)을 활성화시킨다. 이어서 제2 워드라인(WL1)에 대응하는 K개의 데이터를 감지증폭한다.
여기서 제1 명령어(CD0)에 대응하여 감지, 증폭된 K개의 데이터가 재저장 동작과 제2 명령어(CD1)에 대응하여 K개의 데이터가 감지, 증폭되는 동작은 실질적으로 같은 타이밍에 이루어진다.
이렇게 데이터를 억세스 함으로서 이전명령어에 의해 감지, 증폭된 K개의 데이터가 재저장되는 타이밍에 상관없이 다음 명령어에 의해 데이터를 감지, 증폭할 수 있게 되어, 데이터 재저장시간만큼 데이터억세스 시간을 줄일 수 있게 되는 것이다.
한편 입력되는 명령어에 의해 활성화되는 워드라인에 대해서는 하나의 예비워드라인이 필요하게 되는데, 이는 예비셀블럭 테이블에 저장되어 있다. 예비워드라인으로 지정되는 워드라인의 수는 하나의 단위셀블럭에 구비되는 워드라인의 수인 256개이다. 하나에 단위셀블럭 구비된 모든 워드라인이 예비워드라인이 고정되는 것이 아니고, 메모리 장치의 동작중에 계속 바뀌게 되는 것이다. 이는 어드레스에 대응하는 단위셀블럭보다 추가적으로 하나의 단위셀블럭을 구비함으로서 가능하게 된다.
이어서 제1 데이터 및 제2 데이터가 제1 및 제2 단위셀블럭에서 교대로 억세스되는 인터리빙모드로 동작하는 것에 대해서 살펴본다.
먼저 제1 데이터를 8+1개의 단위셀블럭중에서 선택된 제1 단위셀블럭에서 감 지 증폭한 다음 데이터래치부(450)에 래치시킨다. 이어서 제1 단위셀블럭에 제1 데이터를 재저장시키고, 상기 재저장 타이밍과 실질적으로 동일한 타이밍에 상기 8+1개의 단위셀블럭중에서 선택된 제2 단위셀블럭에서 상기 제2 데이터를 감지 증폭하여 데이터래치부(450)에 래치시킨다.
따라서 메모리장치는 데이터가 하나의 셀에 계속해서 억세스되는 경우에는 이전 데이터에 대한 재저장은 지정된 예비워드라인에 대응하는 단위셀에서 수행하고, 데이터가 단위셀에 교대로 억세스되는 경우에는 인터리빙모드로 동작함으로서, 억세스되는 패턴에 상관없이 고속으로 데이터를 억세스 할 수 있게 되는 것이다.
도1에 도시된 메모리 장치는 입력되는 셀블럭어드레스에 대응하는 8개의 단위셀블럭에다 추가적으로 하나의 단위셀블럭을 더 구비하기 때문에, 입력되는 셀블럭어드레스는 논리적 셀블럭어드레스를 뜻하는 것이고, 이를 실제 9개의 물리적 단위셀블럭 중 하나를 선택하는 물리적셀어드레스로 변환하는 변환부가 필요하게 되는데, 제어부(420)에서 태그블럭(430)을 제어하여 셀블럭어드레스 변환 동작을 하게 된다.
또한, 물리적 셀블럭어드레스를 저장하고 있는 저장부가 필요하게 되는데, 이 때의 저장부가 태그블럭(430)이며, 전술한 바와 같이 256개의 예비워드라인에 대한 정보를 저장하고 있는 저장부는 예비셀블럭테이블이다. 8+1개의 단위셀블럭이 있고, 하나의 단위셀블럭에는 256개의 워드라인이 구비된다면, 태그블럭(430)에는 9개의 단위태그테이블이 구비되고 하나의 단위테그테이블에는 256 ×3비트의 메모리셀이 필요하며, 예비블럭테이블에는 256 ×4비트의 메모리셀이 필요하다.
한편, 도1에 도시된 메모리 장치의 초기 동작시에 태그블럭에 구비된 단위태그테이블도 초기화를 해야한다. 각각 9개의 단위태그테이블(432a ~ 432i)에 구비되는 256개의 레지스터를 초기화하기 위해서는 먼저 하나의 단위태그테이블(도4의 432a 참조)을 선택해야 한다. 이어서 선택된 단위태그테이블(432a)에 구비되는 256개의 레지스터 중 하나를 선택하기 위해서 로컬어드레스 신호(Cur_RA)를 입력하고, 초기화될 물리적 셀블럭어드레스(Cur_LBA)를 입력하게 된다.
예를 들어 로컬어드레스 신호(Cur_RA)를 0 ~ 255 까지 순차적으로 증가시키면서 입력시켜 256개의 레지스터를 순차적으로 선택하고, 초기화될 물리적 셀블럭어드레스(Cur_LBA)로는 '0'을 계속해서 입력시키는 것이다. 단위태그테이블(432a)의 초기화가 끝나면, 단위테그태이블(432b)도 같은 방법으로 초기화를 한다.
따라서 9개의 단위태그테이블을 초기화하려면 모두 256 ×9번의 초기화 동작이 필요한 것이다. 고속으로 동작하기 위해 태그메모리를 구비하는 메모리 장치에서 오히려 태그메모리의 초기화 동작이 고속동작을 방해하게 되는 문제점이 생긴다.
본 발명은 태그메모리를 구비하여 고속 동작이 가능한 메모리 장치에서 태그메모리의 초기화시간을 줄일 수 있는 메모리 장치 및 그의 구동방법을 제공함을 목적으로 한다.
본 발명은 상기의 과제를 해결하기 위해 각각 M개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 N개의 단위셀블럭에, 추가적으로 M개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 N+1개의 단위셀블럭으로 구성되는 셀블럭; 상기 (N+1) ×M개의 워드라인 중에서, 적어도 어느 한 워드라인을 예비워드라인으로 할지의 여부에 대한 정보를 저장하기 위한 예비셀블럭 테이블; 상기 로우어드레스를 입력받아 N개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 상기 N+1개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하는 태그블럭; 및 상기 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 상기 태그블럭과 상기 예비셀블럭 테이블을 제어하는 제어수단을 구비하며, 상기 태그블럭은 상기 N+1개의 단위셀블럭에 각각 대응하며, 단위셀블럭에 각각 구비된 256개의 워드라인이 어떤 논리적 셀블럭어드레스에 대응되는지를 저장하기 위한 N+1개의 단위태그테이블; 및 한번의 초기화 동작으로 상기 N+1개의 단위태그테이블을 초기화시키기 위한 초기화 셋팅수단을 구비하는 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도6는 본 발명의 바람직한 실시예에 따른 메모리 장치의 블럭구성도이다.
본 실시예에 따른 메모리 장치는 각각 256개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 8개의 단위셀블럭에, 추가적으로 256개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 8+1 개의 단위셀블럭으로 구성되는 셀블럭(500)과, (8+1) ×256개의 워드라인 중에서, 적어도 어느 한 워드라인을 예비워드라인으로 할지의 여부에 대한 정보를 저장하기 위한 예비셀블럭 테이블(410)과, 로우어드레스를 입력받아 8개의 단위셀블럭중 하나를 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 8+1개의 단위셀블럭(500)중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하는 태그블럭(460)과, 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 워드라인에 대한 - 예비셀블럭 테이블(410)로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 태그블럭(460)과 예비셀블럭 테이블(410)을 제어하는 제어부(420)를 구비한다.
태그블럭(460)은 8+1개의 단위셀블럭에 각각 대응하며, 단위셀블럭에 각각 구비된 256개의 워드라인이 어떤 논리적 셀블럭어드레스에 대응되는지를 저장하기 위한 8+1개의 단위태그테이블(432a ~ 432i)과, 한번의 초기화 동작으로 8+1개의 단위태그테이블(432a ~ 432i)을 초기화시키기 위한 초기화 셋팅부(461)을 구비한다.
도7은 도6에 도시된 초기화세팅부를 나타내는 블럭구성도이다.
도7을 참조하여 살펴보면, 초기화 셋팅부(461)는 8+1개의 단위태그테이블(432a ~ 432i)에 대응하며, 일측 입력으로 8+1개의 단위태그테이블(432a ~ 432i) 모두를 선택하기 위한 초기화 선택신호(IE)를 입력받고, 타입력으로 8+1개의 단위태그테이블(432a ~ 432i)중 하나를 선택하기 위한 선택신호(dec_Extra_BA0,dec_Extra_BA1,...)를 각각 입력받는 다수의 논리합게이트(461_1a,461_2a,..)와 8+1개의 단위태그테이블(432a ~ 432i)에 대응하며, 초기화 선택신호(IE)에 응답하여 논리적 셀블럭어드레스(Cur_LBA)와 8+1개의 단위태그테이블(432a ~ 432i)을 초기화시키기 위한 초기화 신호(BN0,BN1,..)를 선택적으로 단위태그테이블(432a ~ 432i)에 출력하는 다수의 제1 멀티플렉서(461_1b,461_2b,...)와, N+1개의 단위태그테이블(432a ~ 432i)에 대응하여, 초기화 선택신호(IE)에 응답하여 단위셀블럭(432a ~ 432i)에 구비되는 256개의 워드라인을 선택하기 위한 로컬어드레스(Cur_RA)와, 하나의 단위태그테이블에 구비되는 모든 레지스터(도2 참조)를 선택하기 위한 초기화어드레스(All_RA)를 선택적으로 단위태그테이블(432a ~ 432i)에 출력하는 다수의 제2 멀티플렉서(461_1c,461_2c)를 구비한다.
이하에서는 도6 및 도7을 참조하여 본 실시예에 따른 메모리 장치의 동작을 살펴본다.
먼저 도6에 도시된 메모리 장치가 초기화 동작모드에 진입하게 되면, 태그블럭(430)에 구비되는 8+1개의 단위태그테이블(432a ~ 432i)을 동시에 선택하게 된다. 8+1개의 단위태그테이블(432a ~ 432i)의 선택은 초기화 선택신호(IE)가 N+1개의 단위태그테이블(432a ~ 432i)에 대응하여 구비되는 N+1개의 논리합게이트(461_1a, 461_1b,..)에 입력되고, 8+1개의 논리합게이트(461_1a, 461_1b,..)에 논리합게이트의 출력이 8+1개의 단위태그테이블(432a ~ 432i)을 동시에 선택하게 되는 것이다.
이어서, 다수의 제1 멀티플렉서(461_1a,461_1b,..)는 초기화 선택신호(IE)에 응답하여 초기화 신호(BN0,BN1,..)를 N+1개의 단위태그테이블(432a, 432b,..)로 각각 출력한다.
도6에 도시된 메모리 장치는 초기화 동작이 끝난 후에는 9개의 단위태그테이블(432a, 432b,..)중 8개는 각각 제1 ~ 8 논리적 셀블럭어드레스를 저장하고 있고, 하나의 단위태그테이블은 데이터 재저장을 위한 예비용 셀블럭이 된다.
따라서 초기화 동작시에 9개의 단위태그테이블(432a, 432b,..)중 8개는 서로 다른 논리적 셀블럭어드레스를 저장하게 된다. 예를 들어 제1 단위태그테이블(432a)에 구비된 256개의 레지스터는 제1 논리적 셀블럭어드레스를 저장하고 있게 되고, 제2 단위태그테이블(432b)는 제2 논리적 셀블럭어드레스를 저장하게 있게 되는 것이다.
이를 자세히 살펴보면, 전술한 바와 같이 하나의 단위태그테이블은 하나의 단위셀블럭에 구비되는 256개의 워드라인이 각각 어떤 논리적셀블럭에 대응되는 것 인가를 저장하고 있기 때문에 각각 3비트를 저장할 수 있는 256개의 레지스터를 구비하게 된다. 따라서 초기화 동작시 제1 단위태그테이블(432a)에 구비되는 256개의 레지스터에는 제1 논리적 셀블럭어드레스에 해당되는 '0'이 각각 저장되고, 제2 단위태그테이블(432b)에 구비되는 256개의 레지스터에는 제2 논리적 셀블럭어드레스 에 해당되는 '1'이 각각 저장되는 것이다.
하나의 단위태그태이블에 구비되는 256개의 레지스터에 각각 초기화되는 하나의 논리적 셀블럭어드레스를 저장하기 위해서는 제2 멀티플렉서(461_1c, 461_2c,..)에서 초기화 선택신호(IE)에 응답하여 초기화 어드레스(All_RA)가 단위태그테이블로 입력된다.
단위태그테이블은 초기화 어드레스(All_RA)이 입력되면, 구비된 256개의 레지스터에 입력되는 초기화신호(예를 들어 BN0)를 저장하게 된다.
초기화 동작이 완료된 상태에는 제1 내지 제8 단위태그테이블(432a ~ 432h)의 레지스터에는 0 ~ 7이 각각 저장되어 있게 된다. 9번째 단위태그태이블(432i)에 구비되는 256개의 레지스터는 초기화 동작시 초기화값을 저장하기 않아도 되는데,이는 9번째 단위태그태이블(432i)에 구비되는 256개의 레지스터는 예비워드라인에 대응하기 때문에 논리적셀블럭 어드레스를 저장할 필요가 없는 것이다.
따라서 종래에 단위태그테이블마다 256번을 실시하고 모든 단위태그태이블마다 초기화동작을 따로 실시함으로서 태그블럭의 초기화 동작에 많은 시간이 소모되었던 것에 비하여, 본 발명에서는 태그블럭에 구비되는 모든 단위태그테이블에 한번에 초기화동작을 실시할 수 있으므로 태그블럭의 초기화동작을 크게 단축시켰다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 태그메모리를 구비하여 고속으로 동작하는 메모리 장치에서 태그메모리의 초기화 동작을 크게 줄일 수 있어 메모리 장치의 동작속도를 더욱향상시킬 수 있게 되었다.

Claims (3)

  1. 각각 M개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 N개의 단위셀블럭에, 추가적으로 M개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 N+1개의 단위셀블럭으로 구성되는 셀블럭;
    상기 (N+1) ×M개의 워드라인 중에서, 적어도 어느 한 워드라인을 예비워드라인으로 할지의 여부에 대한 정보를 저장하기 위한 예비셀블럭 테이블;
    상기 로우어드레스를 입력받아 N개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 상기 N+1개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하는 태그블럭; 및
    상기 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 상기 태그블럭과 상기 예비셀블럭 테이블을 제어하는 제어수단
    을 구비하며, 상기 태그블럭은
    상기 N+1개의 단위셀블럭에 각각 대응하며, 단위셀블럭에 각각 구비된 256개의 워드라인이 어떤 논리적 셀블럭어드레스에 대응되는지를 저장하기 위한 N+1개의 단위태그테이블; 및
    한번의 초기화 동작으로 상기 N+1개의 단위태그테이블을 초기화시키기 위한 초기화 셋팅수단을 구비하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 초기화 셋팅수단은
    상기 N+1개의 단위태그테이블에 대응하며, 일측 입력으로 상기 N+1개의 단위태그테이블 모두를 선택하기 위한 초기화 선택신호를 입력받고, 타입력으로 상기 N+1개의 단위태그테이블중 하나를 선택하기 위한 선택신호를 각각 입력받는 다수의 논리합 수단;
    상기 N+1개의 단위태그테이블에 대응하며, 상기 초기화 선택신호에 응답하여 상기 논리적 셀블럭어드레스와 상기 N+1개의 단위태그테이블를 초기화시키기 위한 초기화 신호를 선택적으로 단위태그테이블에 출력하는 다수의 제1 멀티플렉서; 및
    상기 N+1개의 단위태그테이블에 대응하여, 상기 초기화 선택신호에 응답하여 상기 단위셀블럭에 구비되는 M개의 워드라인을 선택하기 위한 로컬어드레스와, 하나의 단위태그테이블에 구비되는 모든 레지스터를 선택하기 위한 초기화어드레스를 선택적으로 단위태그테이블에 출력하는 다수의 제2 멀티플렉서를 구비하는 것을 특징으로 하는 메모리 장치.
  3. 제 1 항의 메모리 장치를 구동하는 방법에 있어서,
    상기 메모리 장치의 초기화 동작모드에 진입하는 제1 단계;
    상기 N+1개의 단위태그테이블을 선택하는 제2 단계; 및
    상기 N+1개의 단위태그태이블 중 N개의 단위태그태이블에 각각 서로다른 논리적 셀블럭어드레스를 저장하는 제3 단계
    를 포함하는 메모리 장치의 구동방법.
KR1020030027653A 2003-04-30 2003-04-30 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법 KR100543932B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030027653A KR100543932B1 (ko) 2003-04-30 2003-04-30 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법
TW092137412A TWI299867B (en) 2003-04-30 2003-12-30 Semiconductor memory device having tag block for reducing initialization time
US10/749,900 US7363460B2 (en) 2003-04-30 2003-12-30 Semiconductor memory device having tag block for reducing initialization time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030027653A KR100543932B1 (ko) 2003-04-30 2003-04-30 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20040093817A KR20040093817A (ko) 2004-11-09
KR100543932B1 true KR100543932B1 (ko) 2006-01-23

Family

ID=33308341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027653A KR100543932B1 (ko) 2003-04-30 2003-04-30 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법

Country Status (3)

Country Link
US (1) US7363460B2 (ko)
KR (1) KR100543932B1 (ko)
TW (1) TWI299867B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060259B1 (ko) 2009-06-29 2011-08-30 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 동작 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582357B1 (ko) * 2003-12-29 2006-05-22 주식회사 하이닉스반도체 로우디코딩을 효율적으로 할 수 있는 태그블럭을 구비하는반도체 메모리 장치
KR100605586B1 (ko) * 2003-12-29 2006-07-28 주식회사 하이닉스반도체 스테이트 머신을 이용하여 셀블럭을 제어하는 반도체메모리 장치
KR100967100B1 (ko) * 2008-09-08 2010-07-01 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 워드라인 구동방법
FR2964211B1 (fr) * 2010-08-31 2012-09-21 St Microelectronics Crolles 2 Dispositif de controle d'acces a des memoires simple port
TWI634561B (zh) * 2017-03-24 2018-09-01 群聯電子股份有限公司 資料保護方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914577A (en) * 1987-07-16 1990-04-03 Icon International, Inc. Dynamic memory management system and method
JPH02217944A (ja) 1989-02-20 1990-08-30 Toshiba Corp キャッシュメモリにおけるバス監視装置
JPH0359741A (ja) * 1989-07-28 1991-03-14 Mitsubishi Electric Corp キャッシュメモリ
JP3144814B2 (ja) 1990-03-29 2001-03-12 松下電器産業株式会社 キャッシュメモリの制御方式およびキャッシュタグメモリの制御方式
US5584003A (en) * 1990-03-29 1996-12-10 Matsushita Electric Industrial Co., Ltd. Control systems having an address conversion device for controlling a cache memory and a cache tag memory
JP2938511B2 (ja) * 1990-03-30 1999-08-23 三菱電機株式会社 半導体記憶装置
JPH0465739A (ja) 1990-07-06 1992-03-02 Fuji Xerox Co Ltd メモリ制御装置
JP3289284B2 (ja) 1991-07-05 2002-06-04 日本電気株式会社 アドレス加算器付きキャッシュメモリ装置
JPH0540691A (ja) 1991-08-02 1993-02-19 Nec Corp キヤツシユメモリの故障検出装置
JPH0573704A (ja) 1991-09-17 1993-03-26 Ricoh Co Ltd 信号処理回路装置
US5469555A (en) * 1991-12-19 1995-11-21 Opti, Inc. Adaptive write-back method and apparatus wherein the cache system operates in a combination of write-back and write-through modes for a cache-based microprocessor system
JP3120928B2 (ja) 1992-07-14 2000-12-25 松下電器産業株式会社 キャッシュメモリの制御回路
US5497473A (en) * 1992-07-14 1996-03-05 Matsushita Electric Industrial Co., Ltd. Control circuit for controlling a cache memory divided into a plurality of banks
US5513335A (en) * 1992-11-02 1996-04-30 Sgs-Thomson Microelectronics, Inc. Cache tag memory having first and second single-port arrays and a dual-port array
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
JP3461947B2 (ja) 1995-02-03 2003-10-27 株式会社東芝 半導体集積回路及び半導体集積回路の消費電力低減方法
US6223248B1 (en) * 1997-04-29 2001-04-24 Texas Instruments Incorporated Circuits systems and methods for re-mapping memory row redundancy during two cycle cache access
DE69829539T2 (de) * 1997-11-26 2005-09-01 Texas Instruments Inc., Dallas Verbesserungen an oder bei Rechnerspeichern
US6286075B1 (en) * 1998-11-16 2001-09-04 Infineon Technologies Ag Method of speeding up access to a memory page using a number of M page tag registers to track a state of physical pages in a memory device having N memory banks where N is greater than M
US6557080B1 (en) * 1999-01-25 2003-04-29 Wisconsin Alumni Research Foundation Cache with dynamic control of sub-block fetching
US6408345B1 (en) * 1999-07-15 2002-06-18 Texas Instruments Incorporated Superscalar memory transfer controller in multilevel memory organization
TW451139B (en) * 1999-12-03 2001-08-21 Compal Electronics Inc A cache memory system
JP3461481B2 (ja) 1999-12-28 2003-10-27 エヌイーシーコンピュータテクノ株式会社 タグ更新制御回路
US6697909B1 (en) * 2000-09-12 2004-02-24 International Business Machines Corporation Method and apparatus for performing data access and refresh operations in different sub-arrays of a DRAM cache memory
US6452823B1 (en) * 2001-01-31 2002-09-17 Motorola, Inc. Non-volatile magnetic cache memory and method of use
US7155637B2 (en) * 2003-01-31 2006-12-26 Texas Instruments Incorporated Method and apparatus for testing embedded memory on devices with multiple processor cores

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060259B1 (ko) 2009-06-29 2011-08-30 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20040093817A (ko) 2004-11-09
TW200423133A (en) 2004-11-01
US20040221129A1 (en) 2004-11-04
US7363460B2 (en) 2008-04-22
TWI299867B (en) 2008-08-11

Similar Documents

Publication Publication Date Title
JP2696026B2 (ja) 半導体記憶装置
JP2010003348A (ja) 半導体記憶装置及び誤り訂正方法
KR100578233B1 (ko) 동기식메모리장치의 데이터 입출력 가변제어장치
KR100582357B1 (ko) 로우디코딩을 효율적으로 할 수 있는 태그블럭을 구비하는반도체 메모리 장치
US5949734A (en) Semiconductor memory device
KR100543932B1 (ko) 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법
US7212464B2 (en) Semiconductor memory device having a plurality of latch circuits coupled to each read amplifier
US7733738B2 (en) Semiconductor memory device and a data write and read method thereof
KR100598907B1 (ko) 연속적 읽기/쓰기가 가능한 플래쉬 메모리
KR100522431B1 (ko) 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치
KR100719378B1 (ko) 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템
KR100540483B1 (ko) 데이터 억세스 위치에 관계없이 연속적인 버스트 모드로 데이터를 억세스할 수 있는 반도체 메모리 장치 및 그의 구동방법
US8045408B2 (en) Semiconductor integrated circuit with multi test
US6628562B2 (en) Method and apparatus for high-speed read operation in semiconductor memory
KR100490647B1 (ko) 태그블럭을 구비하는 반도체 메모리 장치의 테스트방법
KR100605586B1 (ko) 스테이트 머신을 이용하여 셀블럭을 제어하는 반도체메모리 장치
KR100317323B1 (ko) 플래쉬 메모리 장치
KR940007533B1 (ko) 반도체 기억장치
KR100575260B1 (ko) 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법
JP2002008398A (ja) シリアルアクセスメモリおよびデータライト／リード方法
JPH06275081A (ja) 半導体記憶装置
JP2005063520A (ja) メモリ装置
JPH04162290A (ja) リード・ライト・メモリｉｃ
JPWO2006001078A1 (ja) 半導体集積回路装置
JPH03222180A (ja) 大容量半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee