KR100575260B1 - 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법 - Google Patents

고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법 Download PDF

Info

Publication number
KR100575260B1
KR100575260B1 KR1020030088356A KR20030088356A KR100575260B1 KR 100575260 B1 KR100575260 B1 KR 100575260B1 KR 1020030088356 A KR1020030088356 A KR 1020030088356A KR 20030088356 A KR20030088356 A KR 20030088356A KR 100575260 B1 KR100575260 B1 KR 100575260B1
Authority
KR
South Korea
Prior art keywords
data
input
enable signal
output
page
Prior art date
Application number
KR1020030088356A
Other languages
English (en)
Other versions
KR20050055281A (ko
Inventor
이후민
이원효
Original Assignee
(주)토마토엘에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)토마토엘에스아이 filed Critical (주)토마토엘에스아이
Priority to KR1020030088356A priority Critical patent/KR100575260B1/ko
Publication of KR20050055281A publication Critical patent/KR20050055281A/ko
Application granted granted Critical
Publication of KR100575260B1 publication Critical patent/KR100575260B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

개시된 본 발명은 스캔 기능과 상관없이 라이트 기능을 수행할 수 있도록 하며, 1-페이지가 아닌 n-페이지 단위로 라이트할 수 있도록 하여 n번 라이트 해야 할 것을 n-1번은 간접적으로 래치에 쓰고 마지막인 n번째 쓰기를 할 때 워드라인을 작동시켜 래치에 기록된 데이터가 일괄적으로 램 코아에 기록되도록 하기 위한 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속 라이트방법에 관한 것으로서, 그래픽 SRAM에 있어서, 외부로부터 입력되는 라이트 인에이블신호에 응하여 소정 데이터를 출력하는 데이터 입출력부; 외부로부터 입력되는 페이지 어드레스에 응하여 해당 페이지모듈이 동작되도록 하고, 상기 데이터 입출력부로부터 입력되는 데이터가 상기 페이지모듈을 통해 출력되도록 하는 페이지 디코더; 외부로부터 입력되는 고속 모드 인에이블 신호에 응하여 상기 페이지 모듈을 통해 입력되는 데이터를 저장하고, 외부로부터 입력되는 고속 라이트 인에이블 신호에 응하여 저장된 데이터를 램으로 출력시켜 기록되도록 하는 고속 라이트 인터페이스부; 및 외부로부터 입력되는 고속 모드 인에이블 신호, 고속 라이트 인에이블 신호, 로우 어드레스 및 라이트 인에이블을 상기 데이터 입출력부, 페이지 디코더 및 고속 라이트 인터페이스부로 출력하여 램 코아에 줄단위로 기록되도록 하는 로우 어드레스버퍼/타이밍 제어부로 이루어진 것을 특징으로 한다.

Description

고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속 라이트방법 {Graphic memory having a high speed writing and the method thereof}
도 1은 통상의 6 트랜지스터 구조를 갖는 그래픽 SRAM의 구성을 설명하기 위한 블록도,
도 2는 통상에 그래픽 램에서 이루어지는 데이터 기록방법을 설명하기 위한 도면,
도 3은 본 발명에 따른 고속 라이트 기능을 갖는 그래픽 메모리의 구성을 설명하기 위한 개략적인 블록도,
도 4는 도 3에 적용된 고속 라이트 인터페이스부의 구성을 설명하기 위한 도면,
도 5는 본 발명에 따른 고속 라이트 기능을 갖는 그래픽 램에서 데이터 쓰기 방법을 설명하기 위한 도면,
도 6은 본 발명이 멀티 칩에 적용될 경우를 설명하기 위한 도면이다.
*** 도면의 주요부분에 대한 부호설명 ***
200 : 램 코아
210 : 로우어드레스버퍼/타이밍 제어부
220 : 로우디코더/워드라인 버퍼
230 : 디펜던트 타이밍 제어부
240 : 데이터 입출력부
250 : 페이지 디코더
260 : 고속 라이트 인터페이스부
270 : 스캔 데이터 출력부
본 발명은 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속 라이트방법에 관한 것이다.
보다 상세하게는, 스캔 기능과 상관없이 라이트 기능을 수행할 수 있도록 하며, 1-페이지가 아닌 n-페이지 단위로 라이트할 수 있도록 하여 n번 라이트 해야 할 것을 n-1번은 간접적으로 래치에 쓰고 마지막인 n번째 쓰기를 할 때 워드라인을 작동시켜 래치에 기록된 데이터가 일괄적으로 램 코아에 기록되도록 하기 위한 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속 라이트방법에 관한 것이다.
일반적인 그래픽 메모리는 라이트/리드 기능 이외에 스캔 기능을 가지고 있다. 상기 스캔 기능은 그래픽 메모리에 저장되어 있는 데이터를 I/O 버스를 통하여 그래픽 메모리 외부로 출력하는 것이 아니라, 패널(Panel)의 한 줄에 해당하는 버스만큼을 동시에 출력하는 기능을 의미한다.
즉, 첨부 도면 도 2에 도시된 바와 같이 6 트랜지스터 구조를 갖는 그래픽 SRAM은 로우 디코더/워드라인 버퍼(100)와, 데이터 입출력 선택부(110)와, 데이터 입출력부(120)와, 스캔 데이터 출력부(130)로 구성된다.
상기 로우 디코더/워드라인 버퍼(100)는 어드레스 카운터(도1 참조)로부터 입력되는 로우 어드레스를 디코딩하여 m개의 워드 라인 선택신호들을 발생하거나, 또는 상기 어드레스 카운터로부터 입력되는 스캔 어드레스를 디코딩하여 m개의 워드 라인 선택신호들(WL1 ~ WLm)을 발생한다.
상기 데이터 입출력 선택부(110)는 도면으로 미도시된 제어부로부터 입력되는 페이지 선택신호에 응하여 n개의 비트 라인 쌍((BL1, BL1B) ~ (BLn, BLnB))들 중 소정 비트 라인 쌍으로부터 소정 데이터가 입력 또는 출력되도록 한다.
데이터 입출력부(120)는 상기 제어부로부터 입력되는 라이트 인에이블 신호에 응하여 상기 데이터 입출력 선택부(110)로 데이터를 입력시키고, 상기 제어부로부터 입력되는 리드 인에이블 신호에 응하여 상기 데이터 입출력 선택부(110)로부터 출력되는 데이터를 출력시킨다.
스캔 데이터 출력부(130)는 상기 제어부로부터 입력되는 스캔 인에이블 신호에 응하여 n개의 비트 라인들(BL1 ~ BLn)로부터 출력되는 데이터를 스캔 데이터(Sout)로 출력한다.
상기와 같이 구성되고 동작되는 6 트랜지스터 구조를 갖는 그래픽 SRAM에서 비트라인쌍(BIT, BITB)과 로우 디코더/워드라인 버퍼(100)는 스캔 기능과 함께 라이트 기능을 수행할 때마다 워드라인을 열어주도록 설정되어 있다. 즉 워드라인은 로우(RAW) 단위로 열어주도록 설정되어 있기 때문에 라이트 기능을 수행할 때마다 액세스(Access )되어야 할 부분 이외에도 나머지 로우 부분을 액세스하는 것과 동일한 동작이 이루어진다.
이를 첨부 도면 도 2를 참조하여 좀더 상세히 기술하면, 그래픽 램에 데이터를 라이트 할 때 데이터에 대하여 하나의 어드레스가 할당되어있다. 그러므로 데이터를 램에 라이트하기 위하여 할당되는 어드레스를 설정하고, 하나의 데이터를 램으로 출력한 후 라이트 인에이블 신호를 출력하여 하나의 저장장소인 램셀에 하나의 데이터를 기록하게 된다. 즉 n개의 로우 데이터를 한 줄 쓰기 위하여 n번의 어드레스를 설정해야 하고, n번의 라이트 인에이블 신호를 램으로 출력시켜야 한 줄을 라이트 할 수 있게 된다.
따라서, 라이트 기능 수행시 불필요한 전류가 소모된다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술에 따른 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 스캔 기능과 상관없이 라이트 기능을 수행할 수 있도록 하며, 1-페이지가 아닌 n-페이지 단위로 라이트할 수 있도록 하여 n번 라이트 해야 할 것을 n-1번은 간접적으로 래치에 쓰고 마지막인 n번째 쓰기를 할 때 워드라인을 작동시켜 래치에 기록된 데이터가 일괄적으로 램 코아에 기록되도록 함으로써 워드라인의 작동빈도를 획기적으로 감소시켜 전류소모를 최소화할 수 있도록 하는 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속 라이트방법을 제공하는데 있다.
또한, 본 발명의 목적은 램셀로의 액세스 회수를 줄여 스캔 기능을 인한 쓰기 기능의 제약도 획기적으로 줄일 수 있도록 하기 위한 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속 라이트방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예는, 그래픽 SRAM에 있어서, 외부로부터 입력되는 라이트 인에이블신호에 응하여 소정 데이터를 출력하는 데이터 입출력부; 외부로부터 입력되는 페이지 어드레스에 응하여 해당 페이지모듈이 동작되도록 하고, 상기 데이터 입출력부로부터 입력되는 데이터가 상기 페이지모듈을 통해 출력되도록 하는 페이지 디코더; 외부로부터 입력되는 고속 모드 인에이블 신호에 응하여 상기 페이지 모듈을 통해 입력되는 데이터를 저장하고, 외부로부터 입력되는 고속 라이트 인에이블 신호에 응하여 저장된 데이터를 램으로 출력시켜 기록되도록 하는 고속 라이트 인터페이스부; 및 외부로부터 입력되는 고속 모드 인에이블 신호, 고속 라이트 인에이블 신호, 로우 어드레스 및 라이트 인에이블을 상기 데이터 입출력부, 페이지 디코더 및 고속 라이트 인터페이스부로 출력하여 램 코아에 줄단위로 기록되도록 하는 로우 어드레스버퍼/타이밍 제어부로 이루어진 것을 특징으로 한다.
또한, 본 발명은 상기 고속 라이트 인터페이스부가 라이트 동작을 수행하고 있는 동안에 상기 로우 어드레스버퍼/타이밍 제어부로부터 입력되는 스캔 인에이블 신호에 응하여 스캔 데이터 출력부를 통해 스캔 데이터가 출력되도록 하는 로우 디코더/워드라인 버퍼를 포함하여 구성된 것을 특징으로 한다.
그리고, 상기 고속 라이트 인터페이스부는, 램 코어에 기록된 데이터를 출력하는 페이지 먹스부; 상기 페이지 디코로부터 입력되는 선택신호에 의해 선택되고, 상기 고속모드 인에이블 신호에 응하여 구동하여, 상기 페이지 먹스부를 통해 출력되는 데이터를 입력받는 데이터 래치부; 래치를 통해 상기 페이지 먹스부로부터 선택된 페이지 신호의 역상과 고속 모드 인에이블 신호를 받아 출력단으로 하이레벨의 신호가 출력되도록 하는 제 1게이트 회로; 상기 제 1 게이트 회로의 출력신호와 먹스 인에이블 신호를 입력받아, 두 신호가 모두 하이레벨의 신호인 경우 출력단으로 하이레벨의 신호가 출력되도록 하는 제 2 게이트 회로; 및 상기 제 2 게이트 회로의 하이레벨 신호를 라이트 인에이블 신호로 인식하여 현재 데이터 래치부에 저장된 데이터를 램 코어로 일괄 출력하는 먹스로 구성된 것을 특징으로 한다.
또한, 본 발명의 다른 실시예는, 외부로부터 입력되는 라이트 인에이블신호에 응하여 소정 데이터를 출력하는 데이터 입출력부; 외부로부터 입력되는 페이지 어드레스에 응하여 해당 페이지모듈이 동작되도록 하고, 상기 데이터 입출력부로부터 입력되는 데이터가 상기 페이지모듈을 통해 출력되도록 하는 페이지 디코더; 외부로부터 입력되는 고속 모드 인에이블 신호에 응하여 상기 페이지 모듈을 통해 입력되는 데이터를 저장하고, 외부로부터 입력되는 고속 라이트 인에이블 신호에 응하여 저장된 데이터를 램으로 출력시켜 기록되도록 하는 고속 라이트 인터페이스부; 및 외부로부터 입력되는 고속 모드 인에이블 신호, 고속 라이트 인에이블 신호, 로우 어드레스 및 라이트 인에이블을 상기 데이터 입출력부, 페이지 디코더 및 고속 라이트 인터페이스부로 출력하여 램 코아에 줄단위로 기록되도록 하는 로우 어드레스버퍼/타이밍 제어부를 구비한 그래픽 SRAM의 고속 라이트 기록방법에 있어서, 고속모드 인에이블 신호에 응하여 데이터 입출력부로부터 램 코아에 기록된 데이터를 순차적으로 입력받고, 맨 마지막 데이터가 입력될 때 고속 라이트 인에이블 신호에 응하여 맨마직막 데이터를 램 코아에 저장시킬 때, 미리 입력된 데이터를 일괄로 램 코아에 저장시키는 과정을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은 상기 고속 라이트 인터페이스부가 라이트 동작을 수행하고 있는 동안에 상기 로우 어드레스버퍼/타이밍 제어부로부터 입력되는 스캔 인에이블 신호에 응하여 스캔 데이터 출력부를 통해 스캔 데이터가 출력되도록 하는 과정을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
도 3은 본 발명에 따른 고속 라이트 기능을 갖는 그래픽 메모리의 구성을 설명하기 위한 개략적인 블록도이고, 도 4는 도 3에 적용된 고속 라이트 인터페이스부의 구성을 설명하기 위한 도면이고, 도 5는 본 발명에 따른 고속 라이트 기능을 갖는 그래픽 램에서 데이터 쓰기 방법을 설명하기 위한 도면이며, 도 6은 본 발명이 멀티 칩에 적용될 경우를 설명하기 위한 도면이다.
첨부 도면 도 3에 도시된 바와 같이, 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 라이트 인에이블신호에 응하여 소정 데이터를 출력하는 데이터 입출력부(240)와, 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 페이지 어 드레스에 응하여 해당 페이지모듈(도면으로 미도시)이 동작되도록 하고, 상기 데이터 입출력부(240)로부터 입력되는 데이터가 상기 페이지모듈을 통해 출력되도록 하는 페이지 디코더(250)와, 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 고속 모드 인에이블 신호에 응하여 상기 페이지 모듈을 통해 입력되는 데이터를 저장하고, 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 고속 라이트 인에이블 신호에 응하여 저장된 데이터를 램으로 출력시켜 기록되도록 하는 고속 라이트 인터페이스부(260)와, 외부로부터 입력되는 고속 모드 인에이블 신호, 고속 라이트 인에이블 신호, 로우 어드레스 및 라이트 인에이블을 상기 데이터 입출력부(240), 페이지 디코더(250) 및 고속 라이트 인터페이스부(260)로 출력하여 램 코아(200)에 줄단위로 기록되도록 하는 로우 어드레스버퍼/타이밍 제어부(210)와, 상기 고속 라이트 인터페이스부(250)가 라이트 동작을 수행하고 있는 동안에 상기 로우 어드레스버퍼/타이밍 제어부(210)로부터 입력되는 스캔 인에이블 신호에 응하여 스캔 데이터 출력부(270)를 통해 스캔 데이터가 출력되도록 하는 로우 디코더/워드라인 버퍼(220)로 구성된다.
그리고, 상기 고속 라이트 인터페이스부(260)는 첨부 도면 도4에 도시된 바와 같이 램 코어(200)에 기록된 데이터를 출력하는 페이지 먹스부(261)와, 상기 페이지 디코더(250)로부터 입력되는 선택신호에 의해 선택되고, 상기 고속모드 인에이블 신호에 응하여 구동하여, 상기 페이지 먹스부(261)를 통해 출력되는 데이터를 입력받는 데이터 래치부(265)와, 래치(262)를 통해 상기 페이지 먹스부(261)로부터 선택된 페이지 신호의 역상과 고속 모드 인에이블 신호를 받아 출력단으로 하이레 벨의 신호가 출력되도록 하는 제 1 게이트 회로(263)와, 상기 제 1 게이트 회로(263)의 출력신호와 먹스 인에이블 신호를 입력받아, 두 신호가 모두 하이레벨의 신호인 경우 출력단으로 하이레벨의 신호가 출력되도록 하는 제 2 게이트 회로(264)와, 상기 제 2 게이트 회로(264)의 하이레벨 신호를 라이트 인에이블 신호로 인식하여 현재 데이터 래치부(265)에 저장된 데이터를 램 코어(200)로 일괄 출력하는 먹스(266)로 구성된다. 여기서, 제 2 게이트 회로부(264)로 입력되는 먹스 인에이블 신호는 하이레벨이며, 데이터 입출력부(240)로부터 출력되는 데이터가 존재하는 경우 상기 제 2 게이트 회로부(264)의 출력단으로 출력되는 신호는 제 1 게이트 회로부(263)에서 입력되는 신호레벨에 따라 달라지게 된다.
미설명 도면 부호 230는 디펜던트 타이밍 제어부이다.
상기와 같이 구성된 고속 라이트 처리 기능을 갖는 그래픽 램의 작용을 설명하면 다음과 같다.
먼저, 로우 어드레스 버퍼/타임제어부(210)는 외부로부터 입력되는 고속 모드 인에이블 신호, 고속 라이트 인에이블 신호, 로우 어드레스 및 라이트 인에이블을 상기 데이터 입출력부(240), 페이지 디코더(250) 및 고속 라이트 인터페이스부(260)로 출력하여 상기 데이터 입출력부(240)를 통해 출력되는 데이터가 램 코아(200)에 줄단위로 기록되도록 한다.
즉, 데이터 입출력부(240)는 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 라이트 인에이블신호에 응하여 소정 데이터를 고속 라이트 인터페이스부(260)로 출력한다. 한편 페이지 더코더(250)는 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 페이지 어드레스에 응하여 해당 페이지모듈이 동작되도록 하고, 상기 데이터 입출력부(240)로부터 입력되는 데이터가 상기 페이지모듈을 통해 출력되도록 한다.
그리고, 고속 라이트 인터페이스부(260)는 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 고속 모드 인에이블 신호에 응하여 상기 페이지 모듈을 통해 입력되는 데이터를 저장하고, 로우어드레스 버퍼/타이밍 제어부(210)로부터 입력되는 고속 라이트 인에이블 신호에 응하여 저장된 데이터를 램으로 출력시켜 기록되도록 한다. 즉, 첨부 도면 도5에 도시된 바와 같이 한 줄의 데이터가 모두 래치(LATCH)에 저장해두었다가, 맨마지막 데이터를 입력받을 때 라이트 신호를 함께 입력받아 맨마지막 데이터와 함께 래치에 저장해 두었던 데이터가 램 코아(200, 그래픽 램)에 일괄, 기록되도록 한다.
한편, 상기 고속 라이트 인터페이스부(260)의 상세 작용은 첨부 도면 도 4에 도시된 바와 같이, 데이터 래치부(265)가 상기 페이지 디코더(250)로부터 입력되는 선택신호에 의해 선택되고, 상기 고속모드 인에이블 신호에 응하여 구동하기 시작하여 데이터를 입력받을 수 있는 대기상태를 유지한다. 그리고 페이지 먹스부(261)는 상기 로우 어드레스 버퍼/타이밍 제어부(210)를 통해 입력되는 라이트 인에이블 신호에 응하여 램 코어(200)에 기록될 데이터를 출력한다. 이때, 상기 고속모드 인에이블 신호는 제 1 게이트 회로부(263)를 거쳐, 제 2 게이트 회로부(264)로 출력된다. 이때, 제 2 게이트 회로부(264)로는 먹스 디스에이블 신호가 입력되므로, 먹 스부(266)로는 먹스 디스에이블 신호가 입력된다. 이에 먹스부(266)는 디스에이블 상태를 유지하게 된다.
상기 페이지 먹스부(261)를 통과한 데이터는 데이터 래치부(265)로 입력되고, 데이터 래치부(265)를 통해 먹스부(266)로 입력된다. 이때, 먹스부(266)로는 먹스 인에이블 신호가 입력되지 않으므로 먹스부(266)는 디스에이블 상태를 그대로 유지하게 된다.
한편, 맨마지막 데이터가 출력될 때 제 2 게이트회로부(264)의 일측단자로 먹스 인에이블 신호가 입력되며, 제 2 게이트회로부(264) 출력단을 통해 먹스부(266)로 먹스 인에이블 신호가 출력된다.
그리고, 상기 먹스 인에이블 신호에 응하여 먹스부(266)는 맨 마지막에 입력되는 데이터와 함께 데이터 래치부(265)에 저장된 데이터를 램코아(200)에 일괄 출력, 기록되도록 한다.
한편, 상기와 같이 먹스부(266)가 램코아(200)에 데이터를 일괄, 출력하여 기록하는 과정을 수행하고 있는 동안에는 워드라인을 사용하기 때문에 로우 어드레스버퍼/타이밍 제어부(210)는 스캔 기능을 동시에 사용할 수 없도록 한다. 즉, 디코더/워드라인 버퍼(220)는 고속 라이트 인터페이스부(250)가 마지막 데이터 바로 전 데이터인 n-1개까지의 데이터를 라이트 하는 동안에만 상기 로우 어드레스버퍼/타이밍 제어부(210)로부터 입력되는 스캔 인에이블 신호에 응하여 스캔 데이터 출력부(270)를 통해 스캔 데이터가 출력되도록 한다.
마지막으로 첨부 도면 도 6은 본 발명인 고속 라이트 처리 기능이 적용된 멀 티 칩으로 도시한 도면으로서, 램 칩(Ram chip)별 쓰여진 칩들만 선택하여 워드라인을 작동시킬 수 있다. 즉, 두 번째 칩(CHIP2)의 중간부터 네 번째 칩(CHIP4)의 중간까지 고속 처리로 데이터가 기록되었다면, n번째 데이터를 네 번째 칩(CHIP4)에 라이트 하면서 0~(n-1)까지 데이터 래치에 기록된 데이터를 메모리 코어에 라이트할 수 있도록 워드라인을 열어주게 된다. 물론 이때에도 모든 칩을 동작시키는 것이 아니라 데이터가 라이트된 두 번째 칩부터 네 번째 칩까지만 동작시키게 된다.
이에 따라서, 본 발명은 스캔 기능과 상관없이 라이트 기능을 수행할 수 있도록 하며, 1-페이지가 아닌 n-페이지 단위로 라이트할 수 있도록 하여 n번 라이트 해야 할 것을 n-1번은 간접적으로 래치에 쓰고 마지막인 n번째 쓰기를 할 때 워드라인을 작동시켜 래치에 기록된 데이터가 일괄적으로 램 코아에 기록되도록 함으로써 워드라인의 작동빈도를 획기적으로 감소시켜 전류소모를 최소화할 수 있도록 하는 효과가 있다.
또한, 본 발명은 라이트 기능을 할 때 n번 쓰기 해야 할 것을 n-1번은 간접적으로 래치에 쓰고, 마지막 쓰기를 할 때 워드라인을 작동시켜 일괄 라이트 방식을 적용시킴으로써, 렘셀(RAM CELL)로의 억세스 회수를 줄일 수 있으며, 이는 스캔 기능 때문에 쓰기 기능이 제약되는 현상을 감소시킬 수 있도록 하는 효과가 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (5)

  1. 그래픽 SRAM에 있어서,
    외부로부터 입력되는 라이트 인에이블신호에 응하여 소정 데이터를 출력하는 데이터 입출력부;
    외부로부터 입력되는 페이지 어드레스에 응하여 해당 페이지모듈이 동작되도록 하고, 상기 데이터 입출력부로부터 입력되는 데이터가 상기 페이지모듈을 통해 출력되도록 하는 페이지 디코더;
    외부로부터 입력되는 고속 모드 인에이블 신호에 응하여 상기 페이지 모듈을 통해 입력되는 데이터를 저장하고, 외부로부터 입력되는 고속 라이트 인에이블 신호에 응하여 저장된 데이터를 램으로 출력시켜 기록되도록 하는 고속 라이트 인터페이스부; 및
    외부로부터 입력되는 고속 모드 인에이블 신호, 고속 라이트 인에이블 신호, 로우 어드레스 및 라이트 인에이블을 상기 데이터 입출력부, 페이지 디코더 및 고속 라이트 인터페이스부로 출력하여 램 코아에 줄단위로 기록되도록 하는 로우 어드레스버퍼/타이밍 제어부;
    로 이루어진 것을 특징으로 하는 고속 라이트 기능을 갖는 그래픽 메모리.
  2. 제 1 항에 있어서,
    상기 고속 라이트 인터페이스부가 라이트 동작을 수행하고 있는 동안에 상기 로우 어드레스버퍼/타이밍 제어부로부터 입력되는 스캔 인에이블 신호에 응하여 스캔 데이터 출력부를 통해 스캔 데이터가 출력되도록 하는 로우 디코더/워드라인 버퍼를 포함하여 구성된 것을 특징으로 하는 고속 라이트 기능을 갖는 그래픽 메모리.
  3. 제 1 항에 있어서, 상기 고속 라이트 인터페이스부는,
    램 코어에 기록된 데이터를 출력하는 페이지 먹스부;
    상기 페이지 디코로부터 입력되는 선택신호에 의해 선택되고, 상기 고속모드 인에이블 신호에 응하여 구동하여, 상기 페이지 먹스부를 통해 출력되는 데이터를 입력받는 데이터 래치부;
    래치를 통해 상기 페이지 먹스부로부터 선택된 페이지 신호의 역상과 고속 모드 인에이블 신호를 받아 출력단으로 하이레벨의 신호가 출력되도록 하는 제 1 게이트 회로;
    상기 제 1 게이트 회로의 출력신호와 먹스 인에이블 신호를 입력받아, 두 신호가 모두 하이레벨의 신호인 경우 출력단으로 하이레벨의 신호가 출력되도록 하는 제 2 게이트 회로; 및
    상기 제 2 게이트 회로의 하이레벨 신호를 라이트 인에이블 신호로 인식하여 현재 데이터 래치부에 저장된 데이터를 램 코어로 일괄 출력하는 먹스;
    로 구성된 것을 특징으로 하는 고속 라이트 기능을 갖는 그래픽 메모리.
  4. 외부로부터 입력되는 라이트 인에이블신호에 응하여 소정 데이터를 출력하는 데이터 입출력부;
    외부로부터 입력되는 페이지 어드레스에 응하여 해당 페이지모듈이 동작되도록 하고, 상기 데이터 입출력부로부터 입력되는 데이터가 상기 페이지모듈을 통해 출력되도록 하는 페이지 디코더;
    외부로부터 입력되는 고속 모드 인에이블 신호에 응하여 상기 페이지 모듈을 통해 입력되는 데이터를 저장하고, 외부로부터 입력되는 고속 라이트 인에이블 신호에 응하여 저장된 데이터를 램으로 출력시켜 기록되도록 하는 고속 라이트 인터페이스부; 및
    외부로부터 입력되는 고속 모드 인에이블 신호, 고속 라이트 인에이블 신호, 로우 어드레스 및 라이트 인에이블을 상기 데이터 입출력부, 페이지 디코더 및 고속 라이트 인터페이스부로 출력하여 램 코아에 줄단위로 기록되도록 하는 로우 어드레스버퍼/타이밍 제어부를 구비한 그래픽 SRAM의 고속 라이트 기록방법에 있어서,
    고속모드 인에이블 신호에 응하여 데이터 입출력부로부터 램 코아에 기록된 데이터를 순차적으로 입력받고, 맨 마지막 데이터가 입력될 때 고속 라이트 인에이블 신호에 응하여 맨마직막 데이터를 램 코아에 저장시킬 때, 미리 입력된 데이터를 일괄로 램 코아에 저장시키는 과정을 포함하여 이루어진 것을 특징으로 하는 그 래픽 메모리의 고속 라이트 기록방법.
  5. 제 4 항에 있어서,
    상기 고속 라이트 인터페이스부가 라이트 동작을 수행하고 있는 동안에 상기 로우 어드레스버퍼/타이밍 제어부로부터 입력되는 스캔 인에이블 신호에 응하여 스캔 데이터 출력부를 통해 스캔 데이터가 출력되도록 하는 과정을 포함하여 이루어진 것을 특징으로 하는 그래픽 메모리의 고속 라이트 기록방법.
KR1020030088356A 2003-12-06 2003-12-06 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법 KR100575260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030088356A KR100575260B1 (ko) 2003-12-06 2003-12-06 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088356A KR100575260B1 (ko) 2003-12-06 2003-12-06 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법

Publications (2)

Publication Number Publication Date
KR20050055281A KR20050055281A (ko) 2005-06-13
KR100575260B1 true KR100575260B1 (ko) 2006-05-02

Family

ID=37250278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088356A KR100575260B1 (ko) 2003-12-06 2003-12-06 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법

Country Status (1)

Country Link
KR (1) KR100575260B1 (ko)

Also Published As

Publication number Publication date
KR20050055281A (ko) 2005-06-13

Similar Documents

Publication Publication Date Title
EP0562605B1 (en) Dynamic random access memory device having addressing section and/or data transferring path arranged in pipeline architecture
EP0213395B1 (en) Semiconductor memory with static column decode and page mode addressing capability
US5808946A (en) Parallel processing redundancy scheme for faster access times and lower die area
US6359813B1 (en) Semiconductor memory device having improved data transfer rate without providing a register for holding write data
US6654303B2 (en) Semiconductor memory device, method for controlling same, and electronic information apparatus
US5544101A (en) Memory device having a latching multiplexer and a multiplexer block therefor
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
US7305514B2 (en) Command sequence for optimized power consumption
JP5038657B2 (ja) 半導体集積回路装置
KR100290286B1 (ko) 빠른 입출력 라인 프리차지 스킴을 구비한 반도체 메모리 장치
US5826056A (en) Synchronous memory device and method of reading data from same
US5708623A (en) Semiconductor memory decoder device
KR20030011629A (ko) 반도체 메모리
US6198667B1 (en) Plural memory banks device that can simultaneously read from or write to all of the memory banks during testing
JPH09147547A (ja) 半導体メモリ装置
US6292401B1 (en) Method and apparatus for global bitline multiplexing for a high-speed memory
KR100334574B1 (ko) 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
US6044433A (en) DRAM cache
KR100575260B1 (ko) 고속 라이트 기능을 갖는 그래픽 메모리 및 그 고속라이트방법
KR101163086B1 (ko) 반도체 메모리 장치의 리프레쉬 제어 회로
JP4060527B2 (ja) クロック同期型ダイナミックメモリ
US20060056263A1 (en) Semiconductor memory device and electronic apparatus
US6219296B1 (en) Multiport memory cell having a reduced number of write wordlines
US6735674B2 (en) Method of maintaining data coherency in late-select synchronous pipeline type semiconductor memory device and data coherency maintaining circuit therefor
KR100653834B1 (ko) 디스플레이 드라이버 ｉｃ의 그래픽 램 제어장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 15