CN114203236A - Nand闪存的数据读操作电压施加方法及装置 - Google Patents
Nand闪存的数据读操作电压施加方法及装置 Download PDFInfo
- Publication number
- CN114203236A CN114203236A CN202111512765.XA CN202111512765A CN114203236A CN 114203236 A CN114203236 A CN 114203236A CN 202111512765 A CN202111512765 A CN 202111512765A CN 114203236 A CN114203236 A CN 114203236A
- Authority
- CN
- China
- Prior art keywords
- word line
- voltage
- read
- compensation
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000000694 effects Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100154842 Danio rerio twsg1b gene Proteins 0.000 description 1
- 101100268078 Mus musculus Zbtb24 gene Proteins 0.000 description 1
- 101100335694 Oryza sativa subsp. japonica G1L6 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及一种NAND闪存的数据读操作电压施加方法及装置、计算机可读介质，方法包括：在对NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；第一字线为待读页对应的字线，第三字线为与第一字线相邻的多个字线，二字线为待读页对应的块中除了第一字线和第三字线之外的字线；第一电压为导通电压与第一补偿电压之和，第一补偿电压小于第二补偿电压，第二补偿电压为仅向与第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。本发明相对于现有技术可以降低电势差对与所读层相邻的上下各一层的存储单元相对其他层更大的读干扰影响。
Description
技术领域
本发明涉及NAND闪存技术领域，尤其涉及一种NAND闪存的数据读操作电压施加方法及装置、计算机可读介质。
背景技术
NAND闪存因其高性能、低功耗、体积小、高稳定性以及与硅工艺兼容等特点已经成为目前主流的非易失性存储器，并得到了广泛的应用。为了追求更大容量和更好性能，闪存芯片已由最初的二维结构发展成为三维结构，单元存储容量已经从存储1个bit(例如，SLC，即Single-Level Cell)变成存储2个bit(例如，MLC，即Multi-Level Cell)、3个bit(例如，TLC，即Trinary-Level Cell)甚至4个bit(例如，QLC，Quarter-Level Cell)，芯片的特性和存储密度大大提高。在三维结构中，由于堆叠层数以倍数增加，考虑工艺和存储单元电学特性的一致性，需要堆叠层的总高度尽量小，这就导致了存储单元本身的尺寸和存储单元之间的间隔越来越小，存储单元自身的抗干扰能力越来越差，存储单元之间的耦合效应也越来越大。与此同时，一个存储单元可存储的态越来越多，相邻的两个存储态之间的间隔越来越小，进一步加剧了存储数据出错的概率。
在NAND闪存芯片的内部电路设计中，读操作是对所要读的page所在的字线施加读电压(即Vread)，同时其他存储单元所在的字线施加导通电压(即Vpass)，电路通过感应沟道中的电流来判断沟通的导通关断状态来判断目标存储单元中存储的信息。通常Vread小于Vpass，为了补偿Vread相对于Vpass对邻近的(上下层)字线(Word Line,简写WL)耦合效应降低，造成的所读WL上下层WL导通性变差的影响，通常对所读page所在的字线的上下相邻的各一个字线施加一定量的补偿电压。这种读操作中的电压补偿方式导致的结果是，如果对同一个page读大量的次数，那么受到相对更大读干扰影响的是上下相邻的字线中的page,其他字线中的page所受的干扰相对较弱。这种影响的出现使整个Block因为某两层字线中的page的错误率高而成为坏块，出现所谓的“木桶效应”，导致NAND闪存芯片可读次数偏小，如果对整个Block中的page都读大量次数，整个Block中的page均受到严重影响。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本发明提供了一种NAND闪存的数据读操作电压施加读方法及装置、计算机可读介质。
一方面，本发明提供了一种NAND闪存的数据读操作电压施加方法，包括：
在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；
其中，所述第一字线为待读页对应的字线，所述第三字线为与所述第一字线相邻的多个字线，所述二字线为所述待读页对应的块中除了所述第一字线和所述第三字线之外的字线；所述第一电压为所述导通电压与第一补偿电压之和，所述第一补偿电压小于第二补偿电压，所述第二补偿电压为仅向与所述第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。
另一方面，本发明提供了一种NAND闪存的数据读操作电压施加装置，包括：
电压施加模块，用于在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；
其中，所述第一字线为待读页对应的字线，所述第三字线为与所述第一字线相邻的多个字线，所述二字线为所述待读页对应的块中除了所述第一字线和所述第三字线之外的字线；所述第一电压为所述导通电压与第一补偿电压之和，所述第一补偿电压小于第二补偿电压，所述第二补偿电压为仅向与所述第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。
又一方面，本发明提供一种NAND闪存的数据读操作电压施加装置，包括：至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行NAND闪存的数据读操作电压施加方法。
又一方面，本发明提供一种计算机可读介质，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行NAND闪存的数据读操作电压施加方法。
本实施例提供NAND闪存的数据读操作电压施加方法及装置、计算机可读介质，本发明向待读页对应的字线施加读电压Vread，向与待读页对应的字线相邻的多个字线施加第一电压，向其余字线施加导通电压Vpass，第一电压为导通电压Vpass和第一补偿电压之和，第一补偿电压小于第二补偿电压。这样可以使得待读页对应的字线与上相邻层字线和下相邻字线之间的电势差降低，因此相对于现有技术可以降低电势差对与所读层相邻的上下各一层的存储单元相对其他层更大的读干扰影响，延长NAND的使用寿命。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中NAND闪存的数据读操作电压施加方法的流程示意图；
图2为本发明实施例中TLC 64层存储阵列结构的NAND闪存的结构示意图；
图3为本发明实施例中八个态的示意图；
图4为本发明实施例中TLC NAND闪存中读干扰阈值电压的分布图；
图5为本发明实施例中图2的等效电路示意图；
图6为现有方案中在读操作过程中对各个电极施加电压的过程以及沟道中电势的分布示意图；
图7为本方案和现有方案中在读操作过程中对各个电极施加电压的过程以及沟道中电势的对比示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，本发明提供一种NAND闪存的数据读操作电压施加方法，如图1所示，该方法包括如下步骤：
S110、在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压，以；
其中，所述第一字线为待读页对应的字线，所述第三字线为与所述第一字线相邻的多个字线，所述二字线为所述待读页对应的块中除了所述第一字线和所述第三字线之外的字线；所述第一电压为所述导通电压与第一补偿电压之和，所述第一补偿电压小于第二补偿电压，所述第二补偿电压为仅向与所述第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。
可理解的是，现有方案中在待读页对应的字线的一个上层相邻字线和一个下层相邻字线施加的电压为第二补偿电压和导通电压Vpass之和。
可理解的是，本方案中，向待读页对应的字线施加读电压Vread，向与待读页对应的字线相邻的多个字线施加第一电压，向其余字线施加导通电压Vpass，第一电压为导通电压Vpass和第一补偿电压之和，第一补偿电压小于第二补偿电压。可见，本方案中进行电压补偿的字线的数量较多，而且第一补偿电压小于第二补偿电压。
在具体实施时，所述第三字线可以包括与所述第一字线相邻的两个上层字线和两个下层字线，各个所述第三字线对应的所述第一补偿电压相等。
例如，对WLn中的一个页进行数据读，则对WLn施加读电压，对WLn-1、WLn-2、WLn+1、WLn+2施加第一电压，对其余字线施加导通电压，在对各个字线施加电压之后，便可以获取到待读页中的数据。
在具体实施时，所述第三字线可以包括与所述第一字线相邻的多个上层字线和/或多个下层字线，所述多个上层字线对应的所述第一补偿电压从上至下逐渐增大，所述多个下层字线对应的所述第一补偿电压从下至上逐渐增大。
例如，对WLn中的一个页进行数据读时，则对WLn施加读电压，对WLn-1、WLn-2、WLn-3、WLn+1、WLn+2、WLn+3施加第一电压，其余字线施加导通电压，WLn-1、WLn-2、WLn-3对应的第一电压逐渐减小，WLn+1、WLn+2、WLn+3对应的第一电压也逐渐减小。这样可以使得从WLn+3至WLn+1以及从WLn-3至WLn-1的沟道中的电势逐渐增大，但是WLn-1与WLn的电势差以及WLn+1与WLn的电势差仍然小于现有技术中的电势差，因此相对于现有技术可以降低电势差对与所读层相邻的上下各一层的存储单元相对其他层更大的读干扰影响。
可理解的是，本发明向待读页对应的字线施加读电压Vread，向与待读页对应的字线相邻的多个字线施加第一电压，向其余字线施加导通电压Vpass，第一电压为导通电压Vpass和第一补偿电压之和，第一补偿电压小于第二补偿电压。这样可以使得待读页对应的字线与上相邻层字线和下相邻字线之间的电势差降低，因此相对于现有技术可以降低电势差对与所读层相邻的上下各一层的存储单元相对其他层更大的读干扰影响，延长NAND的使用寿命。
下面结合实际场景对本发明提供的方法进行说明：
对于目前主流的TLC 64层存储阵列结构的NAND闪存来说，存储区的阵列结构如图2所示，图2中的层数和位线(即BL)上做了简化，且在该图中只显示了一个块(即Block)，图2中的TSG和BSG分别是上选择管和下选择管，起到开关的作用。参见图2，TSG是分开的，BSG和TSG一样也是分开的，当然BSG也可以和字线(即WL)类似是一个整体结构。图2的等效电路图可以参见图5，在图2和4中可以看出，一个块中一共有64条字线，多条位线，在一条位线在同一纵列上的64个字线对应的64个存储单元形成一个串，一共有多个串：String1、String2、String3……。图2中的BL为bite line，即位线，substrate为基地，silicon Channel为硅通道，cut为剖视，ACS为array common source，即阵列公共源端。
针对可以存储三个bit的一个存储单元而言，存储的八个态(即阈值电压分部态)如图3所示。当一个Block存储了相应的信息之后，对其中一层WL中存储了信息的某一个page进行读操作，例如对图2中WLn的String1上的存储单元进行读操作，会对整个Block中的所有存储单元产生读干扰。由于存储单元之间位置的差异，会导致读干扰的程度不一样。当对某一个page读的次数增加，这种读干扰会不断的积累，最终会导致存储单元中阈值电压的改变，如图4所示，通常最低态受到的读干扰最大，以最低态受到的读干扰进行说明：实线为没有受到读干扰的最初阈值电压分布状态，虚线为读干扰积累到一定程度后阈值电压的分布状态，从图4中可以看到，最低态的阈值电压分布变宽，并且向右移动与下一个存储态产生了交叠，导致存储的信息发生了错误。
在对String1中的WLn中的存储单元进行反复读干扰测试过程中，会发现图2中的各个串中WLn-1和WLn+1中的存储单元错误率会明显高于其他层中的存储单元，会导致整个Block因为这一层的错误超过阈值而成为坏块。具体原因如下：
图6为在读操作过程中对各个电极施加电压的过程以及沟道中电势的分布示意图。图6中的灰色矩形表示对TSG、WL、BSG所施加的电压，电压值为正值，灰色矩形的宽度表示施加电压的相对大小，宽度越宽，电压越大。对String1中WLn中的存储单元进行读操作，TSG1和BSG1选择管开启，WL1～WLn-2和WLn+2～WL64施加Vpass电压，WLn-1和WLn+1在Vpass电压基础上增加了一个第二补偿电压ΔV，即对WLn-1和WLn+1的施加电压为Vpass+ΔV，以补偿因为读电压Vread小于Vpass对WLn-1和WLn+1中存储单元电流导通性的影响。通常读操作中会有几个大小不同的Vread对不同的存储态进行判断。比如，在String1中，当WLn施加的读电压为Vread1，Vread1是所有Vread电压中最高的一个，且此时存储单元存储的态正好低于Vread1，则存储单元处于开启状态，整个沟道中的电势都为0V。图6中文字“沟道中的电势”指示的左边直线表示String1中沟道中的电势分布情况。由于WLn-1和WLn+1施加的电压为Vpass+ΔV大于其他层的Vpass，此时会导致String1中WLn-1和WLn+1中的存储单元受到比其他层更大的弱编程效应，导致错误率更高。对于String2和String3而言，TSG和BSG均处于关断状态，当WLn施加的读电压为Vread2，Vread2是所有Vread电压中最低的一个，且此时存储单元的存储态正好高于Vread2，存储单元处于关断状态，整个沟道中的电势会随着WL上施加的电压大小而变化，图中文字“沟道中的电势”指示的右边曲线表示String2/3中沟道中的电势分布情况，曲线的起点和终点以及WLn中的电势都为0V，其他层电势都高于0V。由于WLn-1和WLn+1施加的电压为Vpass+ΔV大于其他层的Vpass，WLn-1和WLn+1沟道中电势最大，会导致WLn-1到WLn以及WLn+1到WLn沟道中产生很大的压差Vgap，从而在这段空间会产生很大的电场，电子在电场中加速形成热电子产生热电子注入效应，使WLn-1和WLn+1中的存储单元存储的态发生变化，导致错误率更高。
可见，在对某一WL层中的存储单元进行读操作时，会对所读存储单元所在WL层的上相邻层和下相邻层中的各个存储单元造成很大的影响。
也就是说，对NAND闪存的读操作会对所读的page所在的整个Block中的存储单元产生干扰，但是这种干扰对处于不同位置的存储单元产生的影响是不一样的，根据上述分析可知，读操作会对所读的page所在的WL的上下邻近的各一个WL中的page产生更大的干扰，这种干扰会随着读次数的增加而不断积累，导致上下邻近的各一个WL中的page首先出现错误，而所读的page和剩下的page存储的信息未发生错误。
也就是说，当信息存储在NAND闪存中，由于NAND闪存的存储阵列区的特殊结构，对存储单元的读、写操作都会对在相应的Block中的所有存储单元产生干扰。这种干扰是无法避免的，NAND闪存中存储单元本身和电路设计的优化都可以容忍一定的干扰存在，这个最大干扰对于读操作就是NAND闪存芯片的可读次数(read disturb spec)。对于每一个NAND闪存芯片，这个读次数是一定的也是明确的。随着NAND闪存中一个物理单元存储的态越来越多，可读次数越来越少。基于NAND闪存芯片在读操作过程中，对某一个page进行读操作时，受到相对更大读干扰影响的只有所读page所在的WL上下邻近的各一层WL中的page，而其他WL中的page所受的干扰相对较弱的现象。
其中，字线，英文名称是WL(即word line)。NAND闪存的一个物理存储单元的控制栅通过字线连出，通常一个Block中相同一层的多个物理存储单元的控制栅由共同的一根字线连出，电路上可以通过字线控制栅压进行读、写、擦除操作。一个WL层对应多个page，例如，同一个WLn与奇数位线(例如，BL1、BL3)形成一个page0，同一个WLn与偶数位线(例如，BL2、BL4)形成一个page1。
其中，阈值电压，英文名称是threshold voltage。NAND闪存在编程时会根据数据内容使存储单元处于不同的阈值电压，这样在读的时候，施加一定的电压，然后通过存储单元的导通或截止状态，能够判断出该存储单元存储的数据是什么。
其中，可读次数，英文名称是read disturb spec.。它是指NAND闪存在编程以后，随着对一个或多个Page进行反复的读操作，在读干扰的作用下，会有电子不断进入存储单元中，导致存储单元中存储的信息发生翻转，从而造成数据错误。当错误达到一定的阈值后，会认为整个page或整个Block中存储的数据错误。为了避免该错误，通常会给NAND闪存芯片定一个可读次数的标准，这个标准就是read disturb spec。
其中，固件，英文名称是FW(firmware)，是指设备内部保存的设备“驱动程序”，通过固件，操作系统才能按照标准的设备驱动实现特定机器的运行动作。存储设备的固件，完成系统对数据的清除、存储和读，以及平衡NAND闪存的损耗等一系列动作。
其中，热电子注入，英文名称是HCI(Hot charge injection)。电子在电场中加速获得一定的能量，当电子的能量达到一定程度后可以穿透绝缘层到达正电极或能够存储电子的介质中。
其中，电压补偿，英文名称是offset Voltage，在闪存芯片内部的各项操作都是通过电路控制电压来实现的，通常对某个位置施加的电压是固定的，在某些情况下，在这个固定电压下会增加或减少一定的电压，这个方式就是电压补偿。
其中，弱编程效应：英文名称是soft program，存储单元通过编程操作使电子隧穿到存储电子的介质层中实现存储单元阈值的改变，当这种隧穿效应比较弱时，存储单元阈值电压变化不明显，称为弱编程效应。
为此，本发明提供了一种新的电压补偿方式，来改善读干扰对所读层上下相邻各一层字线中存储单元相对更大的读干扰效应。如图6所示，原来的电压补偿方式是在所读层WLn的上下各一层WLn-1和WLn+1进行电压补偿，而本发明是同时对WLn-2、WLn-1和WLn+1、WLn+2进行补偿电压，如图7所示，黑色矩形表示本发明提供的电压补偿方式，从图7中可以看出，WLn-2、WLn-1和WLn+1、WLn+2施加的第一电压为导通电压和第一补偿电压之和，第一补偿电压小于第二补偿电压。除了WLn-2、WLn-1和WLn+1、WLn+2施加电压改变外，其他电压施加方式和原来保持一致。本发明中同时对WLn-2、WLn-1和WLn+1、WLn+2进行补偿电压，补偿电压的值(即第一补偿电压)要小于原来只对WLn-1和WLn+1补偿的电压值(即第二补偿电压，在0～1v范围内)，这种新的电压补偿方式既保证了整个沟道的导通性，同时将读操作对所读层上下相邻的各一层字线中存储单元的读干扰降低。这一点可以从沟道电势来分析，对于String1，在与上述所描述的相同的场景下，沟道电势保持为0V，由于字线WLn-1和WLn+1上所加电压降低，WLn-1和WLn+1中的存储单元受到的弱编程效应减弱，导致WLn-1和WLn+1中存储单元的错误率减少。对于String2/3，在与上述所描述的相同的场景下，由于WLn-1和WLn+1上所加电压降低，WLn-1和WLn+1中沟道电势减小，如图7中“沟道中的电势”所指示的虚线所示，导致WLn-1到WLn和WLn+1到WLn沟道中的压差Vgap减小，热载流子注入效应减弱，导致WLn-1和WLn+1中的存储单元的错误率减少。从虚线中也可以看出，沟道中的电势变化较为平缓，故导致WLn-1和WLn+1中的存储单元的错误率减少。
本发明实施例中对与所读层相邻的上两层字线和下两层字线在导通电压的基础上施加第一补偿电压，利用这种电压补偿方式减小读操作对与所读层相邻的上下各一层的存储单元相对其他层更大的读干扰影响，可以增大NAND的读次数，延长NAND的使用寿命。
第二方面，本发明实施例提供一种NAND闪存的数据读操作电压施加装置，该装置包括：
电压施加模块，用于在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；
其中，所述第一字线为待读页对应的字线，所述第三字线为与所述第一字线相邻的多个字线，所述二字线为所述待读页对应的块中除了所述第一字线和所述第三字线之外的字线；所述第一电压为所述导通电压与第一补偿电压之和，所述第一补偿电压小于第二补偿电压，所述第二补偿电压为仅向与所述第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。
在一些实施例中，所述第三字线包括与所述第一字线相邻的两个上层字线和两个下层字线，各个所述第三字线对应的所述第一补偿电压相等。
在一些实施例中，所述第三字线包括与所述第一字线相邻的多个上层字线和/或多个下层字线，所述多个上层字线对应的所述第一补偿电压从上至下逐渐增大，所述多个下层字线对应的所述第一补偿电压从下至上逐渐增大。
第三方面，本发明实施例提供一种NAND闪存的数据读操作电压施加装置，该装置包括：
至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行上述NAND闪存的数据读操作电压施加方法。
第四方面，本发明实施例提供一种计算机可读介质，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行上述NAND闪存的数据读操作电压施加方法。
在这种情况下，从存储介质读的程序代码本身可实现上述实施例中任何一项实施例的功能，因此程序代码和存储程序代码的存储介质构成了本发明的一部分。
用于提供程序代码的存储介质实施例包括软盘、硬盘、磁光盘、光盘(如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)、磁带、非易失性存储卡和ROM。可选择地，可以由通信网络从服务器计算机上下载程序代码。
此外，应该清楚的是，不仅可以通过执行计算机所读出的程序代码，而且可以通过基于程序代码的指令使计算机上操作的操作系统等来完成部分或者全部的实际操作，从而实现上述实施例中任意一项实施例的功能。
此外，可以理解的是，将由存储介质读出的程序代码写到插入计算机内的扩展板中所设置的存储器中或者写到与计算机相连接的扩展模块中设置的存储器中，随后基于程序代码的指令使安装在扩展板或者扩展模块上的CPU等来执行部分和全部实际操作，从而实现上述实施例中任一实施例的功能。
可理解的是，本发明实施例提供的NAND闪存的数据读操作电压施加装置、计算机可读介质中有关内容的解释、具体实施方式、有益效果、举例等内容可以参见上述棒线材轧机转速控制方法中的相应部分，此处不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如RON/RAN、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (8)
1.一种NAND闪存的数据读操作电压施加方法，其特征在于，包括：
在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；
其中，所述第一字线为待读页对应的字线，所述第三字线为与所述第一字线相邻的多个字线，所述二字线为所述待读页对应的块中除了所述第一字线和所述第三字线之外的字线；所述第一电压为所述导通电压与第一补偿电压之和，所述第一补偿电压小于第二补偿电压，所述第二补偿电压为仅向与所述第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。
2.根据权利要求1所述的方法，其特征在于，所述第三字线包括与所述第一字线相邻的两个上层字线和两个下层字线，各个所述第三字线对应的所述第一补偿电压相等。
3.根据权利要求1所述的方法，其特征在于，所述第三字线包括与所述第一字线相邻的多个上层字线和/或多个下层字线，所述多个上层字线对应的所述第一补偿电压从上至下逐渐增大，所述多个下层字线对应的所述第一补偿电压从下至上逐渐增大。
4.一种NAND闪存的数据读操作电压施加装置，其特征在于，包括：
电压施加模块，用于在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；
其中，所述第一字线为待读页对应的字线，所述第三字线为与所述第一字线相邻的多个字线，所述二字线为所述待读页对应的块中除了所述第一字线和所述第三字线之外的字线；所述第一电压为所述导通电压与第一补偿电压之和，所述第一补偿电压小于第二补偿电压，所述第二补偿电压为仅向与所述第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。
5.根据权利要求4所示的装置，其特征在于，所述第三字线包括与所述第一字线相邻的两个上层字线和两个下层字线，各个所述第三字线对应的所述第一补偿电压相等。
6.根据权利要求4所示的装置，其特征在于，所述第三字线包括与所述第一字线相邻的多个上层字线和/或多个下层字线，所述多个上层字线对应的所述第一补偿电压从上至下逐渐增大，所述多个下层字线对应的所述第一补偿电压从下至上逐渐增大。
7.一种NAND闪存的数据读装置，其特征在于，包括：
至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行权利要求1至3中任一所述的方法。
8.一种计算机可读介质，其特征在于，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行权利要求1至3中任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111512765.XA CN114203236A (zh) | 2021-12-10 | 2021-12-10 | Nand闪存的数据读操作电压施加方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111512765.XA CN114203236A (zh) | 2021-12-10 | 2021-12-10 | Nand闪存的数据读操作电压施加方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114203236A true CN114203236A (zh) | 2022-03-18 |
Family
ID=80652655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111512765.XA Pending CN114203236A (zh) | 2021-12-10 | 2021-12-10 | Nand闪存的数据读操作电压施加方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114203236A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024055358A1 (zh) * | 2022-09-16 | 2024-03-21 | 深圳市江波龙电子股份有限公司 | 数据处理方法、电子设备及计算机可读存储装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102177554A (zh) * | 2008-08-08 | 2011-09-07 | 桑迪士克公司 | 补偿在非易失性存储器中的读操作期间的耦合 |
| US20110292726A1 (en) * | 2010-06-01 | 2011-12-01 | Samsung Electronics Co., Ltd. | Nonvolatile Memory Device Capable Of Reducing Read Disturbance And Read Method Thereof |
| US20120250414A1 (en) * | 2011-03-31 | 2012-10-04 | Anubhav Khandelwal | Reducing neighbor read disturb |
| CN103177763A (zh) * | 2011-12-21 | 2013-06-26 | 爱思开海力士有限公司 | 非易失性存储器件的读取方法 |
| CN108538333A (zh) * | 2017-03-06 | 2018-09-14 | 北京兆易创新科技股份有限公司 | Nand闪存的读操作处理方法、装置和nand存储设备 |
-
2021
- 2021-12-10 CN CN202111512765.XA patent/CN114203236A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102177554A (zh) * | 2008-08-08 | 2011-09-07 | 桑迪士克公司 | 补偿在非易失性存储器中的读操作期间的耦合 |
| US20110292726A1 (en) * | 2010-06-01 | 2011-12-01 | Samsung Electronics Co., Ltd. | Nonvolatile Memory Device Capable Of Reducing Read Disturbance And Read Method Thereof |
| US20120250414A1 (en) * | 2011-03-31 | 2012-10-04 | Anubhav Khandelwal | Reducing neighbor read disturb |
| CN103177763A (zh) * | 2011-12-21 | 2013-06-26 | 爱思开海力士有限公司 | 非易失性存储器件的读取方法 |
| CN108538333A (zh) * | 2017-03-06 | 2018-09-14 | 北京兆易创新科技股份有限公司 | Nand闪存的读操作处理方法、装置和nand存储设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024055358A1 (zh) * | 2022-09-16 | 2024-03-21 | 深圳市江波龙电子股份有限公司 | 数据处理方法、电子设备及计算机可读存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111048136B (zh) | Nand闪存操作技术 | |
| KR102044594B1 (ko) | 3차원 메모리의 적응형 동작 | |
| US7773418B2 (en) | Non-volatile memory with both single and multiple level cells | |
| US8339861B2 (en) | Method and apparatus of performing an erase operation on a memory integrated circuit | |
| KR102467291B1 (ko) | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 | |
| KR102314136B1 (ko) | 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법 | |
| US9177649B2 (en) | Flash memory circuit | |
| JP2006513525A (ja) | サイクルカウント値を記憶する広い消去ブロックを備える不揮発性半導体メモリ | |
| KR20160008365A (ko) | 저장 매체, 메모리 시스템 및 메모리 시스템에서의 저장 영역 관리 방법 | |
| KR20160096082A (ko) | 전하 트래핑 메모리에 대한 기입 스킴 | |
| CN101425335A (zh) | 非易失性存储器件及其读取方法 | |
| KR101193059B1 (ko) | 비휘발성 메모리 장치 및 그 동작 방법 | |
| US7652919B2 (en) | Multi-level operation in dual element cells using a supplemental programming level | |
| CN114203236A (zh) | Nand闪存的数据读操作电压施加方法及装置 | |
| US9224492B1 (en) | Memory management method, memory storage device and memory controlling circuit unit | |
| CN114220468A (zh) | Nand闪存的数据保护方法及装置、计算机可读介质 | |
| JP5754761B2 (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法 | |
| US8508993B2 (en) | Method and apparatus of performing an erase operation on a memory integrated circuit | |
| US20230120129A1 (en) | Three-dimensional memory device and method for reading the same | |
| US8014202B2 (en) | Non-volatile semiconductor memory device | |
| KR102545044B1 (ko) | 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치 | |
| JP2013242944A (ja) | 半導体記憶装置 | |
| CN115312098B (zh) | 存储单元、nand串、存储单元阵列、数据读取和写入方法 | |
| US10984872B1 (en) | Non-volatile memory with source line resistance compensation | |
| US11894081B2 (en) | EP cycling dependent asymmetric/symmetric VPASS conversion in non-volatile memory structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220318 |
|
| RJ01 | Rejection of invention patent application after publication |