CN114220468A - Nand闪存的数据保护方法及装置、计算机可读介质 - Google Patents
Nand闪存的数据保护方法及装置、计算机可读介质 Download PDFInfo
- Publication number
- CN114220468A CN114220468A CN202111525211.3A CN202111525211A CN114220468A CN 114220468 A CN114220468 A CN 114220468A CN 202111525211 A CN202111525211 A CN 202111525211A CN 114220468 A CN114220468 A CN 114220468A
- Authority
- CN
- China
- Prior art keywords
- word line
- read
- page
- nand flash
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及一种NAND闪存的数据保护方法及装置、计算机可读介质,该方法包括:在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作;在所述NAND闪存中的任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至第一存储空间中。本发明以字线为次数记录单元,相较于以块为记录单元的方式可以更加充分的利用NAND的特性避免资源浪费,延长NAND的使用寿命,同时不会因次数记录而消耗太多的存储单元,避免可供用户使用的存储空间缩小太多。
Description
技术领域
本发明涉及NAND闪存技术领域,尤其涉及一种NAND闪存的数据保护方法及装置、计算机可读介质。
背景技术
NAND闪存因其高性能、低功耗、体积小、高稳定性以及与硅工艺兼容等特点已经成为目前主流的非易失性存储器,并得到了广泛的应用。为了追求更大容量和更好性能,闪存芯片已由最初的二维结构发展成为三维结构,单元存储容量已经从存储1个bit(例如,SLC,即Single-Level Cell)变成存储2个bit(例如,MLC,即Multi-Level Cell)、3个bit(例如,TLC,即Trinary-Level Cell)甚至4个bit(例如,QLC,Quarter-Level Cell),芯片的特性和存储密度大大提高。在三维结构中,由于堆叠层数以倍数增加,考虑工艺和存储单元电学特性的一致性,需要堆叠层的总高度尽量小,这就导致了存储单元本身的尺寸和存储单元之间的间隔越来越小,存储单元自身的抗干扰能力越来越差,存储单元之间的耦合效应也越来越大。而且由于一个存储单元可存储的态越来越多,相邻的两个存储态之间的间隔越来越小,进一步加剧了存储数据出错的概率。
为了避免干扰次数过多而导致整个块(即Block)变成坏块,目前主要采用两种方式对干扰次数进行控制:
(1)记录整个Block被读取的次数;当读的次数达到产品固件中设定的值时,固件调用系统的资源将整个Block中的数据复制并写到其他存储空间。记录整个Block读次数的方式比较粗糙,没有充分利用NAND的特性导致资源的浪费,缩短了NAND的使用寿命。
(2)记录整个Block中每个页(即page)被读取的次数;记录每个page被读取的次数,这种方式记录的信息太过详细,会消耗更多的存储单元,导致可供用户使用的存储空间缩小。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本发明提供了一种NAND闪存的数据保护方法及装置、计算机可读介质。
一方面,本发明提供了一种NAND闪存的数据保护方法,包括:
在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作;其中,所述第一字线为与所述待读取页对应的字线相邻的字线;
在所述NAND闪存中的任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至第一存储空间中;其中,所述第一存储空间为所述第一字线对应的存储空间之外的存储空间。
另一方面,本发明提供了一种NAND闪存的数据保护装置,包括:
次数更新模块,用于在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作;其中,所述第一字线为与所述待读取页对应的字线相邻的字线;
数据保存模块,用于在所述NAND闪存中的任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至第一存储空间中;其中,所述第一存储空间为所述第一字线对应的存储空间之外的存储空间。
又一方面,本发明提供一种NAND闪存的数据保保护装置,包括:
至少一个存储器和至少一个处理器;
所述至少一个存储器,用于存储机器可读程序;
所述至少一个处理器,用于调用所述机器可读程序,执行NAND闪存的数据保护方法。
又一方面,本发明提供一种计算机可读介质,所述计算机可读介质上存储有计算机指令,所述计算机指令在被处理器执行时,使所述处理器执行NAND闪存的数据保护方法。
本实施例提供的NAND闪存的数据保护方法及装置、计算机可读介质,在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的相邻字线对应的干扰次数加1,并对所述待读取页进行读取操作;在任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至新的存储空间中。可见本发明实施例以字线为次数记录单元,一个块中包含多条字线,一条字线对应多个页,可见字线是介于块和页之间的概念,以字线为记录单元,相对于以块为记录单元的方式,比较精细,但不像以页为记录单元的方式那样过于详细,因此相较于以块为记录单元的方式可以更加充分的利用NAND的特性避免资源浪费,延长NAND的使用寿命,同时不会因次数记录而消耗太多的存储单元,避免可供用户使用的存储空间缩小太多。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中NAND闪存的数据保护方法的流程示意图;
图2为本发明实施例中TLC 64层存储阵列结构的NAND闪存的结构示意图;
图3为本发明实施例中八个态的示意图;
图4为本发明实施例中TLC NAND闪存中读干扰阈值电压的分布图;
图5为本发明实施例中图2的等效电路示意图;
图6为在读操作过程中对各个电极施加电压的过程以及沟道中电势的分布示意图;
图7为本发明实施例中NAND闪存的数据保护装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
第一方面,本发明提供一种NAND闪存的数据保护方法,如图1所示,该方法包括如下步骤:
S110、在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作;其中,所述第一字线为与所述待读取页对应的字线相邻的字线;
可理解的是,这里以字线作为次数记录单元,当有读取需求时,将待读取Page所在的字线的相邻字线对应的干扰次数加1,例如,在对字线WLn中的一个Page进行数据读取时,则将字线WLn相邻的字线的干扰次数加1,相邻字线的数量可以包括一个、两个甚至更多,例如,将WLn-1对应的干扰次数加1,或者,将WLn-1~WLn-2对应的干扰次数加1,或者,将WLn+1对应的干扰次数加1,或者,将WLn+1~WLn+2对应的干扰次数加1。
可理解的是,对一个块中的某一层WL中某一个page进行读操作时,会对整个Block中的所有存储单元产生读干扰。由于存储单元之间位置的差异,会导致读干扰的程度不一样。与读取page所在的字线越接近,读干扰的程度越大。而对待读取页所在字线的存储单元的影响很小,因此在不需要对待读取页所在的字线的干扰次数更新。
可理解的是,一个字线的干扰次数是对这个字线的上层字线以及下层字线执行过读取操作的总次数。
需要注意的是,下文中会对相邻的上层字线和相邻的下层字线的读干扰程度最大进行解释。
在具体实施时,所述第一字线可以包括所述待读取页对应的字线相邻的一个上层字线和/或所述待读取页对应的字线相邻的一个下层字线。也就是说,当对字线WLn中的一个Page进行数据读取时,则将WLn-1对应的干扰次数加1和/或将WLn+1对应的干扰次数加1。
S120、在所述NAND闪存中的任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至第一存储空间中;其中,所述第一存储空间为所述第一字线对应的存储空间之外的存储空间。
可理解的是,在一个字线对应的干扰次数达到预设次数阈值时,该字线中的数据发生错误的可能性非常大,因此为了避免这个字线所在的块成为坏块,则将这个字线中所有页的数据复制并保存至新的存储空间中。
本发明实施例提供的NAND闪存的数据保护方法,在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的相邻字线对应的干扰次数加1,并对待读取页进行读取操作;在任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至新的存储空间中。可见本发明实施例以字线为次数记录单元,一个块中包含多条字线,一条字线对应多个页,可见字线是介于块和页之间的概念,以字线为记录单元,相对于以块为记录单元的方式,比较精细,但不像以页为记录单元的方式那样过于详细,因此相较于以块为记录单元的方式可以更加充分的利用NAND的特性避免资源浪费,延长NAND的使用寿命,同时不会因次数记录而消耗太多的存储单元,避免可供用户使用的存储空间缩小太多。
在具体实施时,S110中所述在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,可以包括:通过固件记录每一个字线对应的干扰次数,在对所述NAND闪存中的每一个页进行读取操作时,通过固件将所述待读取页对应的字线的第一字线对应的干扰次数加1。
也就是说,通过固件对干扰次数进行记录、更新甚至判断等操作。可见本发明实施例是通过固件层面算法的优化:通过在读取时将待读取页所在的字线的相邻字线的干扰次数加1,监测各层字线的干扰次数,将干扰次数大于预设次数阈值的字线中所有页中的数据复制并保存至新的存储空间,实现一种数据保护机制。
在具体实施时,在S110中所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作之前,本发明实施例提供的方法还可以包括:
判断所述待读取页对应的字线的干扰次数是否达到所述预设次数阈值;若所述待读取页对应的字线的干扰次数未达到所述预设次数阈值,则执行所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作的步骤。
也就是说,在对相邻字线的干扰次数更新和对待读取页进行读取之前,需要对待读取页所在的字线的干扰次数进行判断,如果此时待读取页对应的字线的干扰次数没有达到预设次数阈值,则说明此时待读取页中的数据受干扰的程度在允许范围内,且未复制并存储至第一存储空间中,此时可以将相邻字线的干扰次数加1,且在待读取页中读取数据。
在具体实施时,本发明实施例提供的方法还可以包括:
若所述待读取页对应的字线的干扰次数达到所述预设次数阈值,则从所述第一存储空间中读取数据。
即,若待读取页所在字线的干扰次数达到预设次数阈值,则说明待读取页所在字线的干扰程度已经超出允许范围,且已经将该读取页中的数据复制并存储到第一存储空间中,此时需要从第一存储空间中读取数据。
下面对读干扰对上下邻近WL层产生的影响相对于对其它层产生的影响更大的原因进行说明:
对于目前主流的TLC 64层存储阵列结构的NAND闪存来说,存储区的阵列结构如图2所示,图2中的层数和位线(即BL)上做了简化,且在该图中只显示了一个块(即Block),图2中的TSG和BSG分别是上选择管和下选择管,起到开关的作用。参见图2,TSG是分开的,BSG和TSG一样也是分开的,当然BSG也可以和字线(即WL)类似是一个整体结构。图2的等效电路图可以参见图5,在图2和4中可以看出,一个块中一共有64条字线,多条位线,在一条位线在同一纵列上的64个字线对应的64个存储单元形成一个串,一共有多个串:String1、String2、String3……。图2中的BL为bite line,即位线,substrate为基地,silicon Channel为硅通道,cut为剖视,ACS为array common source,即阵列公共源端。
针对可以存储三个bit的一个存储单元而言,存储的八个态(即阈值电压分部态)如图3所示。当一个Block存储了相应的信息之后,对其中一层WL中存储了信息的某一个page进行读操作,例如对图2中WLn的String1上的存储单元进行读操作,会对整个Block中的所有存储单元产生读干扰。由于存储单元之间位置的差异,会导致读干扰的程度不一样。当对某一个page读的次数增加,这种读干扰会不断的积累,最终会导致存储单元中阈值电压的改变,如图4所示,通常最低态受到的读干扰最大,以最低态受到的读干扰进行说明:实线为没有受到读干扰的最初阈值电压分布状态,虚线为读干扰积累到一定程度后阈值电压的分布状态,从图4中可以看到,最低态的阈值电压分布变宽,并且向右移动与下一个存储态产生了交叠,导致存储的信息发生了错误。
在对String1中的WLn中的存储单元进行反复读干扰测试过程中,会发现图2中的各个串中WLn-1和WLn+1中的存储单元错误率会明显高于其他层中的存储单元,会导致整个Block因为这一层的错误超过阈值而成为坏块。具体原因如下:
图6为在读操作过程中对各个电极施加电压的过程以及沟道中电势的分布示意图。图6中的灰色矩形表示对TSG、WL、BSG所施加的电压,电压值为正值,灰色矩形的宽度表示施加电压的相对大小,宽度越宽,电压越大。对String1中WLn中的存储单元进行读操作,TSG1和BSG1选择管开启,WL1~WLn-2和WLn+2~WL64施加Vpass电压,WLn-1和WLn+1在Vpass电压基础上增加了一个补偿电压ΔV,即对WLn-1和WLn+1的施加电压为Vpass+ΔV,以补偿因为读取电压Vread小于Vpass对WLn-1和WLn+1中存储单元电流导通性的影响。通常读取操作中会有几个大小不同的Vread对不同的存储态进行判断。比如,在String1中,当WLn施加的读取电压为Vread1,Vread1是所有Vread电压中最高的一个,且此时存储单元存储的态正好低于Vread1,则存储单元处于开启状态,整个沟道中的电势都为0V。图6中文字“沟道中的电势”指示的左边直线表示String1中沟道中的电势分布情况。由于WLn-1和WLn+1施加的电压为Vpass+ΔV大于其他层的Vpass,此时会导致String1中WLn-1和WLn+1中的存储单元受到比其他层更大的弱编程效应,导致错误率更高。对于String2和String3而言,TSG和BSG均处于关断状态,当WLn施加的读电压为Vread2,Vread2是所有Vread电压中最低的一个,且此时存储单元的存储态正好高于Vread2,存储单元处于关断状态,整个沟道中的电势会随着WL上施加的电压大小而变化,图中文字“沟道中的电势”指示的右边曲线表示String2/3中沟道中的电势分布情况,曲线的起点和终点以及WLn中的电势都为0V,其他层电势都高于0V。由于WLn-1和WLn+1施加的电压为Vpass+ΔV大于其他层的Vpass,WLn-1和WLn+1沟道中电势最大,会导致WLn-1到WLn以及WLn+1到WLn沟道中产生很大的压差Vgap,从而在这段空间会产生很大的电场,电子在电场中加速形成热电子产生热电子注入效应,使WLn-1和WLn+1中的存储单元存储的态发生变化,导致错误率更高。
可见,在对某一WL层中的存储单元进行读取操作时,会对所读取存储单元所在WL层的上相邻层和下相邻层中的各个存储单元造成很大的影响。
也就是说,对NAND闪存的读取操作会对所读的page所在的整个Block中的存储单元产生干扰,但是这种干扰对处于不同位置的存储单元产生的影响是不一样的,根据上述分析可知,读操作会对所读的page所在的WL的上下临近的各一个WL中的page产生更大的干扰,这种干扰会随着读次数的增加而不断积累,导致上下临近的各一个WL中的page首先出现错误,而所读的page和剩下的page存储的信息未发生错误。
也就是说,当信息存储在NAND闪存中,由于NAND闪存的存储阵列区的特殊结构,对存储单元的读、写操作都会对在相应的Block中的所有存储单元产生干扰。这种干扰是无法避免的,NAND闪存中存储单元本身和电路设计的优化都可以容忍一定的干扰存在,这个最大干扰对于读操作就是NAND闪存芯片的可读取次数(read disturb spec)。对于每一个NAND闪存芯片,这个读取次数是一定的也是明确的。随着NAND闪存中一个物理单元存储的态越来越多,可读取次数越来越少。基于NAND闪存芯片在读操作过程中,对某一个page进行读操作时,受到相对更大读干扰影响的只有所读page所在的WL上下临近的各一层WL中的page,而其他WL中的page所受的干扰相对较弱的现象。
其中,字线,英文名称是WL(即word line)。NAND闪存的一个物理存储单元的控制栅通过字线连出,通常一个Block中相同一层的多个物理存储单元的控制栅由共同的一根字线连出,电路上可以通过字线控制栅压进行读、写、擦除操作。一个WL层对应多个page,例如,同一个WLn与奇数位线(例如,BL1、BL3)形成一个page0,同一个WLn与偶数位线(例如,BL2、BL4)形成一个page1。
其中,阈值电压,英文名称是threshold voltage。NAND闪存在编程时会根据数据内容使存储单元处于不同的阈值电压,这样在读取的时候,施加一定的电压,然后通过存储单元的导通或截止状态,能够判断出该存储单元存储的数据是什么。
其中,可读取次数,英文名称是read disturb spec.。它是指NAND闪存在编程以后,随着对一个或多个Page进行反复的读操作,在读干扰的作用下,会有电子不断进入存储单元中,导致存储单元中存储的信息发生翻转,从而造成数据错误。当错误达到一定的阈值后,会认为整个page或整个Block中存储的数据错误。为了避免该错误,通常会给NAND闪存芯片定一个可读取次数的标准,这个标准就是read disturb spec。
其中,固件,英文名称是FW(firmware),是指设备内部保存的设备“驱动程序”,通过固件,操作系统才能按照标准的设备驱动实现特定机器的运行动作。存储设备的固件,完成系统对数据的清除、存储和读取,以及平衡NAND闪存的损耗等一系列动作。
第二方面,本发明实施例提供一种NAND闪存的数据保护装置,参见图7,该装置包括:
次数更新模块110,用于在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作;其中,所述第一字线为与所述待读取页对应的字线相邻的字线;
数据保存模块120,用于在所述NAND闪存中的任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至第一存储空间中;其中,所述第一存储空间为所述第一字线对应的存储空间之外的存储空间。
在一些实施例中,所述第一字线可以包括所述待读取页对应的字线相邻的一个上层字线和/或所述待读取页对应的字线相邻的一个下层字线。
在一些实施例中,所述次数更新模块在所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作之前,还用于:判断所述待读取页对应的字线的干扰次数是否达到所述预设次数阈值;若所述待读取页对应的字线的干扰次数未达到所述预设次数阈值,则执行所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作的步骤。
第三方面,本发明实施例提供一种NAND闪存的数据保护装置,该装置包括:
至少一个存储器和至少一个处理器;
所述至少一个存储器,用于存储机器可读程序;
所述至少一个处理器,用于调用所述机器可读程序,执行上述NAND闪存的数据保护方法。
第四方面,本发明实施例提供一种计算机可读介质,所述计算机可读介质上存储有计算机指令,所述计算机指令在被处理器执行时,使所述处理器执行上述NAND闪存的数据保护方法。
在这种情况下,从存储介质读取的程序代码本身可实现上述实施例中任何一项实施例的功能,因此程序代码和存储程序代码的存储介质构成了本发明的一部分。
用于提供程序代码的存储介质实施例包括软盘、硬盘、磁光盘、光盘(如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)、磁带、非易失性存储卡和ROM。可选择地,可以由通信网络从服务器计算机上下载程序代码。
此外,应该清楚的是,不仅可以通过执行计算机所读出的程序代码,而且可以通过基于程序代码的指令使计算机上操作的操作系统等来完成部分或者全部的实际操作,从而实现上述实施例中任意一项实施例的功能。
此外,可以理解的是,将由存储介质读出的程序代码写到插入计算机内的扩展板中所设置的存储器中或者写到与计算机相连接的扩展模块中设置的存储器中,随后基于程序代码的指令使安装在扩展板或者扩展模块上的CPU等来执行部分和全部实际操作,从而实现上述实施例中任一实施例的功能。
可理解的是,本发明实施例提供的NAND闪存的数据保护装置、计算机可读介质中有关内容的解释、具体实施方式、有益效果、举例等内容可以参见上述棒线材轧机转速控制方法中的相应部分,此处不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如RON/RAN、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。
Claims (10)
1.一种NAND闪存的数据保护方法,其特征在于,包括:
在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作;其中,所述第一字线为与所述待读取页对应的字线相邻的字线;
在所述NAND闪存中的任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至第一存储空间中;其中,所述第一存储空间为所述第一字线对应的存储空间之外的存储空间。
2.根据权利要求1所述的方法,其特征在于,所述第一字线包括所述待读取页对应的字线相邻的一个上层字线和/或所述待读取页对应的字线相邻的一个下层字线。
3.根据权利要求1所述的方法,其特征在于,所述在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,包括:
通过固件记录每一个字线对应的干扰次数,在对所述NAND闪存中的每一个页进行读取操作时,通过固件将所述待读取页对应的字线的第一字线对应的干扰次数加1。
4.根据权利要求1所述的方法,其特征在于,所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作之前,所述方法还包括:
判断所述待读取页对应的字线的干扰次数是否达到所述预设次数阈值;若所述待读取页对应的字线的干扰次数未达到所述预设次数阈值,则执行所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作的步骤。
5.根据权利要求4所示的方法,其特征在于,还包括:
若所述待读取页对应的字线的干扰次数达到所述预设次数阈值,则从所述第一存储空间中读取数据。
6.一种NAND闪存的数据保护装置,其特征在于,包括:
次数更新模块,用于在对所述NAND闪存中的每一个页进行读取操作时,将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作;其中,所述第一字线为与所述待读取页对应的字线相邻的字线;
数据保存模块,用于在所述NAND闪存中的任意一个字线对应的干扰次数达到预设次数阈值时,将干扰次数达到所述预设次数阈值的字线对应的所有页中的数据复制并保存至第一存储空间中;其中,所述第一存储空间为所述第一字线对应的存储空间之外的存储空间。
7.根据权利要求6所示的装置,其特征在于,所述第一字线包括所述待读取页对应的字线相邻的一个上层字线和/或所述待读取页对应的字线相邻的一个下层字线。
8.根据权利要求6所示的装置,其特征在于,
所述次数更新模块在所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作之前,还用于:判断所述待读取页对应的字线的干扰次数是否达到所述预设次数阈值;若所述待读取页对应的字线的干扰次数未达到所述预设次数阈值,则执行所述将待读取页对应的字线的第一字线对应的干扰次数加1,并对所述待读取页进行读取操作的步骤。
9.一种NAND闪存的数据保护装置,其特征在于,包括:
至少一个存储器和至少一个处理器;
所述至少一个存储器,用于存储机器可读程序;
所述至少一个处理器,用于调用所述机器可读程序,执行权利要求1至6中任一所述的方法。
10.一种计算机可读介质,其特征在于,所述计算机可读介质上存储有计算机指令,所述计算机指令在被处理器执行时,使所述处理器执行权利要求1至6中任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111525211.3A CN114220468A (zh) | 2021-12-14 | 2021-12-14 | Nand闪存的数据保护方法及装置、计算机可读介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111525211.3A CN114220468A (zh) | 2021-12-14 | 2021-12-14 | Nand闪存的数据保护方法及装置、计算机可读介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114220468A true CN114220468A (zh) | 2022-03-22 |
Family
ID=80701695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111525211.3A Pending CN114220468A (zh) | 2021-12-14 | 2021-12-14 | Nand闪存的数据保护方法及装置、计算机可读介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114220468A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115933996A (zh) * | 2023-01-12 | 2023-04-07 | 北京得瑞领新科技有限公司 | Ssd读干扰优化处理方法、装置、存储介质及ssd设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103426467A (zh) * | 2012-05-14 | 2013-12-04 | 三星电子株式会社 | 存储装置、存储系统及其操作方法 |
US20160141047A1 (en) * | 2014-11-18 | 2016-05-19 | Sandisk Technologies Inc. | Boundary Word Line Operation in Nonvolatile Memory |
CN106257594A (zh) * | 2015-06-16 | 2016-12-28 | 爱思开海力士有限公司 | 读取干扰收回策略 |
CN112992206A (zh) * | 2019-12-16 | 2021-06-18 | 英特尔公司 | 防止nand存储器中的读取干扰的技术 |
-
2021
- 2021-12-14 CN CN202111525211.3A patent/CN114220468A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103426467A (zh) * | 2012-05-14 | 2013-12-04 | 三星电子株式会社 | 存储装置、存储系统及其操作方法 |
US20160141047A1 (en) * | 2014-11-18 | 2016-05-19 | Sandisk Technologies Inc. | Boundary Word Line Operation in Nonvolatile Memory |
CN106257594A (zh) * | 2015-06-16 | 2016-12-28 | 爱思开海力士有限公司 | 读取干扰收回策略 |
CN112992206A (zh) * | 2019-12-16 | 2021-06-18 | 英特尔公司 | 防止nand存储器中的读取干扰的技术 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115933996A (zh) * | 2023-01-12 | 2023-04-07 | 北京得瑞领新科技有限公司 | Ssd读干扰优化处理方法、装置、存储介质及ssd设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240005999A1 (en) | Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage | |
KR100990082B1 (ko) | 멀티 비트 셀 플래시 메모리 관리 방법 | |
KR101396641B1 (ko) | 플래시 메모리 장치에 데이터를 저장하는 방법 | |
KR102015906B1 (ko) | 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법 | |
KR102044594B1 (ko) | 3차원 메모리의 적응형 동작 | |
KR102467291B1 (ko) | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 | |
JP2006164507A (ja) | 不揮発性メモリセルの読出し方法 | |
KR102314136B1 (ko) | 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법 | |
CN104641418A (zh) | 存储系统 | |
JP2012069199A (ja) | 半導体記憶装置 | |
KR101193059B1 (ko) | 비휘발성 메모리 장치 및 그 동작 방법 | |
JP4534211B2 (ja) | 信頼性が改善された多値セルメモリデバイス | |
KR20190077907A (ko) | 비휘발성 메모리 장치, 비휘발성 메모리 장치의 동작 방법 및 저장 장치 | |
JP2012018744A (ja) | 半導体メモリ素子の動作方法 | |
KR100967001B1 (ko) | 불휘발성 메모리 소자의 프로그램 방법 | |
US7652919B2 (en) | Multi-level operation in dual element cells using a supplemental programming level | |
CN114220468A (zh) | Nand闪存的数据保护方法及装置、计算机可读介质 | |
CN114203236A (zh) | Nand闪存的数据读操作电压施加方法及装置 | |
US20110317493A1 (en) | Method and Apparatus of Performing An Erase Operation on a Memory Integrated Circuit | |
JP2021026448A (ja) | 記憶部システム、記憶部制御装置および記憶部制御方法 | |
CN116110471A (zh) | 闪存设备及其数据恢复读取方法 | |
CN115437562A (zh) | 减少固态硬盘中闪存读干扰的方法、装置、设备及介质 | |
KR20240012088A (ko) | 메모리 장치 및 이의 동작 방법 | |
CN115525210A (zh) | 存储设备及其操作方法、操作非易失性存储器装置的方法 | |
CN110580928B (zh) | 一种三维存储器的控制方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220322 |
|
RJ01 | Rejection of invention patent application after publication |