CN103426467A - 存储装置、存储系统及其操作方法 - Google Patents

存储装置、存储系统及其操作方法 Download PDF

Info

Publication number
CN103426467A
CN103426467A CN2013101774823A CN201310177482A CN103426467A CN 103426467 A CN103426467 A CN 103426467A CN 2013101774823 A CN2013101774823 A CN 2013101774823A CN 201310177482 A CN201310177482 A CN 201310177482A CN 103426467 A CN103426467 A CN 103426467A
Authority
CN
China
Prior art keywords
storage unit
interferometer
value
refresh
numerical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101774823A
Other languages
English (en)
Other versions
CN103426467B (zh
Inventor
郑扶日
金昭映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120093113A external-priority patent/KR102014834B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103426467A publication Critical patent/CN103426467A/zh
Application granted granted Critical
Publication of CN103426467B publication Critical patent/CN103426467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

提供了一种存储装置、存储系统、及其操作方法。一种操作包括多个存储单元的存储装置的方法，所述多个存储单元包括第一存储单元和与所述第一存储单元相邻的第二存储单元，所述方法包括：每次访问所述第一存储单元时，对所述第二存储单元的干扰值进行计数；基于计数来更新所述第二存储单元的干扰计数值；基于所述第二存储单元的干扰计数值、期望的阈值、和最大干扰计数值来调整刷新调度；以及当所述第二存储单元根据调整的刷新调度而被刷新时，复位所述第二存储单元的干扰计数值和最大干扰计数值。

Description

存储装置、存储系统及其操作方法
相关申请的交叉引用
本申请要求于2012年5月14日提交的美国临时专利申请No.61/646，410以及于2012年8月24日提交的韩国专利申请No.10-2012-0093113的优先权，通过引用将其每个的内容合并于此。
技术领域
本发明的一些示例性实施例涉及存储装置，并且更具体地，涉及被配置为通过控制刷新操作来减少在访问存储单元期间发生的干扰而造成的动态刷新特征的劣化的存储装置和/或存储系统，和/或其操作方法。
背景技术
高电压被施加到诸如动态随机存取存储器（DRAM）的半导体存储装置的字线上，使晶体管能够访问存储单元。然而，由高电压产生的电场可能会降低相邻小区中的存取晶体管（access transistor）的阈值电压。其结果是，单元的漏电流增加，这就是所谓的通门效应（pass gate effect）。为了防止由于泄漏电流而造成的数据丢失，在完全失去在单元中存储的数据之前，DRAM要求从单元中读取数据和重写数据到单元中的刷新操作。刷新操作可以在DRAM中周期性地执行，或者刷新操作可以在系统的请求下来执行。
刷新特征包括静态刷新特征和动态刷新特征。在存储单元阵列中的单元上的第一刷新操作和在单元上的第二刷新操作之间的时间间隙被称为刷新间隔。
静态刷新特征是当在刷新间隔期间对于DRAM存在较小数量的访问或没有访问时单元的刷新特征。动态刷新特征是当对DRAM而言比在静态刷新特征的情况下存在相对更多的访问时的单元的刷新特征。
当另一个单元以静态刷新而不是以动态刷新被访问时，一单元受到相邻的单元或线的影响较小，并且受到此时所产生的功率噪声的影响较小。与此相反，因为在动态刷新中，存在对于DRAM的频繁的访问，所以对于相邻单元的影响根据访问频率而变化。访问一个单元对于在DRAM中的其他每个单元的影响程度被称为干扰。当在DRAM存储单元阵列的单元之间存在较大的空隙时，干扰较低。然而，例如，当因为规模（scaling）而导致单元之间的间隙减小时，则诸如由相邻小区或线产生的干扰的扰动增加。
对于RAM（例如，DRAM），不能够限制对于到特定的地址的访问，因此，可能会重复访问特定的单元。随着重复访问，单元的刷新特征由于扰动而迅速恶化。
因此，有利的是，对于干扰集中的单元进行更加频繁地刷新中，以改善刷新特征。
发明内容
根据本发明的概念的一些示例性实施例，提供了一种操作包括多个存储单元的存储装置的方法，所述多个存储单元包括第一存储单元和与第一存储单元相邻的第二存储单元。所述方法包括：每次访问第一存储单元时对第二存储单元的干扰值进行计数，基于计数来更新第二存储单元的干扰计数值，基于第二存储单元的干扰计数值、期望的阈值、和最大干扰计数值来调整刷新调度，以及当第二存储单元根据调整的刷新调度而被刷新时，复位第二存储单元的干扰计数值和最大干扰计数值。
干扰值可以是第一存储单元的累积访问时间除以单位时间。
更新包括每次对第一存储单元进行访问时，将在之前的访问时间处存储的干扰计数值添加到在第一存储单元的当前访问时间期间周期计数的值上。
调整刷新调度可以包括如果第二存储单元的干扰计数值至少为期望的阈值，和大于最大干扰计数值时，在刷新调度中提前在第二存储单元上的刷新操作；并且利用第二存储单元的干扰计数值来更新最大干扰计数值。
复位（reset）干扰计数值可以包括在存储装置被上电之后，启用不定期刷新标志，以控制存储装置根据刷新调度来执行刷新操作；以及，如果存储装置处于测试模式，则禁用不定期刷新标志，以停止刷新操作。
当第二存储单元被刷新时，可以复位不定期刷新标志。
所述方法可以包括当存储器装置上电时初始化干扰计数值。
根据本发明概念的其他示例性实施例，提供了一种存储装置，包括：存储单元阵列，其包括多个存储单元，所述多个存储单元包括第一存储单元和与第一存储单元相邻的第二存储单元；控制逻辑，其被配置为如果第一存储单元被访问则读取第二存储单元的当前干扰计数值，所述控制逻辑被配置为比较当前干扰计数值与所希望的阈值以及最大干扰计数值，所述控制逻辑被配置为在对第一存储单元的当前访问时间期间对第二存储器的干扰值进行计数，并且被配置为基于该计数来更新干扰计数值；以及刷新单元，其被配置为计算第二存储单元的字线地址，被配置为根据干扰计数值的比较结果来调整用于第二存储单元的当前刷新调度，其被配置为执行在第二存储单元上的刷新操作，并且被配置为基于上电信号来控制刷新操作的初始化。
存储单元阵列可以包括：正常单元阵列，其包括被配置来存储数据的多个数据存储单元，数据存储单元包括：第一和第二存储单元；以及干扰计数单元阵列，其包括被配置为存储干扰计数值的多个干扰计数单元。干扰计数单元中的至少一个可以被连接到与第一存储单元相同的字线。
控制逻辑可以包括：地址命令译码器，其被配置为接收来自主机的时钟信号、激活命令、和地址，并且所述地址命令译码器被配置为基于时钟信号来对激活命令和地址进行译码，以产生对应于激活命令的控制信号，并且产生用于访问第一存储单元的行地址和列地址；计数值比较器，其被配置来比较当前干扰计数值和希望的阈值以及最大干扰计数值；计数值更新器，其被配置为每当第一存储单元被访问时，通过将在之前访问时间处存储的干扰计数值添加到在第一存储单元的当前访问时间期间周期计数的值上，来更新干扰计数值；以及最大计数值存储器，其被配置为存储在从存储装置的初始化时间到当前操作时间的第二存储单元的干扰计数值中的最大干扰计数值，并且如果更新的干扰计数值大于最大干扰计数值，则利用更新的干扰计数值来更新最大干扰计数值。
刷新单元可以包括：相邻地址计算器，其被配置为基于从控制逻辑接收的第一存储单元的地址来计算第二存储单元的地址；下一个不定期刷新地址和不定期刷新标志存储器，其被配置为如果第二存储单元的当前干扰计数值至少是所期望的阈值，和大于最大干扰计数值，则存储第二存储单元的地址来作为下一个不定期刷新地址，并且其被配置为存储指示不定期刷新操作是否要在第二存储单元上执行的不定期刷新标志；以及刷新控制器，其被配置来调整刷新调度，以使得按照不定期刷新标志，首先执行在第二存储单元上的不定期刷新操作。
刷新单元还可以包括周期性内部刷新命令生成器，其被配置为基于上电信号来完全刷新存储单元阵列，并且输出内部刷新信号，以用于控制要被初始化的干扰计数值。控制逻辑可以包括计数有效标志单元，其被配置为根据内部刷新信号来启用计数有效标志，以复位计数值更新器、计数值比较器、以及最大计数值存储器。
计数值更新器可以被配置为执行在第二存储单元上的不定期刷新操作之后，复位第二存储单元的干扰计数值。
刷新控制器可以被配置为将在第二存储单元上的不定期刷新操作插入到刷新调度中，使得如果第二存储单元的当前干扰计数值至少是所期望的阈值和大于最大干扰计数值，则优先执行在第二存储单元上的不定期刷新操作。
刷新控制器可被配置为用于调整刷新调度，以使得如果第二存储单元的当前干扰计数值至少是期望的阈值和大于最大干扰计数值，则执行在第二存储单元上的不定期刷新操作，以跟上刷新调度。
计数有效标志单元可被配置为当存储装置处于测试模式时，禁用计数有效标志，从而不执行在第二存储单元上的不定期刷新操作。
存储装置还可以包括：计数写入/读取块，其被配置为从干扰计数单元中读取第二存储单元的当前干扰计数值，并且其被配置为将更新的干扰的计数值写入到干扰计数单元。
根据本发明概念的进一步的示例性实施例，提供了一种操作包括多个存储单元的存储系统的方法，所述多个存储单元包括至少一个第一存储单元和与所述至少一个第一存储单元的字线相邻的第二存储单元。该方法包括：每次访问所述至少一个第一存储单元时，对第二存储单元的干扰值进行计数；基于计数，更新第二存储单元的干扰计数值；基于更新的干扰计数值、最大干扰计数值、以及所期望的阈值来调整在第二存储单元上的刷新操作的顺序；以及当根据所述顺序来执行在第二存储单元上的刷新操作时，复位第二存储单元的干扰计数值。通过在第一存储单元的累积访问时间期间周期性地增加计数器，可以获取干扰值。
调节顺序可以包括：如果第二存储单元的干扰计数值至少是所期望的阈值和大于最大干扰计数值，则调度先进行在第二存储单元上的刷新操作；利用第二存储单元的干扰计数值来更新最大干扰计数值；以及更新指示是否执行在第二存储单元上的刷新操作的不定期刷新标志。如果不定期刷新标志被启用，则该方法可以包括：执行在第二存储单元上的刷新操作；并且在复位第二存储单元的最大干扰计数值和第二存储单元的干扰计数值之后，复位不定期刷新标志。
所述方法可以进一步包括通过当存储系统上电时启用在存储系统中的所有的字线，来复位所有的干扰计数值。
根据本发明概念的其他的示例性实施例，提供了一种操作包括多个存储单元的存储装置的方法，所述多个存储单元包括至少一个目标存储单元和剩余存储单元。所述方法包括：在访问所述至少一个目标存储单元时，对用于剩余存储单元的每个的干扰计数值进行计数；基于干扰计数值来改变在剩余存储单元的每一个上的刷新操作顺序；以及复位在其上已经根据所述顺序而执行了刷新操作的存储单元的干扰计数值。对干扰计数值进行计数可以包括从对剩余存储单元上的之前的刷新操作开始对目标存储单元的访问时间进行计数中产生的值进行累积。
改变刷新操作的顺序可以包括，如果干扰计数值中的一个等于所希望的阈值和大于最大干扰计数值，则调度与干扰计数值相对应的存储单元的刷新操作，以优先执行；利用干扰计数值来更新最大干扰计数值；以及更新用于存储单元的不定期刷新标志。
复位干扰计数值可以包括：当根据调度而启用不定期刷新标志时，执行在存储单元上的刷新操作；以及在复位存储单元的最大干扰计数值和干扰计数值之后，禁用存储单元的不定期刷新标志。
根据本发明概念的进一步的示例性实施例，提供了一种操作包括多个存储单元的存储装置的方法，所述方法包括：计算与一个或多个存储单元的字线相邻的存储单元的临时干扰值，临时干扰值指示由于对一个或多个存储单元的访问而导致的存储单元的干扰值；通过在每次访问所述一个或者多个存储单元的时候将临时干扰值添加到永久干扰值来更新存储单元的永久干扰值；以及如果永久干扰值高于阈值，则将存储单元标志为需要被刷新。
临时干扰值可以是第一存储单元的累积访问时间除以单位时间。
标志存储单元可以包括：如果永久干扰值在最大干扰值之上，则将存储单元标志为需要被刷新；以及利用永久干扰值来更新最大干扰值。
所述方法可以包括：如果存储单元被标志，则执行在存储单元上的刷新操作；执行在存储单元上的刷新操作之后，复位存储单元的永久干扰值；以及如果利用永久干扰值来更新最大干扰值，则在执行在存储单元上的刷新操作之后复位最大干扰值。
所述方法可以包括：如果存储单元被标志，则调整用于多个存储单元的刷新调度，以在执行定期刷新操作之前执行在存储单元上的刷新操作。
所述方法可以包括：在对存储装置上电之后启用不定期刷新标志，以控制存储装置来根据刷新调度执行刷新操作；以及如果存储装置处于测试模式，则禁用不定期刷新标志，以停止刷新操作。
临时干扰值可以使用MaxDisturb=2（n-1）*tREF/tRC/n+（Threshold+1）来计算，其中MaxDisturb是临时干扰值，n是与一个或多个存储单元连接的字线的数量，tREF是访问一个或多个存储单元的启用时间，tRC是与一个或多个存储单元连接的字线的访问时间，并且Threshold是阈值。
附图说明
参照附图，通过详细描述本发明的示例性实施例，本发明概念的示例性实施例的上述和其它特征和优点将变得更加明显，在附图中：
图1是根据本发明概念的一些示例性实施例的存储装置的示意性框图；
图2是图1中示出的存储装置的一部分的详细框图；
图3是根据本发明概念的一些示例性实施例的存储装置的操作方法的流程图；
图4是在图3所示的方法中的初始化的流程图；
图5是在图3所示的方法中，处于激活（active）状态的操作的流程图；
图6是在图3所示的方法中，处于刷新状态的操作的流程图；
图7是根据本发明概念的一些示例性实施例的，用于说明刷新存储单元的操作的表；
图8A和8B是根据本发明概念的其他示例性实施例的，用于说明刷新存储单元的操作的表；
图9A和9B是根据本发明概念的另外的示例性实施例的，用于说明刷新存储单元的操作的表；
图10A和图10B是根据本发明概念的其他示例性实施例的，用于说明刷新存储单元的操作的表；
图11A至11C是根据本发明概念的其他示例性实施例的，用于说明刷新存储单元的操作的表；
图12是根据本发明概念的一些示例性实施例的，包括图1中示出的存储装置的计算机系统的框图；
图13是根据本发明概念的其他示例性实施例的，包括图1中示出的存储装置的计算机系统的框图；
图14是根据本发明概念的其他示例性实施例的，包括图1中示出的存储装置的计算机系统的框图；
图15是根据本发明概念的其他示例性实施例的，包括图1中示出的存储装置的计算机系统的框图；
图16是根据本发明概念的进一步的示例性实施例的，包括图1中示出的存储装置的存储系统的框图；
图17是根据本发明概念的一些示例性实施例的，包括图1中示出的存储装置的数据处理系统的框图；
图18是包括图1中所示的半导体存储装置的多芯片封装的示意性概念图；以及
图19是如图18中所示的多芯片封装的示例的三维概念图。
具体实施方式
参考附图，现在将在下文中对本发明概念的实施例进行更充分地描述，在附图中示出了一些示例性实施例。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为限于这里所阐述的示例性实施例。相反，提供这些示例性实施例以使得本公开将是彻底的和完整的，并且其充分地向本领域的技术人员传达了本发明的范围。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可以被夸大。全文中相似的标号指代相似的元件。
将会理解的是，当元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到其他元件或可能存在中间元件。与此相反，当元件被称为在“直接连接”或“直接耦合”到另一元件时，则不存在中间元件。如本文所用，术语“和/或”包括一个或多个相关联的所列项目的任何及所有的组合，并且有时将其简称为“/”。
将会理解的是，虽然本文中可以使用术语第一，第二等来描述各种元件，但这些元件不应被这些术语所限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，并且，类似地，第二信号也可以被称为第一信号。
这里使用的术语只是出于描述特定的示例性实施例的目的，而不是用于限制本发明的目的。如本文所用，除非上下文清楚地另有指示，否则单数形式“一”，“一个”和“该”旨在也包括复数形式。还应当理解的是，当在本说明书中使用时，术语“包括”或“包含”指定存在所述特征、区域、整数、步骤、操作、元件、和/或组件，但不排除存在或添加一个或多个其它特征、区域、整数、步骤、操作、元件、组件、和/或它们的组。
除非另有定义，本文所用的所有术语（包括技术术语和科学术语）具有与本发明所属的领域的普通技术人员所通常理解的相同的含义。还应当理解，例如在常用字典中定义的那些术语应该被解释为具有与它们在相关领域和/或本申请的背景下的含义一致的含义，因此，除非在此明确限定之外，其将不被解释为理想化或过于正式的意义。
为了防止由于漏电流而导致的数据丢失，动态随机存取存储器（DRAM）需要在存储在单元中的数据完全丢失之前，从单元中读取数据和重写数据到单元的刷新操作。存储单元的刷新特征不仅由单元本身的特征决定，而且也受施加到单元的电压的动态噪声、相邻小区的电势、或者相邻的线的电势的影响。
在下文中使用属于“定期刷新操作”和“不定期刷新操作”来解释本发明概念的特定示例性实施例，但是其不会被解释为限制本发明概念的示例性实施例。假设，定期刷新操作是指在不考虑干扰的情况下，存储装置通过自己或根据外部系统的控制命令来刷新正常单元，而不定期刷新操作是指考虑到存储单元的干扰值的情况下调整刷新调度，使得对于具有高干扰值的存储单元的刷新操作在定期刷新操作之前执行或者使其的执行跟上定期刷新操作。
图1是根据本发明概念的一些示例性实施例的存储装置100的示意性框图。图2是图1中所示的存储装置100的一部分的详细框图。
存储装置100包括：多个单元阵列10、至少一个行多路复用器（MUX）31、至少一个行缓冲器32、至少一个行译码器33、存储体（bank）控制逻辑40、至少一个列缓冲器51、至少一个列译码器52、感应放大器（S/A）61、输出驱动器65中、输入缓冲器67、输入/输出（I/O）控制单元70、控制逻辑200、和刷新单元250。
单元阵列10的每一个包括正常单元阵列11和干扰计数单元阵列20。正常单元阵列11包括用于存储数据的多个正常单元。干扰计数单元阵列20包括用于存储赋给与施害单元相邻或者接近的受害单元的干扰的计数值的单元，其中，在正常单元中，存储访问被集中在所述施害单元上。干扰计数单元阵列20还包括用于存储赋给与字线（WLK）连接的其他单元中的每个的干扰的计数值的单元，其中，所述字线（WLK）连接到与施害单元相邻或者接近的受害单元（x=k）。单元阵列10可以以DRAM来实现，但是本发明概念的示例性实施例并不限于存储器的类型。
控制逻辑200响应于多个信号CK（时钟）、Command（命令）、和Add（地址）来控制元件250、31、40、51、和70。时钟信号CK可以由时钟驱动器（未示出）来输出。多个命令/地址信号Command以及Add可以由连接到存储装置100的存储控制器（未示出）来输出。
控制逻辑200包括地址命令译码器210和干扰计数（DC）单元220。地址命令译码器210对信号CK、Command、和Add进行译码，并产生命令和/或地址（例如，Sel_WL），以用于根据译码结果来控制元件250、31、40、51、和70中的每一个。
例如，地址命令译码器210可以输出激活命令和读取命令以单元阵列10读取数据。地址命令译码器210还可以输出已经存储数据的单元的地址Add。地址命令译码器210还可以输出刷新命令，以在特定的单元中保持数据以及要被刷新的单元的地址Add。
存储体（bank）控制逻辑40根据从控制逻辑200输出的命令来调度刷新操作。存储体10-1至10-N（N是自然数）中的每一个可以根据调度来执行刷新操作。存储体控制逻辑40选择存储体10-1至10-N中的每一个。包括单元阵列10的存储体10-1至10-N的数量可以根据本发明概念的示例性实施例而发生变化。
DC单元220计算赋给与存储器访问所集中在的第一存储单元（或施害单元）相邻或者接近的第二存储单元（或受害单元）的干扰值。随后，将参考图2来对DC单元220进行详细说明
刷新单元250响应从控制逻辑200输出的命令而产生行地址，以执行刷新命令。例如，存储体控制逻辑40在当前刷新目标存储体被切换到另一个之前，响应于存储单元或者存储体刷新命令而对存储体10-1至10-N之一中的行进行计数。随后，同样参考图2来对刷新单元250进行详细说明。
行多路复用器31响应于选择信号（未示出），来选择由刷新单元250所产生的行地址（或字线地址）或者从控制逻辑200输出的行地址。当刷新操作被执行时，行多路复用器31选择从刷新单元250输出的行地址。当写入或读取操作被执行时，则行多路复用器31选择从控制逻辑200输出的行地址。
至少一个行缓冲器32临时存储从行多路复用器31输出的行地址。至少一个行译码器33相应于由存储体控制逻辑40切换的存储体来进行操作。行译码器33对从相应的行缓冲器32输出的行地址进行译码，并且根据译码结果来选择多个行（或字线）中的一个。
存储体10-1至10-N中的每一个包括被标签为Bank1至BankN的多个单元阵列，以及至少一个S/A61。
单元阵列10中的每一个包括：多个字线（或行）、多个位线（或列）、用于存储数据的正常单元阵列11、以及用于存储干扰计数值的干扰计数单元阵列20。根据数据是否被存储在单元中，S/A61感应和放大在每一个位线中的电压变化。
至少一个列缓冲器51临时存储从控制逻辑200输出的列地址。至少一个列译码器52相应于由存储体控制逻辑40切换到的存储体来进行操作。列译码器52对从相应的列缓冲器51输出的列地址进行译码，并且根据译码结果来选择多个列（或位线）中的一个。
I/O控制单元70根据从控制逻辑200输出的控制信号，将已被由S/A61感应和放大的多个信号作为数据传输到输出驱动器65或者输入缓冲器67。在写入操作期间，根据从控制逻辑200输出的控制信号，I/O控制单元70将来自输入缓冲器67的数据DQi（其中，“i”为自然数）通过驱动器（未示出）而传输到正常单元阵列11。在读取操作中，根据从控制逻辑200输出的控制信号，I/O控制单元70将已被S/A61感应和放大的多个信号作为数据传输到输出驱动器65。输出驱动器65将数据输出到存储控制器（未示出）。
I/O控制单元70可以包括计数写入/读取块75。计数写入/读取块75访问干扰计数单元阵列20，以从干扰计数单元读取当前的计数值，并且将更新的计数值写入到干扰计数单元。
参考图2，DC单元220包括：计数值更新器221、计数值比较器222、最大计数值存储器223、以及计数有效标志单元224。计数值更新器221通过将当前计数值添加到被转换成在激活时段（第一存储单元被访问）期间最小的刷新时间/循环次数（tRC）的计数值来更新计数值。例如，可以通过将之前访问中存储的计数值添加到从对第一存储单元的当前访问进行周期性计数而产生的值中，来更新计数值。
计数值比较器222将从干扰计数单元阵列20中接收的、用于相邻的或邻近单元的当前计数值与所期望的阈值或最大计数值进行比较。在计数值比较器222中设置所期望的阈值，并且最大计数值从最大计数值存储器223中接收。计数值比较器222将比较结果发送到下一个不定期刷新地址和不定期刷新标志存储器252。
例如，在当前计数值等于或大于所期望的阈值，并且超过最大计数值时，当前的第二存储单元被设置为下一个不定期刷新操作的目标。当第二存储单元被设置为下一个不定期刷新操作的目标时，计数值比较器222向下一个不定期刷新地址和不定期刷新标志存储器252通知这一事实。但是，在当前计数值小于所期望的阈值，或等于或小于最大计数值时，第二存储单元不被设置为下一个不定期刷新操作的对象。
最大计数值存储器223存储从存储装置100的初始化的时间开始到当前时间的、用于第二存储单元的干扰计数值中的最大值。例如，当通过计数写入/读取块75从干扰计数单元阵列20输出的、用于第二存储单元的当前计数值大于已经被存储的当前最大计数值时，最大计数值存储器223存储当前计数值来作为新的最大计数值，从而更新最大计数值。
根据计数有效标志被启用或者被禁用，计数有效标志单元224控制干扰计数操作。计数有效标志在计数值不能确定时，例如，当计数值无效时，被禁用。此外，当存储装置100在测试模式等中测量存储单元的动态刷新特征时，计数有效标志单元224禁用计数有效标志，从而控制干扰计数操作或不定期刷新操作。换句话说，当在DC单元220中复位所有的干扰计数值时，计数有效标志单元224启用计数有效标志，以激活DC单元220的计数功能。
当存储装置100被上电时，计数值可能会不是有效的。因此，需要将存储装置100初始化。在初始化期间，干扰计数单元阵列20的每个字线WL需要被启用，以利用复位值来进行更新。初始化时间可能会根据存储装置100的特征而不同。可以通过启用字线WL以及与如对存储装置进行测试一样地写入相同的数据，来复位干扰计数单元阵列20。
例如，当响应于上电主信号，来启用周期性内部刷新命令发生器254时，周期性内部刷新命令发生器254将控制信号发送到计数有效标志单元224。计数有效标志单元224响应于控制信号而被禁用，从而停止计数功能。换句话说，存储在元件221、222、和223中的值被复位。当周期性内部刷新命令发生器254被禁用时，计数有效标志单元224将计数有效标志Enable(启用)发送到计数值比较器222，从而激活计数功能。
在图2中所示的刷新单元250控制在存储装置100内的元件220和75的刷新操作。刷新单元250包括：相邻地址计算器251、下一个不定期刷新地址和不定期刷新标志存储器252、刷新控制器253、以及周期性内部刷新命令发生器254。
相邻地址计算器251计算与当前单元相邻或者接近的字线的第二存储单元的地址WL（x±k）（其中，“k”为自然数），即，基于从地址命令译码器210接收的第一存储单元的地址的第一存储单元WLx。
下一个不定期刷新地址和不定期刷新标志存储器252存储不定期刷新标志和要进行下一个刷新操作的单元的地址。不规则刷新标志表示是否将执行下一个不定期刷新操作。换言之，当用于第二存储单元的当前计数值至少为所期望的阈值，和超过最大计数值时，将第二存储单元的地址存储作为下一个不定期刷新地址，以及由不定期刷新标志来指示是否要执行在第二存储单元上的刷新操作。
刷新控制器253组合定期刷新操作和不定期刷新操作，以控制存储装置100的整体的刷新操作。例如，刷新控制器253可以根据不定期刷新标志来调度刷新操作。刷新控制器253可以将不定期刷新操作插入到当前的调度中，使得不定期刷新操作优先于当前刷新操作执行，或执行不定期刷新操作以跟上当前刷新操作。刷新控制器253可以根据周期性内部刷新命令发生器254的控制来复位刷新调度。
周期性内部刷新命令发生器254基于上电主信号来刷新在存储装置100内的所有字线地址（或者整个正常存储单元阵列11），并且初始化干扰计数值。例如，响应于上电主信号，周期性内部刷新命令发生器254将内部刷新信号发送到计数有效标志单元224。
计数有效标志单元224控制已经存储在元件221、222、和223中的计数值，以响应于内部刷新信号而被复位。此时，上电主信号可以从外部系统（未示出）或者存储控制器（未示出）接收。
图3是根据本发明概念的一些示例性实施例的存储装置100的操作方法的流程图。参照图3，当向存储装置100提供电源时，在操作S10中通电，并且存储装置100启用所有的字线，从而在操作S20中，初始化在干扰计数单元阵列20中的所有干扰计数值。例如，存储装置100可以启用与存储单元连接的所有字线，并且将存储单元复位到用于初始化的相同的数据值。
在操作S20中的初始化之后，在操作S30中，存储装置100进入空闲状态。存储装置100在操作S40中，从空闲状态改变到在其中存储装置100根据主机（未示出）的命令来进行操作的激活状态，或者操作S50中变化为在其中存储装置100为了数据可靠性而内部刷新存储单元的刷新状态。
在激活状态中，在访问目标存储单元的同时，存储装置100在操作S40中对用于剩余存储单元的每个的干扰值进行计数。其后，在操作S60中，存储装置100根据主机的命令而执行读取操作、写入操作、擦除操作等，并且重复在操作S40中对干扰值的计数。在完成根据命令的操作之后，存储装置100对目标存储单元进行预充电，并且在操作S30中进入空闲状态。
在刷新状态中，存储装置100刷新除了在操作S50中的目标存储单元的所有存储单元。此时，刷新包括定期刷新操作以及不定期刷新操作。存储装置100可以根据所希望的（或者预定）的规则所设定的调度，来执行存储单元的定期刷新操作。同时，存储装置100可以考虑的每一个存储单元的干扰值，以在操作S50中的调度之前对具有最大干扰值的存储单元执行不定期刷新操作，或者使其跟上操作S50中的调度。在完成刷新后，存储装置100重新进入空闲状态。
图4是在图3中所示的方法中，初始化操作S20的流程图。参照图3和4，当在操作S10中对存储装置100通电时，周期性内部刷新命令发生器254在操作S21中启用。从上电主信号中检测到通电。当周期性内部刷新命令发生器254被启用时，刷新控制器253控制与当前刷新地址相对应的干扰计数值，以在操作S22中被复位或清除。周期性内部刷新命令发生器254禁用计数有效标志，以停用DC单元220的计数功能。清除计数值和停用计数功能被重复，直到在操作S23中复位所有存储单元的干扰计数值。
图5是图3中示出的方法中，激活状态中的操作S40的流程图。参照图5，当地址命令译码器210接收激活命令时，存储装置100启用与正常单元阵列11中的激活命令对应的目标地址（称为目标存储单元）的字线，并且在操作S41中从连接到目标存储单元的字线的干扰计数单元读取干扰计数值。干扰计数值指示除了目标存储单元之外的所有存储单元（例如与目标存储单元相邻（或接近）的单元）的干扰值。
干扰值可以通过目标存储单元“x”的字线WLx的访问时间除以单位时间，例如最小启用周期（即，最小tRC或最低tRAS）来表示。例如，干扰计数值“Disturb Count(x)”可被分成相邻或者临近单元的干扰计数值“DisturbCount(x-k)”和“Disturb Count(x+k)”（即，位于目标存储单元“x”的左边或者右边的字线中的至少一个单元，并且在下文中，其被简称为剩余存储单元），其中，“k”是自然数。当剩余存储单元（x-k或x+k）被刷新时，在刷新操作之后，剩余存储单元的干扰计数值被复位为0（或清零）。
由于存储装置100访问目标存储单元“x”，所以剩余存储单元“x-k”和“x+k”的干扰累积。因此，除非初始化，否则干扰值被计数，并且计数值被添加到已经被存储在连接到与目标存储单元“x”连接的字线WLx的干扰计数单元中的干扰计数值，从而使干扰计数值被更新。在操作S42中，更新的干扰计数值被写入和存储在干扰计数单元中。换句话说，干扰值可以是累积访问时间除以单位时间。
更新的干扰计数值与所期望的（或者可选地，预定）的值进行比较，并且在操作S43中根据比较结果来确定是否执行刷新操作。在操作S44中，当更新的干扰计数值大于在之前阶段中存储的当前最大干扰计数值或所期望（或者可选地，预定）的阈值时，将与更新的干扰计数值相对应的剩余存储单元的地址存储作为下一个不规则刷新地址。在操作S45中，如果更新的干扰计数值大于在之前阶段中存储的当前的最大干扰计数值时，更新的干扰计数值被存储为新的最大干扰计数值。与此相反，在操作S43中，当更新的干扰计数值小于在之前阶段中存储的当前的最大干扰计数值或所期望（或者可选地，预定）的阈值时，存储装置100不执行刷新操作，并且不存储下一个不定期刷新地址和新的最大干扰计数值。
当执行激活命令时，存储装置100可以仅仅访问与对应于激活命令的目标存储单元“x”连接的字线WLx，并且因此，相邻或邻近单元（即，剩余存储单元）x±k的干扰计数值被存储在干扰计数单元阵列20中与字线WLx连接的干扰计数单元中。
例如，当在一个剩余存储单元x+k或x-k的两侧（即，左、右两侧）中的每一侧上的目标存储单元“x”被多次访问（multi-accessed），即，当至少两个相应的目标存储单元的字线被重复访问时，给定到剩余存储单元的干扰是分别由两个目标存储单元给定的干扰的总和。此时，被存储在连接到每个目标存储单元的字线的干扰计数单元中的用于剩余存储单元的干扰值对应于仅仅由一个目标存储单元给定的干扰，并且因此，可能不能获取准确的干扰值，这可能会导致错误。然而，当继续激活命令的执行时，在每一侧的目标存储单元的干扰计数值增加，并且剩余存储单元可以最终被设置作为不定期刷新操作的目标单元。因此，当设置最大干扰计数值时考虑到这一事实时，可以减少错误。在下文中，将参考图9A至11C来进行详细说明。
图6是图3中所示的方法中，处于刷新状态的操作S50的流程图。参照图6，当地址命令译码器210接收刷新命令时，存储装置100执行刷新操作。刷新操作包括定期刷新操作和不定期刷新操作。根据刷新命令，在操作S51中存储装置100确定是否执行不定期刷新操作。当存储装置100确定不执行不定期刷新操作时，存储装置100禁用（即，关断）不定期刷新标志，并且在操作S52中，根据现有的刷新调度来执行刷新操作。
然而，当需要不定期刷新操作时，存储装置100启用（即，使能）不定期刷新标志，并且调节刷新调度，使得在操作S53中，对于剩余存储单元的不定期刷新操作被执行以跟上定期刷新操作，或者将其插入到定期刷新操作之间。
在完成对于剩余存储单元的不定期刷新操作之后，在操作S54中，存储装置100清除或复位为不定期刷新而已经存储的剩余存储单元的地址。在操作S55中，存储装置100还清除或复位当前的最大干扰计数值。在操作S56中，存储装置100访问目标存储单元“x”的字线，并且清除（或复位）剩余存储单元的干扰计数值。
因此，在存储单元的访问操作中，调整刷新调度，从而使最容易受到干扰的存储单元，即，具有最高干扰值的存储单元首先被刷新。其结果是，在存储单元的刷新间隔时间内的干扰值受到限制，从而使存储装置100的数据可靠性增加，其增加了存储装置100的性能。
图7是根据本发明概念的一些示例性实施例的，用于说明刷新存储单元的操作的表。存储装置100基于激活命令而重复对于目标存储单元，即，第一存储单元的访问，并且监视剩余存储单元，即，与第一存储单元相邻或邻近的第二存储单元的干扰值。在对任何其他存储单元执行刷新操作之前，存储装置100对具有最高的干扰值并且因此具有最容易受到影响的刷新特征的第二存储单元执行不定期刷新操作。由于在刷新间隔中的最大干扰计数值每次在执行不定期刷新操作时都要复位，所以其不会连续地增加并且被限制在一定程度。
参考图7，假定存储装置100重复访问在ROW=3的第一存储单元的“x”，并且阈值是159。在第一次访问第一存储单元“x”之前，即，在T=0时，给存储装置100上电，因此，已经存储在存储装置100中的第二存储单元（ROW2，ROW4）的干扰计数值被初始化。换句话说，存储在连接到ROW=3的干扰计数单元中的值（Disturb（x-1），Disturb（x+1）被初始化。例如，（ROW2，ROW4）=（0，0）。
在初始化之后，存储装置100根据主机的命令来访问第一存储单元“x”，以便执行操作。当第一存储单元“x”被重复访问时，即，当T=1～159时，存储装置100对在第一存储单元“x”的字线（即，ROW=3）的访问时间期间对干扰值进行累积计数。例如，在T=1处的第二存储单元ROW=2（左）和ROW=4（右）的干扰计数值（1，1）增加到在T=2处的第二存储单元ROW=2和ROW=4的干扰计数值（2，2）。每次计数时，第二存储单元的干扰计数值被存储和更新到在干扰计数单元阵列20中的、连接到ROW=3的干扰计数单元中。
灰色的部分，即，在图7所示的表的ROW=3，示出了第二存储单元的干扰计数值，其被存储在干扰计数单元阵列20中的被连接到与第一存储单元“x”相连的字线的干扰计数单元中。换句话说，由于只有在其上执行激活命令的第一存储单元“x”的第一地址，即，ROW=3是可访问的，所以干扰计数单元被定位在与第一存储单元相同的字线上。干扰计数值是在第一存储单元“x”的字线的启用时间（或者被访问时间）期间，对与第一存储单元“x”相邻或者临近的第二存储单元（ROW=2，4）的干扰值进行计数的结果。
当在第一存储单元的“x”上重复执行激活命令时，在两个相邻侧的第二存储单元的每个（ROW=2，左和ROW=4，右）的干扰计数值增加，并且第二存储单元的至少一个最终成为不定期刷新的对象。
在确定是否执行不定期刷新操作中，在存储在干扰计数单元中的当前干扰计数值大于在T=160处的阈值（=159）时，在连接到字线ROW=2的第二存储单元上的不定期刷新操作被调度为首先被执行。当根据刷新调度，轮到第二存储单元进行不定期刷新操作时，不定期刷新操作被执行（刷新2），并且第二存储单元的干扰计数值被复位（ROW=2，干扰计数值=0）。
此后，当连续访问第一存储单元（ROW=3）时
Figure BDA00003187201600171
第二存储单元的干扰计数值从ROW=2的0，和从ROW=4的160而连续增加。由于在第二单元中对应于ROW=4的单元没有被刷新，而对应ROW=2的单元已被刷新，所以赋给单元ROW=4的干扰逐渐增大。
随着重复和连续地访问在ROW=3的第一存储单元
Figure BDA00003187201600172
在ROW=4的第二存储单元具有比最大干扰计数值大的干扰（T=320），并且因此，在ROW=4的第二存储单元上的不定期刷新操作被调度为首先被执行。根据刷新调度，在ROW=4中的第二存储单元上的不定期刷新操作被执行（刷新4）。第一存储单元“x”的字线被启用，以复位在ROW=4中的第二存储单元的干扰计数值，其已经被存储在干扰计数单元中。
此后，每次访问在ROW=3中的第一存储单元“x”时，第二存储单元的干扰计数值增加。基于与阈值或最大干扰计数值比较的干扰计数值，存储装置100执行在第二存储单元上的不定期刷新操作。
当存储单元阵列中的至少一个存储单元被重复访问时，最大干扰计数值MaxDisturb由公式（1）来定义：
MaxDisturb=(2n-1)×tREFI/tRC/n+(Threshold+1)    （1）
其中“n”是与重复访问的单元连接的字线的数目。
干扰值是字线的总的启用时间。为了使干扰值转换成整数，启用时间被累积，然后除以单位时间（即，在tRASmin或tRCmin的情况下的字线访问时间）。例如，当以64ms的tREF和8K的刷新周期次数（time）来重复访问第一存储器，并且与第一存储单元连接的字线的访问时间tRCmin是50ns时，tREFI是8μs，并且因此根据公式（1），在tREFI期间的最大干扰MaxDisturb为8μs/50ns=160。
图8A和8B是根据本发明概念的其他示例性实施例的，用于说明刷新存储单元的操作的表。虽然在图7中所示的示例性实施例中，重复地访问一条字线，但是在图8A和8B所示的示例性实施例中，重复地访问两条字线。
假设，存储装置100重复访问在至少两条相应的字线，例如，ROW=3，ROW=6中的第一存储单元，并且阈值是159。
参考图8A，在第一次访问（T=0）之前，对存储装置100上电，并且因此，已被存储在存储装置100中的第二存储单元（ROW=2，ROW=4，ROW=5，ROW=7）的干扰计数值被初始化。换句话说，存储在连接到ROW=3和ROW=6的每个的干扰计数单元中的值（Disturb（x-1），Disturb（x+1））被初始化（即，（ROW2，ROW4）=（0，0）和（ROW5，ROW7）=（0，0））。
在初始化之后，存储装置100访问分别定位在ROW=3，ROW=6中的第一存储单元（x=3，6）。当第一存储单元被重复访问时
Figure BDA00003187201600181
每次访问第一存储单元时，存储装置100对第二存储单元（ROW=2，4，5，7）的每一个的干扰值进行计数。
第二存储单元的干扰计数值（ROW2，ROW4）和（ROW5，ROW7）分别被存储在被访问的第一存储单元（ROW=3，6）的干扰计数单元中。这是因为存储装置100仅仅启用和访问与在其上执行激活命令的第一地址ROW=3，6相对应的第一存储单元，并且不启用对应于与第二存储单元连接的ROW=2，4，5，7的字线。
当从干扰计数单元中读取的第二存储单元（ROW=2，4，5，7）的当前干扰计数值160大于159的阈值（T=320）时，存储装置100刷新在ROW=2中的第二存储单元（刷新2），并且复位已被刷新的第二存储单元（ROW=2）的干扰计数值（即，在ROW=3中，（ROW2，ROW4）=（0，160））。
此后，当连续访问第一存储单元（ROW=3，6）时
Figure BDA00003187201600182
第二存储单元的干扰计数值连续从ROW=2的0，和从ROW=4，5，7的160增加。由于在第二存储单元中对应于ROW=4，5，7的单元没有被刷新，而对应于ROW=2的单元已被刷新，所以ROW=4，5，7的干扰计数值连续地增加。
随着重复和连续地访问在ROW=3，6中的第一存储单元
Figure BDA00003187201600191
Figure BDA00003187201600192
在ROW=4中的第二存储单元的干扰计数值达到240的最大干扰计数值（T=480），并且因此，存储装置100调整刷新调度，使得在ROW=4中的第二存储单元上的不定期刷新操作首先执行。根据刷新调度，存储装置100执行在ROW=4中的第二存储单元上的不定期刷新操作（刷新4），并且复位ROW=4的干扰计数值（即，在ROW=3中，（ROW2，ROW4）=（80，0））。
此后，每次第一存储单元（ROW=3，6）被访问时，存储装置100连续地增加第二存储单元的干扰计数值。当第一存储单元（ROW=3，6）被重复和连续访问时，受到在ROW=6中的第一存储单元影响的在ROW=5中的第二存储单元的干扰计数值超过了159的阈值和在T=640处的240的最大干扰计数值，如在干扰计数值（ROW5，ROW7）=（320，320）中所示。在这个时候，存储装置100在ROW=4中的第二存储单元上执行不定期刷新操作，并且将干扰计数值（ROW5，ROW7）复位到（0，320）。
同样地，在图8B中示出的示例性实施例中，每次访问第一存储单元时，更新第二存储单元的干扰计数值，根据将干扰计数值与阈值或者最大干扰计数值的比较结果，确定不定期刷新操作的调度。换句话说，存储装置100调整操作的调度，使得基于第二存储单元的干扰计数值，即使在定期刷新操作期间，也可以执行不定期刷新操作。
其结果是，与在其中重复地访问单个字线的图7中所示的示例性实施例相比，在图8A和8B中所示的示例性实施例中的最大干扰计数值更大。然而，即使考虑到最大干扰计数值更大，由于存储装置100基于当前干扰计数值来调整刷新调度，所以即使第一存储单元被重复访问，最大干扰计数值最终也得以被限制（在图8B中为400）。
如上所述，当存储装置100重复访问至少两个存储单元时，两个存储单元的每一个中的至少一个相邻/邻近的存储单元受到干扰。此时，最大干扰计数值MaxDisturb由公式2定义：
MaxDisturb=(2n-1)×tREFI/tRC/n+(Threshold+1)    （2）
其中，“n”是与重复访问的单元连接的字线的数目。
干扰值是字线的总的启用时间。为了使干扰值转换成整数，启用时间被累积，然后被除以单位时间（即，在tRASmin或tRCmin的情况下的字线访问时间）。由于公式（2）是递增函数，所以当“n”为无限时，最大干扰计数值收敛到480。480×tRC=24μs（此时，tRC=50ns），其是当第二存储单元中的至少一个没有被第一存储单元同时（concurrently）干扰时的最坏情况。
图9A和9B是根据本发明概念的进一步的示例性实施例的，用于说明刷新存储单元的操作的表。虽然在图8A和8B中所示的示例性实施例中，重复地访问彼此不相邻的二条字线，但是在图9A和9B中所示的示例性实施例中，重复访问两条相邻的字线。
假设，存储装置100重复访问在至少两条相应的字线，例如，ROW=3和ROW=5中的第一存储单元，并且阈值是159。
参考图9A，在第一次访问（T=0）之前，对存储装置100上电，并且因此，已被存储在存储装置100中的第二存储单元（ROW=2，ROW=4，ROW=6）的干扰计数值被初始化。换句话说，存储在连接到ROW=3和ROW=5的每个的干扰计数单元中的值（Disturb（x-1），Disturb（x+1））被初始化（即，（ROW2，ROW4）=（0，0）和（ROW4，ROW6）=（0，0））。
在初始化之后，存储装置100访问定位在ROW=3中的第一存储单元。当第一存储单元被重复访问时
Figure BDA00003187201600201
每次访问第一存储单元时，存储装置100对第二存储单元（ROW=2，4，6）的每一个的干扰值进行计数。与图7中所示的示例性实施例不同，在图9A和9B中所示的示例性实施例中，在连接到与重复访问的字线相邻的字线的第二存储单元中，ROW=4中的第二存储单元被ROW=3和ROW=5同时地干扰。
第二存储单元的干扰计数值（ROW2，ROW4）和（ROW4，ROW6）分别存储在被访问的第一存储单元（ROW=3，5）的干扰计数单元中。这是因为存储装置100仅仅可以访问与在其上执行激活命令的第一地址ROW=3，5相对应的第一存储单元。此时，由于在ROW=4中的第二存储单元被同时干扰，所以在相应的第一存储单元（ROW=3，5）的干扰计数单元中，分别被存储用于在ROW=4中的第二存储单元的干扰计数值的总和是实际干扰值（图9A中的有效4）。
在从干扰计数单元读取的当前干扰计数值（160）大于159的阈值（T=320）时，存储装置100刷新在ROW=2中的第二存储单元（刷新2）并且复位已经被刷新的第二存储单元（ROW=2）的干扰计数值的（即，ROW=2，干扰计数值=0）。
此后，当连续访问第一存储单元（ROW=3，5）
Figure BDA00003187201600211
时，第二存储单元的干扰计数值连续地从ROW=2的0，以及从ROW=4，6的160增加。由于在第二存储单元中对应于ROW=4，6的单元没有被刷新，而对应于ROW=2的单元已被刷新，所以ROW=4，6的干扰计数值不断增加。
随着重复和连续地访问在ROW=3，5中的第一存储单元
Figure BDA00003187201600212
Figure BDA00003187201600213
在ROW=4中的第二存储单元的实际干扰计数值达到480的最大干扰计数值（T=480），并且因此，存储装置100调整刷新调度，以使得在ROW=4中的第二存储单元上的不定期刷新操作首先执行。根据刷新调度，存储装置100执行在ROW=4中的第二存储单元上的不定期刷新操作（刷新4），并且复位ROW=4的干扰计数值（即，在ROW=3中，（ROW2，ROW4）=（80，0））。
此后，每次访问第一存储单元（ROW=3，5）时，存储装置100连续增加第二存储单元的干扰计数值。当第一存储单元（ROW=3，5）被重复和连续访问时，受到在ROW=5中的第一存储单元的影响的在ROW=4中的第二存储单元的实际干扰计数值（有效4=160）超过了阈值159。在这个时候，存储装置100执行在ROW=4中的第二存储单元上的不定期刷新操作。
同样地，在图9B中示出的示例性实施例中，每次访问第一存储单元时，更新第二存储单元的干扰计数值，根据将干扰计数值与阈值或者最大干扰计数值的比较结果，确定不定期刷新操作的调度。换句话说，存储装置100调整操作的调度，使得基于第二存储单元的干扰计数值，即使在定期刷新操作期间，也可以执行不定期刷新操作。
其结果是，与在其中至少一条字线没有被同时访问的在图7中所示的示例性实施例相比，在图9A和9B中所示的示例性实施例中的最大干扰计数值更大。然而，即使考虑到第二存储单元被同时干扰，由于存储装置100基于当前干扰计数值来调整刷新调度，所以即使第一存储单元被重复和连续地访问，最大干扰计数值最终也得以被限制。
如上所述，当存储装置100重复访问至少两个存储单元时，至少一个相邻/邻近的存储单元受到同时的干扰。此时，最大干扰计数值MaxDisturb由公式（3）定义：
MaxDisturb=(2n-3)×tREFI/2tRC/n+(Threshold+1)×2    （3）
其中“n”是与重复访问的单元连接的字线的数目。
图10A和图10B是根据本发明概念的其他示例性实施例的，用于说明刷新存储单元的操作的表。虽然在图7中所示的示例性实施例中，重复访问一条字线，但是在图10A和10B中所示的示例性实施例中重复访问三条字线。
假设，存储装置100重复访问在至少两个相应的字线中的第一存储单元，例如，ROW=1，ROW=4，和ROW=7，并且阈值是159。
参考图10A，在第一次访问（T=0）之前，对存储装置100上电，并且因此，已被存储在存储装置100中的第二存储单元（ROW=0，2，3，5，6，8）的干扰计数值被初始化。换句话说，存储在连接到ROW=1，ROW=4和ROW=7的每个的干扰计数单元中的值（Disturb（x-1），Disturb（x+1））被初始化（即，（ROW0，ROW2）=（0，0），（ROW3，ROW5）=（0，0）和（ROW6，ROW8）=（0，0））。
在初始化之后，存储装置100访问分别定位在ROW=1，ROW4，和ROW=7中的第一存储单元（或者目标存储单元）。当第一存储单元被重复访问时
Figure BDA00003187201600221
每次访问第一存储单元时，存储装置100对第二存储单元（ROW=0,2,3,5,6,8）的每一个的干扰值进行计数。为了方便说明，假设，每个第二存储单元没有受到除了连接到与第二存储单元最近的字线的第一存储单元之外的第一存储单元的同时干扰。例如，在ROW=2中的第二存储单元仅仅受到ROW=1的干扰，而没有受到ROW=4或者ROW=7的同时干扰。
第二存储单元的干扰计数值（ROW0，ROW2），（ROW3，ROW5）和（ROW6，ROW8）被分别存储在被访问的第一存储单元（ROW=1，4，7）的干扰计数单元中。这是因为存储装置100仅仅启用和访问与在其上执行激活命令的第一地址ROW=1,4,7相对应的第一存储单元，并且不启用与第二存储单元连接的ROW=0,2,3,5,6,8。
当从干扰计数单元读取的第二存储单元（ROW=0，2，3，5，6，8）的当前干扰计数值（160）大于阈值159（T=480）时，存储装置100刷新在ROW=0中的第二存储单元（刷新0）并且复位已经被刷新的第二存储单元（ROW=0）的干扰计数值（即，在ROW=1中，（ROW0，ROW2）=（0，160））。
此后，当第一存储单元（ROW=1，4，7）被连续访问时
Figure BDA00003187201600231
第二存储单元的干扰计数值连续地从ROW=0的0和从ROW=2，3，5，6，8的160增加。由于在第二存储单元中对应于ROW=2，3，5，6，8的单元没有被刷新，而对应于ROW=0的单元已经被刷新，所以ROW=2，3，5，6，8的干扰计数值在不断增加。
随着重复和连续地访问在ROW=1,4,7中的第一存储单元
Figure BDA00003187201600232
Figure BDA00003187201600233
在ROW=2中的第二存储单元的干扰计数值达到214的最大干扰计数值（T=640），并且因此，存储装置100调整刷新调度，以使得在ROW=2中的第二存储单元上的不定期刷新操作首先执行。根据刷新调度，存储装置100执行在ROW=2中的第二存储单元上的不定期刷新操作（刷新2），并且复位ROW=2的干扰计数值（即，在ROW=1中，（ROW0，ROW2）=（54，0））。
此后参照图10A和10B，每次访问第一存储单元（ROW=1,4,7）时，存储装置100连续增加第二存储单元的干扰计数值。当第一存储单元（ROW=1,4,7）被重复和连续访问时，第二存储单元的干扰计数值超过阈值159或者在T=800，960，1120，1280的最大干扰计数值。在这个时候，存储装置100执行在第二存储单元（ROW3,5,6,8）上的不定期刷新操作。
同样地，每次访问每个第一存储单元时，更新第二存储单元的干扰计数值，不定期刷新操作的调度根据将干扰计数值与阈值或最大干扰计数值的比较结果来确定。换句话说，存储装置100调整操作的调度，使得基于第二存储单元的干扰计数值，即使在定期刷新操作期间，也可以执行不定期刷新操作。
其结果是，与在其中重复地访问单个字线的在图7中所示的示例性实施例相比，在图10A和10B中所示的示例性实施例中的最大干扰计数值更大。然而，即使考虑到最大干扰计数值更大，由于存储装置100基于当前干扰计数值来调整刷新调度，所以即使第一存储单元被重复访问，最大干扰计数值最终也得以被限制（在图10B中为426）。
如上所述，当存储装置100重复访问至少两个存储单元时，两个存储单元的每一个中的至少一个相邻/邻近的存储单元受到干扰。此时，最大干扰计数值MaxDisturb由公式（4）定义：
MaxDisturb=(2n-1)×tREFI/tRC/n+(Threshold+1)    （4）
其中“n”是与重复访问的单元连接的字线的数目。
干扰值是字线的总的启用时间。为了使干扰值转换成整数，启用时间被累积，然后被除以单位时间（即，在tRASmin或tRCmin的情况下的字线访问时间）。
图11A至11C是根据本发明概念的另一些示例性实施例的，用于说明刷新存储单元的操作的表。虽然在图7中所示的示例性实施例中，仅仅重复访问一条字线，但是在图11A至11C中所示的示例性实施例中重复访问四条相邻的字线，并且位于剩余存储单元中的至少三条字线中的存储单元被同时干扰。
假设，存储装置100重复访问在四条相应字线中的第一存储单元，例如，ROW=1，3，5，7，并且阈值是159。
参考图11A，在第一次访问（T=0）之前，对存储装置100上电，并且因此，已被存储在存储装置100中的第二存储单元（ROW=0，2，4，6，8）的干扰计数值被初始化。
在初始化之后，存储装置100访问位于ROW=1，3，5，7中的第一存储单元（或目标存储单元）。当第一存储单元被重复访问时，每次访问第一存储单元（ROW=1，3，5，7）中的每个时，存储装置100对第二存储单元（ROW=0，2，4，6，8）中的每个的干扰值进行计数。此时，ROW=2，4，6被设置在第一存储单元之间，因此同时受到两侧的干扰。
第二存储单元的干扰计数值被分别存储在被访问的第一存储单元（ROW=1，3，5，7）的干扰计数单元中。由于在ROW=1，ROW=3，ROW=5，和ROW=7中的一个中存储的在ROW=2，4，6中的第二存储单元的每一个的干扰计数值对应于处于每个第二存储单元的仅仅一侧处的ROW=1，ROW=3，ROW=5，或ROW=7的干扰，所以赋给ROW=2，4，6的实际干扰是由ROW=1，3，5，7给定的干扰的总和（例如，在T=640，受到ROW=1影响的ROW=2的干扰计数值是160，并且受到ROW=3影响的ROW=2的干扰计数值是160，并且因此，ROW=2的实际干扰计数值E2是160+160=320）。
当从干扰计数单元读取的第二存储单元（ROW=0，2，4，6，8）中的任何一个的当前干扰计数值大于阈值159时，存储装置100刷新在ROW=0中的第二存储单元（在T=640处的刷新0）并且复位已经被刷新的第二存储单元（ROW=0）的干扰计数值。
参考图11A至图11C，每次访问第一存储单元（ROW=1，3，5，7）时，存储装置100连续地增加第二存储单元的干扰计数值，并且基于将干扰计数值与阈值或最大干扰计数值的比较结果来调整不定期刷新操作的调度。当第一存储单元（ROW=1，3，5，7）被重复和连续访问时，第二存储单元的干扰计数值超过阈值159或在T=800，960,1120,1280,1440,1600,1760处的最大干扰计数值720；并且存储装置100执行在第二存储单元上的不定期刷新操作（在T=800，960,1120,1280,1440,1600,1760处分别为刷新2，2，4，4，6，6，8）。换句话说，考虑到来自两侧的相应字线的干扰计数值，同时被干扰的第二存储单元被同时刷新。
其结果是，与在其中重复地访问单个字线的在图7中所示的示例性实施例，或者在其中至少两条字线没有被同时访问的在图10A和图10B中所示的示例性实施例相比，在图11A至11C中所示的示例性实施例中的最大干扰计数值更大。然而，即使考虑到最大干扰计数值更大，由于存储装置100基于当前干扰计数值来调整刷新调度，所以即使第一存储单元被重复访问，最大干扰计数值最终也得以被限制（在图11B中为720，并且在重复循环中为560）。
如上所述，当存储装置100重复访问至少两个存储单元时，两个存储单元的每一个中的至少一个相邻/邻近的存储单元受到干扰。此时，受限的最大干扰计数值MaxDisturb由公式（5）定义：
MaxDisturb=(2n-3)×tREFI/2tRC/n+(Threshold+1)×2    （5）
其中“n”是与重复访问的单元连接的字线的数目。
干扰值是字线的总的启用时间。为了使干扰值转换成整数，启用时间被累积，然后被除以单位时间（即，在tRASmin或tRCmin的情况下的字线访问时间）。由于公式（5）在整个“n”的范围内是递增函数，所以当“n”为无限时，最大干扰计数值收敛到960。当tRC=50ns时，n*tRC=960*50ns=48μs,其是最坏情况。
图12是根据本发明概念的一些示例性实施例的，包括图1中所示的存储装置100的计算机系统300的框图。参照图12，计算机系统300可以被实现为蜂窝电话、智能电话、平板个人计算机（PC）、个人数字助理（PDA）、或无线通信系统。
计算机系统300包括存储装置100和控制存储装置100的操作的存储控制器320。存储控制器320可以根据主机310的控制来控制存储装置100的数据存取操作，例如，编程操作、擦除操作、和读取操作。
根据主机310和存储控制器320的控制，通过显示器330来显示在存储装置100中的数据。
无线电收发器340通过天线ANT发送或接收无线电信号。无线电收发器340可以将通过天线ANT接收的无线电信号转换成可以由主机310处理的信号。因此，主机310可以处理从无线电收发器340输出的信号，并且将处理后的信号发送到存储控制器320或显示器330。存储控制器320可以将由主机310处理的信号编程到存储装置100。无线电收发器340也可以将从主机310输出的信号转换成无线电信号，并且通过天线ANT输出无线电信号到外部装置。
输入装置350启用控制信号，用于控制主机310的操作或要由主机310处理的数据输入到计算机系统300。可以通过诸如触摸板或计算机鼠标、小键盘、或键盘的指向装置来实现输入装置350。
主机310可控制显示器330的操作，以显示从存储控制器320输出的数据，从无线电收发器340输出的数据，或者从输入装置350输出的数据。控制存储装置100的操作的存储控制器320可以被实现为主机310的一部分，或实现为单独的芯片。
图13是根据本发明概念的其他示例性实施例的，包括图1中所示的存储装置100的计算机系统400的框图。计算机系统400可以被实现为个人计算机（PC）、平板电脑、上网本、电子阅读器、个人数字助理（PDA）、便携式多媒体播放器（PMP）、MP3播放器、或者MP4播放器。
计算机系统400包括主机410、存储装置100、控制存储装置100的数据处理操作的存储控制器420、显示器430、和输入装置440。
主机410可以根据通过输入装置440输入的数据，来通过显示器430显示存储在存储装置100中的数据。输入装置440可以通过诸如触摸板或计算机鼠标、小键盘、或键盘的指向装置来实现。
主机410可以控制计算机系统400的整体操作和存储控制器420的操作。可以控制存储装置100的操作的存储控制器420可以被实现为主机410的一部分，或者实现为单独的芯片。
图14是根据本发明概念的其他的示例性实施例的，包括图1中所示的存储装置100的计算机系统500的框图。计算机系统500可以被实现为图像处理器，诸如，数码相机、装备有数码相机的蜂窝电话，装备有数码相机的智能电话、或装备有数码相机的平板电脑。
计算机系统500包括主机510、存储装置100、和控制例如存储装置100的编程操作、擦除操作、和读取操作的数据处理操作的存储控制器520。计算机系统500还包括图像传感器530和显示器540。在计算机系统500中包括的图像传感器530将光学图像转换成数字信号，并且将数字信号输出到主机510或存储控制器520。数字信号可以由主机510控制，以通过显示器540来显示，或者通过存储控制器520而被存储在存储装置100中。
存储在存储装置100中的数据可以根据主机510或存储控制器520的控制，而通过显示器540来显示。可以控制存储装置100的操作的存储控制器520可以被实现为主机510的一部分，或被实现为单独的芯片。
图15是根据本发明概念的另一些示例性实施例的，包括图1中所示的存储装置100的计算机系统600的框图。计算机系统600包括存储装置100和控制存储装置100的操作的主机610。存储装置100可以通过非易失性存储器，例如，闪速存储器来实现。计算机系统600还包括系统存储器620、存储器接口630、纠错码（ECC）块640、和主机接口650。
系统存储器620可以被用作主机610的操作存储器。系统存储器620可以通过诸如只读存储器（ROM）的非易失性存储器，或者诸如静态随机存取存储器（SRAM）的易失性存储器来实现。与计算机系统600连接的主机可以通过存储器接口630和主机接口650而执行与存储装置100的数据通信。
ECC块640由主机610控制，以检测通过存储器接口630从存储装置100输出的数据中包括的错误位，纠正该错误位，并且通过主机接口650将错误纠正后的数据发送到主机。主机610可以通过总线670来控制存储器接口630、ECC块640、主机接口650、和系统存储器620之间的数据通信。计算机系统600可以实现为闪速存储驱动器、USB存储驱动器、IC-USB存储驱动器、或记忆棒。
图16是根据本发明概念的进一步示例性实施例的，包括图1中所示的存储装置100的存储系统700的框图。存储系统700可以被实现为存储卡或智能卡。
存储系统700包括主计算机710和存储卡730。主计算机710包括主机740和主机接口720。存储卡730包括存储装置100、存储控制器750、以及卡接口760。
存储控制器750可以控制存储装置100和卡接口760之间的数据交换。卡接口760可以是安全数字（SD）卡接口或多媒体卡（MMC）接口，但在本发明概念的示例性实施例并不限于当前的示例性实施例。
当存储卡730与主计算机710连接时，卡接口760可以作为主机740和存储控制器750的接口，以根据主机740的协议来进行数据交换。卡接口760可以支持通用串行总线（USB）协议和芯片间（IC）USB协议。在这里，卡接口760可指示支持由主机740所使用的协议的硬件、在硬件中安装的软件、或信号传输模式。
当存储系统700与诸如，个人电脑、平板电脑、数码相机、数字音频播放器、蜂窝电话、控制台型视频游戏硬件、或数字机顶盒之类的主机740连接时，主机接口720可以根据主机740，通过卡接口760和存储控制器750来与存储装置100执行数据通信。
图17是根据本发明概念的一些示例性实施例的，包括图1中所示的存储装置的数据处理系统800的框图。在图17中，MOD（E/O）表示用作将电子信号转换成光信号的E/O转换器的光调制器，并且DEM（O/E）表示用作将光信号转换成电子信号的O/E转换器的光解调器。
参考图17，数据处理系统800包括中央处理单元（CPU）810、多个数据总线801-1、801-2和801-3、以及多个存储模块840。
存储模块840通过分别连接到数据总线801-1到801-3的多个耦合器811-1、811-2、和811-3来发送和接收具有去加重（de-emphasis）波形的光学信号。可以通过电耦合器或光电耦合器来实现耦合器811-1至811-3中的每一个。
CPU810包括：第一光收发器816，其包括至少一个光调制器MOD（E/O）和至少一个光解调器DEM（O/E）；以及存储控制器812。光解调器DEM（O/E）被用来作为O/E转换器。存储控制器812被CPU810控制，以控制第一光收发器816的例如发送操作和接收操作之类的操作。
例如，在写入操作期间，第一光收发器816的第一光调制器MOD（E/O）从地址和控制信号中产生具有去加重波形的调制的光信号ADD/CTRL，并且将光信号ADD/CTRL发送到与存储控制器812兼容的数据总线801-3。在第一光收发器816将光信号ADD/CTRL发送到数据总线801-3之后，第一光收发器816的第二光调制器MOD（E/O）生成具有去加重波形的调制的光写入数据WDATA，并且将光写入数据WDATA发送到数据总线801-2。
存储模块840的每一个包括第二光收发器830和多个存储装置100。每个存储模块840可以通过光学双列直插存储模块（DIMM）、光学全缓冲DIMM、光学小外形双列直插式存储模块（SO-DIMM）、光注册型DIMM（RDIMM）、光负荷减少型DIMM（LRDIMM）、光学无缓冲型DIMM（UDIMM）、光学微型DIMM、或光学单列直插存储模块（SIMM）来实现。
参考图17，包括在第二光收发器830中的光解调器DEM（O/E）对通过数据总线801-2而接收的光写入数据WDATA进行解调，并且将解调的电信号发送到存储装置100中的至少一个。
每个存储模块840可能还包括电缓冲器833，其缓冲从光解调器DEM（O/E）输出的电信号。例如，电缓冲器833可以缓冲解调电信号，并且将缓冲的电信号发送到存储装置100中的至少一个。
在读取操作期间，通过被包括在第二光收发器830中的光调制器MOD（E/O），从存储装置100输出的电信号被调制成具有去加重波形的光读取数据RDATA。通过数据总线801-1，光读数据RDATA被发送到包括在CPU810中的第一光解调器DEM（O/E）。第一光学解调器DEM（O/E）解调光读取数据RDATA，并且将解调的电信号发送到存储控制器812。
图18是包括在图1中所示的半导体存储装置100的多芯片封装900的示意性概念图。参照图18，多芯片封装900可以包括依次堆叠在封装基板910上的多个半导体器件，即，第一至第三芯片930、940、和950。半导体器件930至950中的每一个可以包括半导体存储器件100。用于控制半导体器件930到950的操作的存储控制器（未示出）可以被包括在半导体器件930至950中的至少一个内，或者可以被实现在封装基板910上。硅通孔（TSV）（未示出）、键合线（未示出）、凸块（未示出）、或焊料球920可用于将半导体器件930至950相互电连接。
第一半导体器件930可以是如下的逻辑裸片，其包括输入/输出接口和存储控制器，并且第二和第三半导体器件940和950可以是如下的裸片，在其上堆叠多个存储装置，并可能包括存储单元阵列。第二半导体器件940的存储装置和第三半导体器件950的存储装置可以是相同或不同类型的存储器。
另外，第一至第三半导体器件930到950中的每一个可以包括存储控制器。存储控制器可以与存储单元阵列位于相同裸片上，或者可以与存储单元阵列位于不同裸片上。
作为另一种方案，第一半导体器件930可以包括光学接口。存储控制器可以被定位在第一半导体器件930或第二半导体器件940中，并且存储装置可以被定位在第二半导体器件940或第三半导体器件950中。存储装置可以通过TSV而与存储控制器连接。
使用在其中堆叠存储控制器和存储单元阵列裸片的混合存储立方体（HMC），可以实现多芯片封装900。当使用HMC时，由于存储装置的带宽和面积的增加被减少或最小化，所以存储装置的性能增加。其结果是，可以减小功率消耗和制造成本。
图19是图18中所示的多芯片封装900的示例的三维概念图。参照图19，多芯片封装900’包括通过在堆叠结构中的TSV960而彼此连接的多个裸片930至950。裸片930至950中的每一个可以包括多个电路块（未示出）和外围电路，以实现半导体存储器件100的功能。裸片930至950可以被称为单元阵列。多个电路块可以通过存储块来实现。
TSV960可以由包括诸如铜（Cu）的金属的导电性材料来形成。TSV960被布置在硅基板的中心。硅基板包围TSV960。在TSV960和硅基板之间可以设置绝缘区域（未示出）。
本发明概念的示例性实施例还可以被体现为在计算机可读介质上的计算机可读代码。计算机可读记录介质是任何数据存储装置，其可以将数据存储作为其后能由计算机系统读取的程序。计算机可读记录介质的示例包括只读存储器（ROM）、随机存取存储器（RAM）、光盘、磁带、软盘、以及光数据存储装置。
计算机可读记录介质也可以分布在连接到计算机系统的网络上，使得计算机可读代码以分布式方式被存储和执行。此外，用于完成本发明概念的示例性实施例的功能程序、代码、和代码段可以由程序员容易地解释。
如上所述，根据本发明概念的一些示例性实施例，在存储装置和存储装置中，在具有高干扰的单元上频繁地执行刷新操作，从而改善了存储单元的刷新特征，并且提高了存储装置的数据可靠性。
虽然已经参考本发明的示例性实施例而具体示出和描述了本发明概念的示例性实施例，但是本技术领域的技术人员应当理解，可以在不脱离由权利要求所定义的本发明概念的示例性实施例的精神和范围的情况下，对其进行形式和细节上的各种变化。

Claims (30)

1.一种操作包括多个存储单元的存储装置的方法，所述多个存储单元包括第一存储单元和与所述第一存储单元相邻的第二存储单元，所述方法包括：
每次访问所述第一存储单元时，对所述第二存储单元的干扰值进行计数；
基于计数来更新所述第二存储单元的干扰计数值；
基于所述第二存储单元的干扰计数值、期望的阈值、和最大干扰计数值来调整刷新调度；以及
当所述第二存储单元根据调整的刷新调度而被刷新时，复位所述第二存储单元的干扰计数值和最大干扰计数值。
2.根据权利要求1所述的方法，其中，干扰值是所述第一存储单元的累积访问时间除以单位时间。
3.根据权利要求1所述的方法，其中，所述更新包括每次访问所述第一存储单元时，将在之前的访问时间处存储的干扰计数值添加到在所述第一存储单元的当前访问时间期间周期计数的值上。
4.根据权利要求1所述的方法，其中，调整刷新调度包括：
如果所述第二存储单元的干扰计数值至少为期望的阈值，和大于最大干扰计数值时，在刷新调度中提前在第二存储单元上的刷新操作；并且
利用所述第二存储单元的干扰计数值来更新最大干扰计数值。
5.根据权利要求1所述的方法，其中，复位干扰计数值包括：
在存储装置被上电之后，启用不定期刷新标志，以控制所述存储装置根据刷新调度来执行刷新操作；以及
如果所述存储装置处于测试模式，则禁用不定期刷新标志，以停止刷新操作。
6.根据权利要求5所述的方法，其中，当所述第二存储单元被刷新时，复位不定期刷新标志。
7.根据权利要求1所述的方法，进一步包括：
当存储器装置上电时,初始化干扰计数值。
8.一种存储装置，包括：
存储单元阵列，其包括多个存储单元，所述多个存储单元包括第一存储单元和与所述第一存储单元相邻的第二存储单元；
控制逻辑，其被配置为如果所述第一存储单元被访问，则读取所述第二存储单元的当前干扰计数值，所述控制逻辑被配置为将当前干扰计数值与希望的阈值以及最大干扰计数值进行比较，所述控制逻辑被配置为在所述第一存储单元的当前访问时间期间对第二存储器的干扰值进行计数，并且被配置为基于所述计数来更新干扰计数值；以及
刷新单元，其被配置为计算所述第二存储单元的字线地址，被配置为根据干扰计数值的比较结果来调整用于所述第二存储单元的当前刷新调度，被配置为执行在所述第二存储单元上的刷新操作，并且被配置为基于上电信号来控制刷新操作的初始化。
9.根据权利要求8所述的存储装置，其中，所述存储单元阵列包括：
正常单元阵列，其包括被配置来存储数据的多个数据存储单元，所述数据存储单元包括第一存储单元和第二存储单元；以及
干扰计数单元阵列，其包括被配置为存储干扰计数值的多个干扰计数单元，
其中，所述干扰计数单元中的至少一个被连接到与所述第一存储单元相同的字线。
10.根据权利要求8所述的存储装置，其中，所述控制逻辑包括：
地址命令译码器，其被配置为接收来自主机的时钟信号、激活命令、和地址，并且所述地址命令译码器被配置为基于所述时钟信号来对所述激活命令和所述地址进行译码，以产生对应于所述激活命令的控制信号，并且产生用于访问所述第一存储单元的行地址和列地址；
计数值比较器，其被配置来将当前干扰计数值与希望的阈值以及最大干扰计数值进行比较；
计数值更新器，其被配置为每当所述第一存储单元被访问时，通过将在之前访问时间处存储的干扰计数值添加到在所述第一存储单元的当前访问时间期间周期计数的值上，来更新干扰计数值；以及
最大计数值存储器，其被配置为存储在从存储装置的初始化时间到当前操作时间的所述第二存储单元的干扰计数值中的最大干扰计数值，并且如果更新的干扰计数值大于所述最大干扰计数值，则利用更新的干扰计数值来更新所述最大干扰计数值。
11.根据权利要求8所述的存储装置，其中，所述刷新单元包括：
相邻地址计算器，其被配置为基于从所述控制逻辑接收的所述第一存储单元的地址来计算所述第二存储单元的地址；
下一个不定期刷新地址和不定期刷新标志存储器，其被配置为如果所述第二存储单元的当前干扰计数值至少是期望的阈值，和大于所述最大干扰计数值，则存储所述第二存储单元的地址来作为下一个不定期刷新地址，并且其被配置为存储指示不定期刷新操作是否要在所述第二存储单元上执行的不定期刷新标志；以及
刷新控制器，其被配置来调整刷新调度，以使得根据所述不定期刷新标志，首先执行在第二存储单元上的不定期刷新操作。
12.根据权利要求10所述的存储装置，其中，
所述刷新单元进一步包括周期性内部刷新命令生成器，其被配置为基于上电信号来完全刷新所述存储单元阵列，并且输出内部刷新信号，以用于控制要被初始化的干扰计数值，以及
所述控制逻辑包括计数有效标志单元，其被配置为根据内部刷新信号来启用计数有效标志，以复位计数值更新器、计数值比较器、以及最大计数值存储器。
13.根据权利要求10所述的存储装置，其中，所述计数值更新器被配置为在执行第二存储单元上的不定期刷新操作之后，复位所述第二存储单元的干扰计数值。
14.根据权利要求11所述的存储装置，其中，所述刷新控制器被配置为将在第二存储单元上的不定期刷新操作插入到刷新调度中，使得如果所述第二存储单元的当前干扰计数值至少是期望的阈值和大于所述最大干扰计数值，则优先执行在所述第二存储单元上的不定期刷新操作。
15.根据权利要求11所述的存储装置，其中，所述刷新控制器被配置为调整刷新调度，以使得如果所述第二存储单元的当前干扰计数值至少是期望的阈值和大于所述最大干扰计数值，则执行在所述第二存储单元上的不定期刷新操作，以跟上刷新调度。
16.根据权利要求12所述的存储装置，其中，所述计数有效标志单元被配置为当所述存储装置处于测试模式时，禁用所述计数有效标志，从而不执行在所述第二存储单元上的不定期刷新操作。
17.根据权利要求9所述的存储装置，进一步包括：
计数写入/读取块，其被配置为从所述干扰计数单元中读取所述第二存储单元的当前干扰计数值，并且其被配置为将更新的干扰的计数值写入到所述干扰计数单元。
18.一种操作包括多个存储单元的存储系统的方法，所述多个存储单元包括至少一个第一存储单元和与所述至少一个第一存储单元的字线相邻的第二存储单元，所述方法包括：
每次访问所述至少一个第一存储单元时，对所述第二存储单元的干扰值进行计数；
基于所述计数，更新所述第二存储单元的干扰计数值；
基于更新的干扰计数值、最大干扰计数值、以及期望的阈值来调整在所述第二存储单元上的刷新操作的顺序；以及
当根据所述顺序来执行在所述第二存储单元上的刷新操作时，复位所述第二存储单元的干扰计数值，
其中，通过在所述第一存储单元的累积访问时间期间周期性地增加计数器，获取干扰值。
19.根据权利要求18所述的方法，其中，调节所述顺序包括：
如果所述第二存储单元的干扰计数值至少是期望的阈值和大于所述最大干扰计数值，则调度在第二存储单元上的刷新操作以先进行；
利用所述第二存储单元的干扰计数值来更新所述最大干扰计数值；以及
更新指示是否执行在第二存储单元上的刷新操作的不定期刷新标志。
20.根据权利要求19所述的方法，进一步包括，如果所述不定期刷新标志被启用，则：
执行在所述第二存储单元上的刷新操作；以及
在复位所述第二存储单元的最大干扰计数值和所述第二存储单元的干扰计数值之后，复位所述不定期刷新标志。
21.根据权利要求18所述的方法，进一步包括：
通过当存储系统上电时启用在存储系统中的所有的字线，来复位所有的干扰计数值。
22.一种操作包括多个存储单元的存储装置的方法，所述多个存储单元包括至少一个目标存储单元和剩余存储单元，所述方法包括：
在访问所述至少一个目标存储单元时，对用于所述剩余存储单元的每个的干扰计数值进行计数；
基于所述干扰计数值来改变在所述剩余存储单元的每一个上的刷新操作的顺序；以及
复位在其上已经根据所述顺序而执行了刷新操作的存储单元的干扰计数值。
23.根据权利要求22所述的方法，其中，对所述干扰计数值进行计数包括：
从在剩余存储单元上的之前刷新操作开始，对所述目标存储单元的访问时间进行计数中产生的值进行累积。
24.根据权利要求22所述的方法，其中，改变刷新操作的顺序包括，如果干扰计数值中的一个等于希望的阈值和大于最大干扰计数值，则：
调度在与所述干扰计数值相对应的存储单元上的刷新操作，以优先执行；
利用所述干扰计数值来更新所述最大干扰计数值；以及
更新用于存储单元的不定期刷新标志。
25.根据权利要求24所述的方法，其中，复位所述干扰计数值包括：
当根据调度而启用不定期刷新标志时，执行在存储单元上的刷新操作；以及
在复位所述最大干扰计数值和存储单元的干扰计数值之后，禁用存储单元的不定期刷新标志。
26.一种操作包括多个存储单元的存储装置的方法，所述方法包括：
计算与一个或多个存储单元的字线相邻的存储单元的临时干扰值，所述临时干扰值指示由于对一个或多个存储单元的访问而导致的存储单元的干扰值；
通过在每次访问所述一个或者多个存储单元时，将所述临时干扰值添加到永久干扰值来更新所述存储单元的永久干扰值；以及
如果所述永久干扰值高于阈值，则将所述存储单元标志为需要被刷新。
27.根据权利要求26所述的方法，其中，所述临时干扰值是所述一个或者多个存储单元的累积访问时间除以单位时间。
28.根据权利要求27所述的方法，其中，标志所述存储单元进一步包括：
如果所述永久干扰值在最大干扰值之上，则将所述存储单元标志为需要被刷新；以及
利用所述永久干扰值来更新所述最大干扰值。
29.根据权利要求28所述的方法，进一步包括：
如果所述存储单元被标志，则执行在存储单元上的刷新操作；
在执行存储单元上的刷新操作之后，复位所述存储单元的永久干扰值；以及
如果利用所述永久干扰值来更新所述最大干扰值，则在执行存储单元上的刷新操作之后，复位所述最大干扰值。
30.根据权利要求29所述的方法，进一步包括：
如果所述存储单元被标志，则调整用于多个存储单元的刷新调度，以在执行定期刷新操作之前执行在存储单元上的刷新操作。
CN201310177482.3A 2012-05-14 2013-05-14 存储装置、存储系统及其操作方法 Active CN103426467B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261646410P 2012-05-14 2012-05-14
US61/646,410 2012-05-14
KR10-2012-0093113 2012-08-24
KR1020120093113A KR102014834B1 (ko) 2012-05-14 2012-08-24 메모리 장치, 메모리 시스템 및 그 동작방법

Publications (2)

Publication Number Publication Date
CN103426467A true CN103426467A (zh) 2013-12-04
CN103426467B CN103426467B (zh) 2018-07-10

Family

ID=49549565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310177482.3A Active CN103426467B (zh) 2012-05-14 2013-05-14 存储装置、存储系统及其操作方法

Country Status (3)

Country Link
US (1) US9257169B2 (zh)
JP (1) JP6108949B2 (zh)
CN (1) CN103426467B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715789A (zh) * 2013-12-11 2015-06-17 爱思开海力士有限公司 地址储存电路以及包括地址储存电路的存储器和存储系统
CN104978998A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
CN105679360A (zh) * 2016-01-05 2016-06-15 上海新储集成电路有限公司 一种可刷新的非易失性存储器及其刷新方法
WO2016107429A1 (zh) * 2014-12-31 2016-07-07 华为技术有限公司 访问内存的方法、存储级内存及计算机系统
CN106980467A (zh) * 2016-01-15 2017-07-25 三星电子株式会社 存储系统、主机、存储装置及其操作方法
CN107845400A (zh) * 2016-09-19 2018-03-27 爱思开海力士有限公司 阻变存储装置及用于操作其的电路和方法
CN108630259A (zh) * 2017-03-17 2018-10-09 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件
CN109390015A (zh) * 2017-08-02 2019-02-26 三星电子株式会社 存储器装置及存储器模块
CN110660426A (zh) * 2018-06-28 2020-01-07 华邦电子股份有限公司 存储器装置及其刷新方法
CN106887252B (zh) * 2017-01-04 2020-02-07 上海华虹宏力半导体制造有限公司 Eeprom存储器及其操作方法
CN112086121A (zh) * 2019-06-14 2020-12-15 美光科技公司 存储器近接干扰管理
CN112930567A (zh) * 2018-09-21 2021-06-08 美光科技公司 温度通知的存储器刷新
CN107564562B (zh) * 2016-06-30 2021-07-06 三星电子株式会社 包含非易失性存储器设备和控制器的存储设备
CN114220468A (zh) * 2021-12-14 2022-03-22 北京得瑞领新科技有限公司 Nand闪存的数据保护方法及装置、计算机可读介质

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
WO2014125937A1 (ja) * 2013-02-12 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2014126182A1 (ja) * 2013-02-18 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル アクセス履歴を記憶するメモリセルアレイのリセット回路
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9575829B2 (en) * 2013-03-13 2017-02-21 Sandisk Technologies Llc Probability-based remedial action for read disturb effects
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
WO2014142254A1 (ja) * 2013-03-15 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるシステム
US9245604B2 (en) * 2013-05-08 2016-01-26 International Business Machines Corporation Prioritizing refreshes in a memory device
US9224450B2 (en) 2013-05-08 2015-12-29 International Business Machines Corporation Reference voltage modification in a memory device
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR20150040477A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
US9281046B2 (en) * 2013-10-08 2016-03-08 Advanced Micro Devices, Inc. Data processor with memory controller for high reliability operation and method
US10020045B2 (en) * 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
JP6142788B2 (ja) * 2013-12-04 2017-06-07 富士通株式会社 半導体記憶装置
US9589606B2 (en) * 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM
KR102069274B1 (ko) * 2014-02-05 2020-01-22 삼성전자주식회사 메모리 제어 방법
JP5983665B2 (ja) * 2014-03-17 2016-09-06 日本電気株式会社 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
US20150286529A1 (en) * 2014-04-08 2015-10-08 Micron Technology, Inc. Memory device having controller with local memory
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP6616102B2 (ja) * 2014-05-23 2019-12-04 株式会社半導体エネルギー研究所 記憶装置及び電子機器
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
US10649672B1 (en) * 2016-03-31 2020-05-12 EMC IP Holding Company LLC Offloading device maintenance to an external processor in low-latency, non-volatile memory
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
CN108885892B (zh) * 2016-04-08 2022-05-10 超极存储器股份有限公司 半导体存储装置
KR20180072314A (ko) * 2016-12-21 2018-06-29 에스케이하이닉스 주식회사 반도체장치
KR102306380B1 (ko) * 2017-05-24 2021-09-30 에스케이하이닉스 주식회사 리프레시 대상 로우 선정 회로
US10902902B2 (en) * 2017-05-24 2021-01-26 SK Hynix Inc. Memory system and operation method of memory system
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
DE102018102624A1 (de) 2018-02-06 2019-08-08 Salzgitter Flachstahl Gmbh Verfahren zur Herstellung eines Stahlbandes mit verbesserter Haftung metallischer Schmelztauchüberzüge
JP7074519B2 (ja) 2018-03-19 2022-05-24 キオクシア株式会社 メモリシステム、および、メモリ制御方法
US10802907B2 (en) 2018-03-20 2020-10-13 Micron Technology, Inc. Hierarchical buffering scheme to normalize non-volatile media raw bit error rate transients
US10381073B1 (en) 2018-03-20 2019-08-13 Micron Technology, Inc. Converged structure supporting buffering of recent writes and overwrite disturb remediation
US10475519B2 (en) 2018-03-23 2019-11-12 Micron Technology, Inc. Methods for detecting and mitigating memory media degradation and memory devices employing the same
US10719248B2 (en) * 2018-04-20 2020-07-21 Micron Technology, Inc. Apparatuses and methods for counter update operations
US10510408B2 (en) * 2018-05-17 2019-12-17 Micron Technology, Inc. Probabilistic event detector for fast overwrite disturb remediation in phase change media
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR20240064727A (ko) 2018-08-03 2024-05-13 마이크론 테크놀로지, 인크 행 해머를 완화하기 위한 방법 및 이를 이용한 메모리 디바이스 및 시스템
US10672486B2 (en) 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
US10586592B1 (en) 2018-08-23 2020-03-10 Micron Technology, Inc. Disturb management based on write times
CN118197372A (zh) 2018-10-09 2024-06-14 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN113196223A (zh) 2018-12-21 2021-07-30 美光科技公司 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
DE102019108457B4 (de) 2019-04-01 2021-02-04 Salzgitter Flachstahl Gmbh Verfahren zur Herstellung eines Stahlbandes mit verbesserter Haftung metallischer Schmelztauchüberzüge
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11226761B2 (en) * 2020-04-24 2022-01-18 Western Digital Technologies, Inc. Weighted read commands and open block timer for storage devices
WO2022027610A1 (en) * 2020-08-07 2022-02-10 Micron Technology, Inc. Balanced three-level read distrub management in a memory device
US11348631B2 (en) * 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
KR20220062843A (ko) * 2020-11-09 2022-05-17 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
KR20230022710A (ko) * 2021-08-09 2023-02-16 에스케이하이닉스 주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법, 이를 포함하는 반도체 메모리 시스템
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
TW202324405A (zh) * 2021-12-09 2023-06-16 南韓商三星電子股份有限公司 半導體記憶體裝置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839867A (en) * 1985-09-30 1989-06-13 Siemens Aktiengesellschaft Method for refreshing data in a dynamic random access memory unit and control unit for the implementation of the method
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US5889598A (en) * 1995-05-25 1999-03-30 Pennsylvania Pulp And Paper Co. Graphic works involving holography
US20050099868A1 (en) * 2003-11-07 2005-05-12 Jong-Hoon Oh Refresh for dynamic cells with weak retention
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US20060198226A1 (en) * 2005-03-04 2006-09-07 Nec Electronics Corporation Semiconductor storage device and operating method therefor
US20070014174A1 (en) * 2005-06-30 2007-01-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080165605A1 (en) * 2007-01-05 2008-07-10 Innovative Silicon S.A. Method and apparatus for variable memory cell refresh
US20090024884A1 (en) * 2004-05-06 2009-01-22 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470575B1 (ko) * 1995-01-31 2005-06-27 가부시끼가이샤 히다치 세이사꾸쇼 불휘발성메모리
JPH09282873A (ja) * 1996-04-08 1997-10-31 Ricoh Co Ltd メモリ装置
KR20000066944A (ko) 1999-04-22 2000-11-15 김영환 Ｄｒａｍ의 리프레시 회로
US6931480B2 (en) 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
JP2004259144A (ja) 2003-02-27 2004-09-16 Renesas Technology Corp 半導体記憶装置
JP4002900B2 (ja) * 2004-03-02 2007-11-07 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP4664622B2 (ja) 2004-05-20 2011-04-06 株式会社東芝 半導体集積回路装置
JP4597829B2 (ja) 2005-09-27 2010-12-15 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP2007157296A (ja) * 2005-12-08 2007-06-21 Toshiba Corp 半導体記憶装置
JP4843655B2 (ja) * 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839867A (en) * 1985-09-30 1989-06-13 Siemens Aktiengesellschaft Method for refreshing data in a dynamic random access memory unit and control unit for the implementation of the method
US5889598A (en) * 1995-05-25 1999-03-30 Pennsylvania Pulp And Paper Co. Graphic works involving holography
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US20050099868A1 (en) * 2003-11-07 2005-05-12 Jong-Hoon Oh Refresh for dynamic cells with weak retention
US20090024884A1 (en) * 2004-05-06 2009-01-22 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US20060198226A1 (en) * 2005-03-04 2006-09-07 Nec Electronics Corporation Semiconductor storage device and operating method therefor
US20070014174A1 (en) * 2005-06-30 2007-01-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080165605A1 (en) * 2007-01-05 2008-07-10 Innovative Silicon S.A. Method and apparatus for variable memory cell refresh

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715789A (zh) * 2013-12-11 2015-06-17 爱思开海力士有限公司 地址储存电路以及包括地址储存电路的存储器和存储系统
CN104715789B (zh) * 2013-12-11 2019-06-25 爱思开海力士有限公司 地址储存电路以及包括地址储存电路的存储器和存储系统
CN104978998B (zh) * 2014-04-01 2019-05-31 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
CN104978998A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
WO2016107429A1 (zh) * 2014-12-31 2016-07-07 华为技术有限公司 访问内存的方法、存储级内存及计算机系统
US10223273B2 (en) 2014-12-31 2019-03-05 Huawei Technologies Co., Ltd. Memory access method, storage-class memory, and computer system
CN105679360A (zh) * 2016-01-05 2016-06-15 上海新储集成电路有限公司 一种可刷新的非易失性存储器及其刷新方法
CN106980467A (zh) * 2016-01-15 2017-07-25 三星电子株式会社 存储系统、主机、存储装置及其操作方法
CN106980467B (zh) * 2016-01-15 2020-04-28 三星电子株式会社 存储系统、主机、存储装置及其操作方法
CN107564562B (zh) * 2016-06-30 2021-07-06 三星电子株式会社 包含非易失性存储器设备和控制器的存储设备
CN107845400A (zh) * 2016-09-19 2018-03-27 爱思开海力士有限公司 阻变存储装置及用于操作其的电路和方法
CN107845400B (zh) * 2016-09-19 2021-06-11 爱思开海力士有限公司 阻变存储装置及用于操作其的电路和方法
US10866734B2 (en) 2016-09-19 2020-12-15 SK Hynix Inc. Resistance variable memory apparatus, and circuit and method for operating therefor
CN106887252B (zh) * 2017-01-04 2020-02-07 上海华虹宏力半导体制造有限公司 Eeprom存储器及其操作方法
CN108630259B (zh) * 2017-03-17 2020-12-04 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件
CN108630259A (zh) * 2017-03-17 2018-10-09 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件
CN109390015A (zh) * 2017-08-02 2019-02-26 三星电子株式会社 存储器装置及存储器模块
CN109390015B (zh) * 2017-08-02 2024-04-02 三星电子株式会社 存储器装置及存储器模块
CN110660426A (zh) * 2018-06-28 2020-01-07 华邦电子股份有限公司 存储器装置及其刷新方法
CN112930567A (zh) * 2018-09-21 2021-06-08 美光科技公司 温度通知的存储器刷新
US11335394B2 (en) 2018-09-21 2022-05-17 Micron Technology, Inc. Temperature informed memory refresh
CN112930567B (zh) * 2018-09-21 2022-06-14 美光科技公司 温度通知的存储器刷新
US11887651B2 (en) 2018-09-21 2024-01-30 Micron Technology, Inc. Temperature informed memory refresh
CN112086121A (zh) * 2019-06-14 2020-12-15 美光科技公司 存储器近接干扰管理
CN112086121B (zh) * 2019-06-14 2023-09-19 美光科技公司 存储器近接干扰管理
CN114220468A (zh) * 2021-12-14 2022-03-22 北京得瑞领新科技有限公司 Nand闪存的数据保护方法及装置、计算机可读介质

Also Published As

Publication number Publication date
JP2013239228A (ja) 2013-11-28
CN103426467B (zh) 2018-07-10
JP6108949B2 (ja) 2017-04-05
US20130304982A1 (en) 2013-11-14
US9257169B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
CN103426467A (zh) 存储装置、存储系统及其操作方法
US11223373B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
US9335951B2 (en) Memory device for reducing a write fail, a system including the same, and a method thereof
US20220139428A1 (en) Memory module with battery and electronic system having the memory module
US20150213871A1 (en) Semiconductor memory device and method for refreshing memory cells
CN114514492B (zh) 用于存储器装置的基于架构的电源管理
US10573356B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
KR20160015062A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 이의 동작 방법
US20170148501A1 (en) Semiconductor memory device and memory system including the same
US11024349B2 (en) Memory device with a clocking mechanism
CN114341812A (zh) 具有用户定义的操作的半导体装置及相关联的方法及系统
CN112445645A (zh) 具有经修改存取的半导体装置以及相关联方法和系统
CN113454603A (zh) 存储器装置上的错误校正
US11868650B2 (en) Apparatus with combinational access mechanism and methods for operating the same
EP4123650A1 (en) Semiconductor memory device and memory system including the same
KR102014834B1 (ko) 메모리 장치, 메모리 시스템 및 그 동작방법
US20240203464A1 (en) Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same
KR20180045371A (ko) 온도 제어 장치, 이를 포함하는 반도체 장치 및 반도체 장치의 제어 방법
US10978131B2 (en) Mobile device and operation method thereof
US20230205712A1 (en) Memory devices with multiple pseudo-channels
US10467160B2 (en) Memory channel having more than one DIMM per motherboard DIMM connector
CN111276174A (zh) 存储器装置和处理存储器装置的安全数据的方法
KR20190127143A (ko) 반도체 장치
CN116153356A (zh) 存储器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant