CN112086121B - 存储器近接干扰管理 - Google Patents

存储器近接干扰管理 Download PDF

Info

Publication number
CN112086121B
CN112086121B CN202010499319.9A CN202010499319A CN112086121B CN 112086121 B CN112086121 B CN 112086121B CN 202010499319 A CN202010499319 A CN 202010499319A CN 112086121 B CN112086121 B CN 112086121B
Authority
CN
China
Prior art keywords
memory location
memory
value
interference
accessing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010499319.9A
Other languages
English (en)
Other versions
CN112086121A (zh
Inventor
J·L·麦克维伊
S·E·布拉德绍
J·埃诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112086121A publication Critical patent/CN112086121A/zh
Application granted granted Critical
Publication of CN112086121B publication Critical patent/CN112086121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请案涉及存储器近接干扰管理。示范性方法、设备和系统包含管理存储器近接干扰的控制器。所述控制器响应于存取第二存储器位置而识别第一存储器位置，所述第一存储器位置存储第一值。所述控制器将第一干扰值更新第一量，所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应，所述第一多个存储器位置包含所述第二存储器位置。

Description

存储器近接干扰管理
技术领域
本公开大体上涉及存储器，且更具体来说，涉及管理存储器中的近接干扰。
背景技术
存储器子系统可以是存储系统，如固态驱动器(SSD)或硬盘驱动器(HDD)。存储器子系统可以是存储器模块，如双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)或非易失性双列直插式存储器模块(NVDIMM)。存储器子系统可包含存储数据的一或多个存储器组件。存储器组件可以是例如非易失性存储器组件和易失性存储器组件。一般来说，主机系统可利用存储器子系统在存储器组件中存储数据且从存储器组件检索数据。
发明内容
在一个方面中，本申请案提供一种方法，其包括：响应于存取第二存储器位置而识别第一存储器位置，所述第一存储器位置存储第一值；和将第一干扰值更新第一量，所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应，所述第一多个存储器位置包含所述第二存储器位置。
在另一方面中，本申请案另外提供一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时使所述处理装置进行以下操作：响应于存取第二存储器位置而识别第一存储器位置，所述第一存储器位置存储第一值；和将第一干扰值更新第一量，所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应，所述第一多个存储器位置包含所述第二存储器位置。
在另一方面中，本申请案另外提供一种系统，其包括：非易失性存储器组件，其包含第一存储器位置和第二存储器位置；和处理装置，其以可操作方式与所述非易失性存储器组件耦合以进行以下操作：响应于存取所述第二存储器位置而识别所述第一存储器位置，所述第一存储器位置存储第一值；和将第一干扰值更新第一量，所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应，所述第一多个存储器位置包含所述第二存储器位置，且其中所述第一量是基于所述第一存储器位置相对于所述第二存储器位置的取向。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，附图不应视为将本公开限制于具体实施例，而是仅用于解释和理解。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2说明根据本公开的一些实施例的基于示范性操作序列的示范性近接干扰管理技术。
图3是根据本公开的一些实施例的管理近接干扰的实例方法的流程图。
图4是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的方面涉及管理存储器子系统中的近接干扰。存储器子系统在下文也称为“存储器装置”。存储器子系统的实例是经由存储器总线连接到中央处理单元(CPU)的存储器模块。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)、非易失性双列直插式存储器模块(NVDIMM)等。存储器子系统的另一实例是经由外围互连(例如输入/输出总线、存储区域网络等)连接到中央处理单元(CPU)的存储装置。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器和硬盘驱动器(HDD)。在一些实施例中，存储器子系统是混合式存储器/存储装置子系统。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供将存储在存储器子系统处的数据且可请求将从存储器子系统检索的数据。
随着半导体制造技术封装的存储器单元将数据存储成越来越靠近在一起以使得存储器产品更小和/或容量更高，存储器单元的彼此之间的隔离减小。隔离减小会增加某些效应。一种这类效应是干扰耦合，还被称作近接干扰，其中存取一个单元(侵害者)致使与所述存取相关联的假影干扰附近单元(受害者)。对于使用电性或磁性过程编程存储器单元的状态的媒体，例如磁盘驱动器或闪存媒体，磁性和/或电性效应传播到周围存储器单元。对于使用热过程编程存储器单元的状态的媒体，例如相变媒体，热效应传播到相邻存储器单元。随着存储数据的存储器单元的密度增加，归因于存储器单元之间的距离(且因此隔离)减小，近接干扰可致使对一个存储器单元的存取干扰存储于附近存储器单元中的数据。未能修复近接干扰的效应可能引起数据丢失；对单元的不受限的存取将最终双态切换为这类存取的受害者的邻近单元中的二元状态。
本公开的方面通过管理近接干扰来解决上述和其它缺陷。根据一些实施例，存储器子系统维持表示一或多个受害者存储器单元的累积干扰的值。每一侵害者-受害者操作的个别干扰的量值可为侵害者单元到受害者的相对位置和/或在侵害者单元上执行的操作的类型的函数。累积干扰反映靠近侵害者的受害者在操作时随时间发生的预期总干扰。一种管理技术涉及通过一值(例如，以计数进行存储)跟踪累积干扰，其中存储器子系统基于每一个别攻击的性质更新与一或多个受害者单元相关联的值。一旦值达到与数据丢失的可能性相关联的阈值(例如，上限或下限)，存储器子系统通过读取相关联存储器单元中的数据并将其写回到存储器单元来刷新所述数据。刷新操作注销累积的干扰效应，将所述单元带回到“原来的(pristine)”状态。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112A到112N。存储器组件112A到112N可以是易失性存储器组件、非易失性存储器组件或此类组件的组合。在一些实施例中，存储器子系统是存储装置系统。存储装置系统的实例是SSD。在一些实施例中，存储器子系统110是混合式存储器/存储装置子系统。一般来说，计算环境100可包含使用存储器子系统110的主机系统120。举例来说，主机系统120可将数据写入到存储器子系统110且从存储器子系统110读取数据。
主机系统120可以是计算装置，如台式计算机、手提式计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入到存储器子系统110。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文所使用的，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可另外利用NVM高速(NVMe)接口来存取存储器组件112A到112N。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号。
存储器组件112A到112N可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(NAND)类型闪存存储器。存储器组件112A到112N中的每一个可包含存储器单元的一或多个阵列，所述存储器单元如单层级单元(SLC)或多层级单元(MLC)(例如三层级单元(TLC)或四层级单元(QLC))。在一些实施例中，特定存储器组件可包含存储器单元的SLC部分和MLC部分两者。存储器单元中的每一个可存储供主机系统120使用的一或多个数据位(例如，数据块)。虽然描述如NAND类型快闪存储器的非易失性存储器组件，但存储器组件112A到112N可基于任何其它类型的存储器，如易失性存储器。在一些实施例中，存储器组件112A到112N可以是但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、或非(NOR)闪存存储器、电可擦除可编程只读存储器(EEPROM)以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于闪存的记忆体对比，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器组件112A到112N的存储器单元可分组为存储器页或数据块，其可指代用于存储数据的存储器组件的单元。
存储器系统控制器115(下文称为“控制器”)可与存储器组件112A到112N通信以执行操作，例如在存储器组件112A到112N处读取数据、写入数据或擦除数据，以及其它此类操作。控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。控制器115可以是微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适的处理器。控制器115可包含配置成执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，控制器115的本地存储器119包含配置成存储指令以用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程以及例程的嵌入式存储器。在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110可能不包含控制器115，且可改为依靠(例如由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。
一般来说，控制器115可从主机系统120接收命令或操作且可将命令或操作转换成指令或适当的命令，以实现对存储器组件112A到112N的所需存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、差错检测和差错校正码(ECC)操作、加密操作、高速缓存操作和在与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。控制器115还可包含主机接口电路以经由物理主机接口与主机系统120通信。主机接口电路可将从主机系统接收到的命令转换成命令指令以存取存储器组件112A到112N，以及将与存储器组件112A到112N相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲(例如DRAM)和地址电路(例如行解码器和列解码器)，其可从控制器115接收地址且对地址进行解码以存取存储器组件112A到112N。
存储器子系统110包含干扰管理器113，其可跟踪对存储器单元的累积干扰并且在干扰造成数据丢失之前起始修复。在一些实施例中，控制器115包含干扰管理器113的至少一部分。举例来说，控制器115可包含处理器117(处理装置)，其被配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，干扰管理器113是主机系统110、应用程序或操作系统的部分。
为跟踪累积干扰，干扰管理器113可针对每一可能的受害者，维持表示本地存储器119中的受害者上的累积干扰的值。受害者可表示作为群组被读取和写入的一或多个单元。这类群组可在逻辑上被称为扇区、页、位置或其它术语。所述值可为当侵害者干扰相关联受害者时递增的计数。侵害者上的不同操作类型可对周围受害者造成不同程度的干扰。举例来说，对侵害者的写入操作与对同一侵害者的读取操作相比可致使对相邻受害者的10倍(10x)的干扰。此外，不同环境条件可影响操作的干扰效应的量值。举例来说，如果环境温度增加放大操作的干扰效应，那么干扰管理器113可基于捕获此现象的环境温度来调整计数器增量的量值。
为检测侵害，干扰管理器113监测针对于媒体112的操作(例如读取、写入和/或擦除操作)的地址和类型。可以数种方式执行操作监测。在一些实施例中，控制器115的处理器117或其它组件在起始新媒体操作的任何时间发送消息到干扰管理器113。在一些实施例中，干扰管理器113可监测每操作元数据，如存储于存储器中(例如，操作缓冲器或队列中)的元数据或如在控制器115的其它组件之间的通信互连上传送的元数据。
基于操作的地址，干扰管理器113可识别与操作相关联的任何受害者。干扰管理器113接着可起始从本地存储器119提取与受害者相关联的干扰值的一或多个读取操作。干扰管理器113可基于一或多个因素，例如在侵害者上进行的操作的类型、每一受害者到侵害者的接近度、受害者到侵害者的取向等，更新所提取的干扰值。在一些存储器子系统中，侵害者上的操作可影响与侵害者相关联的干扰值。举例来说，读取可轻微干扰侵害者的内容，而写入可重置其累积干扰。在这类情况下，干扰管理器113也可从本地存储器119读取与侵害者相关联的干扰值以更新所述值。
在下文参考图2提供关于受害者识别和干扰值更新的额外细节。
为修复作为群组被读取或写入的单元或单元群组上的累积干扰效应，干扰管理器113对照干扰阈值检查经更新干扰值。可凭经验基于在可能的数据丢失之前可被存储器单元吸收的侵害的数目，确定干扰阈值。在一个实施例中，干扰阈值在存储器子系统的寿命内变化。可在装置制造期间设置干扰阈值。举例来说，干扰阈值可为1,000，其中读取操作给累积干扰贡献‘1’且写入操作给累积干扰贡献‘10’。干扰阈值可设置为在预期数据丢失之前提供相当大的余量(例如，可基于预期数据丢失时的干扰值2,000的50％设置干扰阈值1,000)。
如果经更新值中的任一个满足干扰阈值，那么干扰管理器113可起始对相关联数据的校正性动作。在一些实施例中，起始的校正动作包含致使控制器115读取存储于具有满足来自媒体112的干扰阈值的相关联干扰值的单元中的数据并且将所述同一数据写回到所述单元。以此方式，控制器115重置被重写单元上的累积干扰效应。另外，干扰管理器113可重置与本地存储器119中的单元相关联的干扰值。
在一些实施例中，控制器115可通过执行对受害者单元中的数据的诊断读取，延迟重写用于修复的数据。可编码存储于媒体112上的数据以允许差错检测和校正(EDC)。举例来说，存储于媒体112上的数据可具有有效负载部分和元数据部分，其中有效负载部分含有用户或系统数据且元数据部分含有例如保护有效负载部分的差错校正码。控制器115可使用经编码EDC数据检测和校正至多最大原始差错位率(BER)。干扰管理器113可起始与超过干扰阈值的干扰值相关联的单元中的数据的诊断性读取以获得那些单元的原始BER并且缓冲未经编码(和校正)的数据。原始BER可为基于元数据部分对数据的有效负载部分的修改的数目的函数。如果原始BER超过BER阈值，那么干扰管理器113可起始经缓冲数据到媒体112的对应写入，以重置单元上的累积干扰效应。在一些实施例中，干扰管理器113可起始如从媒体112读取的精确位数据的原始重写。也就是说，写入到媒体112的数据与如从媒体112读取的数据相同，所述数据包含有效负载(例如，用户数据)和元数据(例如，EDC数据)两者。虽然对其它存储器子系统操作具有最小影响，但原始重写可传播差错，例如固定型故障(例如，其中单元卡住于‘1’或‘0’处)或单元具有过早被干扰的位(例如，归因于累积侵略)。为将这类误差传播降到最低，在一些实施例中，干扰管理器113可解码如从媒体112读取的数据，进而校正任何差错，并且在将所述数据写回到媒体112之前重新编码有效负载。在一些实施例中，干扰管理器113可例如基于原始BER超过BER阈值的量来选择是执行数据的原始重写还是重新编码数据。
否则，如果BER不超过BER阈值，那么干扰管理器113可使受害者单元的相关联干扰值减小达固定量或减小达相对于原始BER与BER阈值之间的差的量。干扰管理器113接着可将经减小的干扰值写入到本地存储器119而无需将数据重写到媒体112。通过避免此数据重写，干扰管理器113延迟对变成媒体112中的重写操作的受害者的这些受害者单元的其它邻近小区的干扰并且避免中断其它主机起始的针对媒体112的数据操作。
在一些实施例中，存储器子系统当电源移除时永久保持存储于非易失性存储器装置(例如媒体112)中的本地存储器119中的干扰值，并且当施加电源时(例如，当本地存储器119是易失性存储器且媒体112是非易失性存储器时)将存储于非易失性存储器装置中的所永久保持的值恢复到本地存储器119。举例来说，控制器115可检测或接收指示失去来自主电源的电力的信号，产生其中存储器子系统110可继续使用辅助电源操作的有限周期。作为另一实例，控制器115可从主机系统120接收即将关闭电源或电力循环的指示。在任一情况下，控制器115可从本地存储器119读取干扰值并且将其写入到非易失性存储器。主电源一旦恢复，控制器115便可从非易失性存储器读取干扰值并且在起动期间执行的一系列控制器操作期间将其写入到本地存储器119。
在一些实施例中，可从辅助电源获得的电力可预留用于其它较高优先级的操作，使得不可能永久保持干扰值。在这类情况下，一旦恢复主电源，干扰管理器113便可初始化干扰值。在一些实施例中，干扰管理器113可将所有干扰值初始化为相同值。在一些实施例中，此经初始化值接近干扰阈值。举例来说，如果干扰阈值是1,000，那么干扰管理器113可在电力施加到存储器子系统之后将所有干扰值初始化为990。然而，这类干扰值初始化可导致对媒体112的第一操作，这会一次引起修复串联(例如，写入到一个单元致使修复其相邻者，这又致使修复所述相邻者的相邻者等)。为避免这类串联，干扰管理器113可在高至干扰阈值的范围内随机初始化干扰值。举例来说，干扰管理器可在干扰阈值的20％内(例如，在800和1,000之间)随机初始化干扰值。作为另一实例，干扰管理器可基于一模式，例如尝试使与经初始化为接近上限干扰值的干扰值相关联的位置之间的裸片上距离达到最大的模式，初始化介于800和1,000之间的干扰值。取决于建置到干扰阈值中的余量，初始化值可相对于干扰阈值增加或减小。举例来说，如果数据丢失可能是在2,000下且干扰阈值是1,000，那么初始化值与数据丢失可能在1,100下且干扰阈值是1,000的情况相比可能更加远离干扰阈值。
在一些实施例中，干扰管理器113相对于基本媒体操作异步地读取、更新、刷新和/或写入干扰值到本地存储器119。也就是说，控制器115可在无需等待干扰管理器113对本地存储器119的相关联干扰值更新的情况下执行对媒体112的多个操作。干扰管理器113可维持对本地存储器119中的干扰值进行的一组操作。干扰管理器113可间歇性地将所述组中的操作调度到本地存储器119。
图2说明根据本公开的一些实施例的基于示范性操作序列的示范性近接干扰管理技术。如所示出，存储器单元210的一或多个阵列形成媒体112。在此简化实例中，每一阵列包含4×4单元阵列，其中每个单元位于位线与字线的交点处。从一个单元到周围单元的干扰耦合的形状和量值对于不同制造程序、媒体架构和操作类型可为不同的。参考网格状阵列210，干扰耦合可从侵害者沿着既定维度(例如，沿着字线或位线，到其它堆叠式阵列210中的对应单元，等)对称地或不对称地延伸。干扰耦合也可为各向异性的，在各维度为不同的。操作的性质可进一步改变干扰耦合区的量值或大小。举例来说，如果写入操作与读取操作相比产生较高温度或较强电场或磁场，那么受干扰单元可在修复发生之前经历与读取操作相比较少的邻近写入操作。作为另一实例，如果写入操作与读取操作相比在较大面积或较大电场或磁场内产生温度增量，那么写入操作可干扰在读取操作期间不被干扰的额外单元。在一些实施例中，写入操作重置与一单元相关联的累积干扰量。在一些实施例中，读取操作促成正被读取(即，侵害者)位置以及相邻位置的累积干扰量。
在一些实施例中，可对阵列210内或横跨多个阵列的单元群组，例如沿着阵列210的群组中的每一个上的字线或位线的两个或更多个单元的群组执行操作。举例来说，512字节扇区可由位于2,048个阵列210中的每一个上的同一地址处的两个单元形成并且在所述扇区层级读取和写入(例如，一次512字节)。在这类情况下，干扰管理器113维持表示作为群组被操作的单元的累积干扰的值(例如，每扇区一个值)。作为群组被写入或读取的单元(不管是单个单元还是多个单元)可以被称作存储器位置。
在参考图2所描述的实例中，干扰耦合在沿着字线和位线的每一方向上延伸到与侵害者相邻的单个单元，写入操作重置与被写入(侵害者)单元相关联的累积干扰，读取操作不干扰读取(侵害者)单元，且写入操作造成10×于读取操作的干扰。干扰管理器113维持表示本地存储器119中的每个单元的累积干扰的值。
媒体操作可在外部由主机系统(例如，主机系统120)起始或在内部由控制器115起始(例如，用于垃圾收集)。一旦起始所述操作，干扰管理器113便识别受影响单元并且相应地更新表示那些单元的累积干扰的值。应注意，本地存储器119中的值的更新可相对于对媒体112执行的操作为异步的。举例来说，取决于例如与操作相关联的延迟、对媒体112和/或本地存储器119的排队中的操作的数目等因素，媒体操作可在相关联值更新之前、期间或之后偶尔发生。
图2中所说明的示范性媒体操作序列如下：在时间A，控制器115从存储器单元250读取；在时间B，控制器115写入到存储器单元253；且在时间C，控制器115写入到存储器单元256。表示相关联单元的累积干扰的干扰值205包含表示在时间A、B和C之前和之后的干扰的值。如所示出，干扰管理器113可沿着媒体操作控制/数据路径280监测操作，如上文所描述，以经由本地存储器操作控制/数据路径290确定何时起始对存储于本地存储器119中的干扰值的操作。
基于存储器单元250的读取操作，干扰管理器113识别存储器单元251和252为受害者。这类识别可基于侵略者单元的地址。举例来说，地址可在卷绕到下一字线之前沿着位线递增(例如，存储器单元250处于地址‘0’处，存储器单元251处于地址‘1’处，存储器单元255处于地址‘6’处等)。在这类情况下，受害者的识别可基于侵害者的地址加或减‘1’(以沿着位线识别受害者)，以及+N+1和-N-1，其中N是位线上的存储器单元的数目(以识别字线上的相邻受害者)。应注意，受害者的数目针对沿着阵列边缘或处于阵列拐角的单元受到限制(例如，拐角侵略者具有两个受害者且边缘侵略者具有三个受害者)。基于受害者的识别，干扰管理器113从本地存储器119读取与受害者存储器单元251和252相关联的累积干扰值。在一些实施例中，干扰值205可存储于本地存储器119的一部分中并且基于其相关联地址被索引。假设读取操作逐1干扰受害者，干扰管理器113将与存储器单元251相关联的值从36更新为37并且将与存储器单元252相关联的值从3更新为4，并且将所述经更新值写入到其在本地存储器119中的对应位置。与存储器单元250的读取操作相关联的干扰值更新如下展示为带圈的字母A。
基于到存储器单元253的写入操作，干扰管理器113识别存储器单元251、254和255为受害者，所述受害者例如如上文所描述基于与侵害者关联的地址。基于受害者的识别，干扰管理器113从本地存储器119读取与受害者存储器单元251、254和255相关联的累积干扰值。假设写入操作逐10干扰受害者，干扰管理器113逐10更新与受害者存储器单元相关联的值并且将经更新值写入到其在本地存储器119中的对应位置。此外，因为写入重置与侵略者单元相关联的累积干扰量，所以干扰管理器113将重置值(在此情况下为‘0’)写入为与存储器单元253相关联的干扰值。与到存储器单元253的写入操作相关联的干扰值更新如下展示为带圈的字母B。
基于到存储器单元256的写入操作，干扰管理器113识别存储器单元255、257、258和259为受害者，所述受害者例如如上文所描述基于与侵害者相关联的地址。基于受害者的识别，干扰管理器113读取相关联的累积干扰值，更新所述累积干扰值，并且将经更新值写入到其在本地存储器119中的对应位置。此外，干扰管理器113重置与侵害者相关联的累积干扰值。与到存储器单元256的写入操作相关联的干扰值更新如下展示为带圈的字母C。
在一些实施例中，干扰管理器113可执行各种优化以减少对本地存储器119进行存取的数目，这是因为对干扰值205的更新无需与对应媒体操作同步。举例来说，干扰管理器113可维持包含识别正在更新的值和更新的量的条目干扰值更新队列。在将新条目添加到队列之前，干扰管理器113可搜索队列中对同一位置的更新，且如果存在匹配，那么将更新量调整达与起始新更新的操作相关联的量。参考图2中的实例，干扰管理器113可以单个读取-更新-写入循环而非以针对到存储器单元253和256的两个写入操作的两个循环，将与存储器单元255相关联的干扰值从69更新为89。
虽然以上实例描述其中干扰管理器113将干扰值递增的实施例，但在其它实施例中，干扰值可重置为大值并且递减直到其达到标记相关联单元进行修复的小值为止。
图3是根据本公开的一些实施例的管理近接干扰的实例方法300的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法300由控制器115执行。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改所述过程的次序。因此，所说明实施例应仅作为实例理解，且所说明过程可以不同次序进行，且一些过程可并行进行。另外，在各个实施例中可以省略一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流也是可能的。
在操作305处，处理装置将初始干扰值写入到本地存储器。如本文中其它处所描述，实施例可用一值跟踪与单元或单元群组(例如，页、扇区、位置或其它逻辑分组)相关联的累积干扰。例如上文参考图1所描述，可在施加电力下从非易失性存储器初始化或恢复初始干扰值。举例来说，控制器115可在通电时从媒体112读取永久保持的干扰值并且将其写入到本地存储器119。作为另一实例，干扰管理器113可使用上文所描述的技术中的一或多种，例如在阈值处或附近的随机初始化来初始化干扰值。
在操作310处，处理装置检测媒体操作，例如从非易失性存储器装置的读取或到非易失性存储器装置的写入。为检测这类操作，举例来说，处理装置可监测在处理装置内(例如，通过另一组件或过程)或从例如主控计算机系统的外部装置发起的读取或写入操作。所述操作的目标(例如，形成扇区的一或多个单元)可称为侵害者。在另一实施例中，干扰管理器113处于媒体读取和写入操作路径中并且通过在媒体112中执行之前接收所述操作来检测所述操作。
在操作315处，处理装置识别与媒体操作相关联的任何近接干扰受害者并且从本地存储器读取与所识别的受害者相关联的干扰值。例如上文参考图1和2所描述，处理装置可基于侵害者的地址识别受害者和其相关联干扰值。
在操作320处，处理装置更新受害者的干扰值。更新量可基于受害者与侵害者的接近度、受害者所述侵害者的取向、操作类型和如本文中所描述的其它这类因素。举例来说，处理装置可沿着一个轴线逐一个量地更新与紧邻侵害者的单元相关联的值并且沿着不同轴线逐不同量地更新与紧邻侵害者的单元相关联的值。在上文参考图1和2描述关于干扰值更新的额外细节。
在操作325处，处理装置检查经更新干扰值是否超过干扰阈值。针对受害者中的每一个(使用与作为一群组被读取或写入的一组一或多个单元相关联的每一经更新干扰值)执行操作325。如果干扰值超过干扰阈值，那么方法300继续到操作335。否则，方法300继续到操作330。在操作330处，处理装置将经更新干扰值写入到本地存储器且方法300返回到操作310。
在操作335处，处理装置从媒体读取受害者数据。在一个实施例中，在操作340处，处理装置将受害者数据写回到媒体。以此方式，处理装置刷新数据，从而消除累积干扰。应注意，操作335和340本身可干扰其它受害者，包含触发刷新的侵害者。这些额外干扰也受方法300管理(例如，在操作310处进行检测)。在操作345处，处理装置重置与本地存储器中的受害者相关联的干扰值(例如，将‘0’写入到存储器)。
在一些实施例中，在存在数据丢失低风险的情况下，处理装置可延迟执行操作340。并非从操作335继续进行到操作340，而是处理装置可执行操作350。在操作350处，例如上文参考图1所描述，处理装置检查BER或与操作335处的数据读取的正确性有关的其它度量是否超过差错阈值。举例来说，如果读取的BER是1％且处理装置实施可处置高达25％差错率的差错检测和校正(EDC)，那么可延迟在操作340处重写受害者数据。在一个实施例中，处理装置对照差错阈值检查读取的BER(例如，15％的差错阈值提供相对于25％的EDC所处置的最大差错率的余量)。如果读取操作的BER超过差错阈值，那么方法300继续到上文所描述的操作340。如果读取操作的BER不超过差错阈值，那么方法300继续到操作355。
在一些实施例中，处理装置在操作355处减小经更新干扰值并且将经减小值写入到本地存储器。例如上文参考图1所描述，所述减小可基于读取操作的BER与差错阈值之间的差。举例来说，具有相对于差错阈值为高的BER的读取操作(在操作335处)与具有相对于差错阈值为低的BER的另一读取操作相比可使相关联干扰值减小的量较小。
图4说明计算机系统400的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任一或多种方法的指令集。在一些实施例中，计算机系统400可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或使用存储器子系统(例如，图1的存储器子系统110)或可用以执行控制器的操作(例如，以执行操作系统从而执行对应于图1的干扰管理器113的操作)。在替代性实施例中，机器可连接(例如，网络连接)到LAN、内联网、外联网或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器、或能够(依序或以其它方式)执行指定由机器采取的动作的一组指令的任何机器。另外，虽然说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一组(或多组)指令以进行本文中所论述的方法中的任何一或多种。
实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器406(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统418，其经由总线430彼此通信。
处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置402被配置成执行指令426以用于执行本文中所论述的操作和步骤。计算机系统400可另外包含网络接口装置408以在网络420上通信。
数据存储系统418可包含机器可读存储媒体424(也称为计算机可读媒体)，其上存储有一或多组指令426或体现本文中所描述的方法或功能中的任一或多种的软件。指令426还可在由计算机系统400执行期间完全或至少部分地驻存在主存储器404内和/或处理装置402内，主存储器404和处理装置402也构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418和/或主存储器404可对应于图1的存储器子系统110。
在一个实施例中，指令426包含实施对应于干扰管理器(例如，图1的干扰管理器113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体424展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体以及磁性媒体。
已关于计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里并且通常被认为是导致期望的结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、项、数目等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。举例来说，计算机系统或其它数据处理系统(例如控制器115)可响应于其处理器执行含于存储器或其它非暂时性机器可读存储媒体中的计算机程序(例如指令的序列)而实行计算机实施的方法400。此类计算机程序可存储在计算机可读存储媒体中，如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或所述通用系统可以证明为便于构造以用以执行所述方法更加专用的设备。将如下文描述中所阐述的那样来呈现各种各样的这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可以使用各种编程语言来实施如本文所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
在前述说明书中，已参考其特定实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (17)

1.一种方法，其包括：
响应于存取第二存储器位置而识别第一存储器位置，所述第一存储器位置存储第一值；
将第一干扰值更新第一量，所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应，所述第一多个存储器位置包含所述第二存储器位置，且其中所述第一量是基于所述第一存储器位置相对于所述第二存储器位置的取向，使得当所述取向沿一个轴时所述第一量是一个值且当所述取向沿不同的轴时所述第一量是不同的值；和
响应于确定所述第一干扰值超过阈值：
从所述第一存储器位置读取所述第一值；
将所述第一值写入到所述第一存储器位置；和
将所述第一干扰值更新为重置值。
2.根据权利要求1所述的方法，其另外包括：
响应于存取所述第一存储器位置而更新第二干扰值，所述第二干扰值表示通过存取靠近所述第二存储器位置的第二多个存储器位置对存储于所述第二存储器位置中的第二值的累积干扰效应，所述第二多个存储器位置包含所述第一存储器位置。
3.根据权利要求1所述的方法，其另外包括在将电力施加到存储器子系统之后，将包含所述第一干扰值的多个干扰值初始化为处于阈值范围内的值。
4.根据权利要求1所述的方法，其另外包括在失去通到存储器子系统的主电源之后，将包含所述第一干扰值的多个干扰值写入到一或多个非易失性存储器装置。
5.根据权利要求1所述的方法，其另外包括：
响应于确定所述第一干扰值超过干扰阈值：
从所述第一存储器位置读取所述第一值以获得差错位率BER；和
响应于确定所述BER低于差错阈值，减小所述第一干扰值。
6.根据权利要求1所述的方法，其另外包括：
识别存储受存取所述第二存储器位置影响的第二值的第三存储器位置，其中所述第三存储器位置沿第一方向与所述第二存储器位置相邻且所述第一存储器位置沿不同于所述第一方向的第二方向与所述第二存储器位置相邻；和
将第二干扰值更新不同于所述第一量的第二量，所述第二干扰值表示通过存取靠近所述第三存储器位置的第二多个存储器位置对所述第三存储器位置中的所述第二值的累积效应，所述第二多个存储器位置包含所述第二存储器位置。
7.一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时使所述处理装置进行以下操作：
响应于存取第二存储器位置而识别第一存储器位置，所述第一存储器位置存储第一值；
将第一干扰值更新第一量，所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应，所述第一多个存储器位置包含所述第二存储器位置，且其中所述第一量是基于所述第一存储器位置相对于所述第二存储器位置的取向，使得当所述取向沿一个轴时所述第一量是一个值且当所述取向沿不同的轴时所述第一量是不同的值；和
响应于确定所述第一干扰值超过阈值：
从所述第一存储器位置读取所述第一值；
将所述第一值写入到所述第一存储器位置；和
将所述第一干扰值更新为重置值。
8.根据权利要求7所述的非暂时性计算机可读存储媒体，其中所述处理装置另外响应于存取所述第一存储器位置而更新第二干扰值，所述第二干扰值表示通过存取靠近所述第二存储器位置的第二多个存储器位置对存储于所述第二存储器位置中的第二值的累积干扰效应，所述第二多个存储器位置包含所述第一存储器位置。
9.根据权利要求7所述的非暂时性计算机可读存储媒体，其中所述处理装置另外在将电力施加到存储器子系统之后，将包含所述第一干扰值的多个干扰值初始化为处于阈值范围内的值。
10.根据权利要求7所述的非暂时性计算机可读存储媒体，其中所述处理装置另外在失去通到存储器子系统的主电源之后，将包含所述第一干扰值的多个干扰值写入到一或多个非易失性存储器装置。
11.根据权利要求7所述的非暂时性计算机可读存储媒体，其中响应于确定所述第一干扰值超过干扰阈值，所述处理装置另外进行以下操作：
从所述第一存储器位置读取所述第一值以获得差错位率BER；和
响应于确定所述BER低于差错阈值，减小所述第一干扰值。
12.根据权利要求7所述的非暂时性计算机可读存储媒体，其中所述处理装置另外：识别存储受存取所述第二存储器位置影响的第二值的第三存储器位置，其中所述第三存储器位置沿第一方向与所述第二存储器位置相邻且所述第一存储器位置沿不同于所述第一方向的第二方向与所述第二存储器位置相邻；和
将第二干扰值更新不同于所述第一量的第二量，所述第二干扰值表示通过存取靠近所述第三存储器位置的第二多个存储器位置对所述第三存储器位置中的所述第二值的累积效应，所述第二多个存储器位置包含所述第二存储器位置。
13.一种系统，其包括：
非易失性存储器组件，其包含第一存储器位置和第二存储器位置；和
处理装置，其以可操作方式与所述非易失性存储器组件耦合以进行以下操作：
响应于存取所述第二存储器位置而识别所述第一存储器位置，所述第一存储器位置存储第一值；
将第一干扰值更新第一量，所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应，所述第一多个存储器位置包含所述第二存储器位置，且其中所述第一量是基于所述第一存储器位置相对于所述第二存储器位置的取向，使得当所述取向沿一个轴时所述第一量是一个值且当所述取向沿不同的轴时所述第一量是不同的值；和
响应于确定所述第一干扰值超过阈值：
从所述第一存储器位置读取所述第一值；
将所述第一值写入到所述第一存储器位置；和
将所述第一干扰值更新为重置值。
14.根据权利要求13所述的系统，其中所述处理装置另外响应于存取所述第一存储器位置而更新第二干扰值，所述第二干扰值表示通过存取靠近所述第二存储器位置的第二多个存储器位置对存储于所述第二存储器位置中的第二值的累积干扰效应，所述第二多个存储器位置包含所述第一存储器位置。
15.根据权利要求13所述的系统，其中所述处理装置另外在将电力施加到存储器子系统之后，将包含所述第一干扰值的多个干扰值初始化为处于阈值范围内的值。
16.根据权利要求13所述的系统，其中所述处理装置另外在失去通到存储器子系统的主电源之后，将包含所述第一干扰值的多个干扰值写入到一或多个非易失性存储器组件。
17.根据权利要求13所述的系统，其中所述处理装置另外：
识别存储受存取所述第二存储器位置影响的第二值的第三存储器位置，其中所述第三存储器位置沿第一方向与所述第二存储器位置相邻且所述第一存储器位置沿不同于所述第一方向的第二方向与所述第二存储器位置相邻；和
将第二干扰值更新不同于所述第一量的第二量，所述第二干扰值表示通过存取靠近所述第三存储器位置的第二多个存储器位置对所述第三存储器位置中的所述第二值的累积效应，所述第二多个存储器位置包含所述第二存储器位置。
CN202010499319.9A 2019-06-14 2020-06-04 存储器近接干扰管理 Active CN112086121B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/442,430 US10950318B2 (en) 2019-06-14 2019-06-14 Memory proximity disturb management
US16/442,430 2019-06-14

Publications (2)

Publication Number Publication Date
CN112086121A CN112086121A (zh) 2020-12-15
CN112086121B true CN112086121B (zh) 2023-09-19

Family

ID=73735985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010499319.9A Active CN112086121B (zh) 2019-06-14 2020-06-04 存储器近接干扰管理

Country Status (2)

Country Link
US (2) US10950318B2 (zh)
CN (1) CN112086121B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021109480A1 (de) * 2020-12-14 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426467A (zh) * 2012-05-14 2013-12-04 三星电子株式会社 存储装置、存储系统及其操作方法
CN107799142A (zh) * 2016-08-31 2018-03-13 三星电子株式会社 存储设备及其操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8930778B2 (en) * 2012-11-15 2015-01-06 Seagate Technology Llc Read disturb effect determination
US9645829B2 (en) * 2014-06-30 2017-05-09 Intel Corporation Techniques to communicate with a controller for a non-volatile dual in-line memory module
US10482983B2 (en) * 2016-12-22 2019-11-19 Seagate Technology Llc Read disturb detection based on dynamic bit error rate estimation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426467A (zh) * 2012-05-14 2013-12-04 三星电子株式会社 存储装置、存储系统及其操作方法
CN107799142A (zh) * 2016-08-31 2018-03-13 三星电子株式会社 存储设备及其操作方法

Also Published As

Publication number Publication date
CN112086121A (zh) 2020-12-15
US20200395086A1 (en) 2020-12-17
US10950318B2 (en) 2021-03-16
US20210202021A1 (en) 2021-07-01
US11302407B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
KR20210077586A (ko) Nand 메모리 내에서의 판독 방해를 방지하기 위한 기술들
US11587628B2 (en) Refreshing data stored at a memory component based on a memory component characteristic component
CN113168875A (zh) 读取干扰扫描合并
US11294767B2 (en) Deferred error-correction parity calculations
US10726936B2 (en) Bad block management for memory sub-systems
US11455107B2 (en) Managing sequential write performance consistency for memory devices
US8924774B2 (en) Semiconductor memory device and method for operating the same
CN112992240A (zh) 减轻写入干扰的写入操作
US20190371409A1 (en) Data erase operations for a memory system
CN112086121B (zh) 存储器近接干扰管理
US11797376B2 (en) Adaptive background scans in a memory sub-system
US20230197119A1 (en) Temperature differential-based voltage offset control
CN112912834B (zh) 存取单元和管理片段存储器操作
CN113129974A (zh) 跟踪在存储器装置处执行的操作
US11693736B2 (en) Modifying conditions for memory device error corrections operations
US20230386588A1 (en) Media management
US20230333783A1 (en) Dynamic rain for zoned storage systems
US20240036973A1 (en) Accessing data using error correction operation(s) to reduce latency at a memory sub-system
CN112449693B (zh) 在存储系统的两遍编程之前执行读取操作
CN115249506A (zh) 基于经编程存储器单元的数目的近接干扰修复

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant