CN106980467A - 存储系统、主机、存储装置及其操作方法 - Google Patents

存储系统、主机、存储装置及其操作方法 Download PDF

Info

Publication number
CN106980467A
CN106980467A CN201710019713.6A CN201710019713A CN106980467A CN 106980467 A CN106980467 A CN 106980467A CN 201710019713 A CN201710019713 A CN 201710019713A CN 106980467 A CN106980467 A CN 106980467A
Authority
CN
China
Prior art keywords
voltage
supply voltage
storage device
main frame
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710019713.6A
Other languages
English (en)
Other versions
CN106980467B (zh
Inventor
孔载弼
吴和锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106980467A publication Critical patent/CN106980467A/zh
Application granted granted Critical
Publication of CN106980467B publication Critical patent/CN106980467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/6608—Structural association with built-in electrical component with built-in single component
    • H01R13/6616—Structural association with built-in electrical component with built-in single component with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6683—Structural association with built-in electrical component with built-in electronic circuit with built-in sensor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/70—Structural association with built-in electrical component with built-in switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Secondary Cells (AREA)

Abstract

公开了存储系统、主机、存储装置及其操作方法。存储装置包括非易失性存储器和被配置为连接存储装置至主机的连接器。连接器包括提供检测电压至主机的检测端子、电连接至检测端子并具有确定检测电压的电平的电阻值的感应电阻器以及从主机接收供电电压的供电端子，其中由主机响应于检测电压选取供电电压。

Description

存储系统、主机、存储装置及其操作方法
相关申请的交叉引用
本申请要求于2016年1月15日向韩国知识产权局提交的第10-2016-0005317号韩国专利申请的权益，其主要内容通过引用并入本文。
技术领域
本发明构思涉及存储器。更具体地，本发明构思涉及包括能够接收可变电压的存储装置和能够提供可变电压的主机的存储系统。本发明构思还涉及操作这种存储系统的方法。
背景技术
存储系统包括主机和存储装置。主机和存储装置通过多种标准接口的任意标准接口连接至彼此，标准接口比如通用闪存(UFS)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行SCSI(SAS)以及嵌入式多媒体卡(eMMC)。当在移动装置中使用存储系统时降低功耗是重要的，并且为了降低功耗，存储装置的操作电压应为相对较低的电平。
发明内容
根据本发明构思的一个方面，提供了一种存储装置，包括非易失性存储器和被配置为将存储装置连接至主机的连接器。连接器包括提供检测电压至主机的检测端子，电连接至检测端子并具有确定检测电压的电平的电阻值的感应电阻器，以及从主机接收供电电压的供电端子，其中由主机响应于检测电压选取供电电压。
根据本发明构思的一个方面，提供了一种与存储装置通信的主机。主机包括被配置为提供供电电压至存储装置的电源管理模块，并包括被配置为检测由存储装置的检测端子提供的检测电压的电平的电压检测器，以及被配置为提供供电电压至存储装置的供电端子的供电电压提供器，其中响应于检测电压的电平确定供电电压的电平。
根据本发明构思的一个方面，提供了一种存储系统，包括：存储装置，包括提供检测电压的检测端子、接收供电电压的供电端子以及电连接至检测端子并具有电阻值的感应电阻器；以及主机，连接至存储装置并被配置为提供具有响应于检测电压所选的电平的供电电压，其中通过感应电阻器的电阻值控制检测电压的电平。
根据本发明构思的一个方面，提供了一种操作存储装置的方法。该方法包括：接收由连接的主机提供的供电电压，其中响应于在存储装置的检测端子处提供的检测电压来选取供电电压的电平，通过连接至检测端子的感应电阻器的电阻值确定检测电压的电平；确定所述供电电压是否落入允许电压范围；以及当供电电压落入允许范围时提供通过信号至主机，或当供电电压不落入允许范围时提供失败信号至主机。
附图说明
从参照附图进行的以下详细描述将更清楚地理解本发明构思的实施方式，在附图中：
图1是示出根据实施方式的存储系统的框图；
图2是进一步示出与由图1的存储系统执行的电压检测操作有关的元件的电路图；
图3是根据实施方式的列出与根据检测电压提供的供电电压有关的示例性关系的表格；
图4示出了根据实施方式的设置在存储装置的一个表面上的连接引脚；
图5是详细示出根据实施方式的存储系统的框图；
图6是详细示出图5的电源管理模块的框图；
图7是示出根据实施方式的供电电压提供器的电路图；
图8是详细示出图5的供电电压检测器的框图；
图9A和9B是分别示出图8的第一供电电压检测器和第二供电电压检测器的电路图；
图10是根据实施方式的由存储装置接收供电电压的方法的流程图；
图11是根据实施方式的向存储装置提供供电电压的方法的流程图；
图12是根据实施方式的向存储装置提供供电电压的方法的流程图；
图13是根据实施方式的存储装置的框图；
图14是示意性地示出根据实施方式的存储系统的框图；
图15是详细示出根据实施方式的存储装置的框图；
图16是根据实施方式的存储装置的框图；
图17是根据实施方式的通用闪存(UFS)存储器的框图；
图18是在图17的存储单元阵列中包括的存储块的电路图；
图19是图18的存储块的立体图；以及
图20是根据实施方式的存储卡系统的框图。
具体实施方式
在下文中将参照其中示出了实施方式的附图更充分地描述本发明构思。然而，本发明构思可以许多不同方式实现，并且不应被理解为只限于本文所述的实施方式。更确切地说，提供这些实施方式旨在使本公开透彻和完整，并将向本领域技术人员充分表达本发明的范围。贯穿书面说明和附图的相同参考数字和标记用于表示相同或相似的元件。
图1是示出根据实施方式的存储系统10的框图。
参照图1，存储系统10包括存储装置100和主机200。存储系统10可实现为电子装置，比如个人计算机(PC)、膝上型计算机、移动电话、智能电话、平板电脑、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、音频设备、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、MP3播放器、掌上游戏机或电子书。而且，存储系统10可实现为多种电子装置的任意电子装置，例如可穿戴装置，比如腕表或头戴式显示器(HMD)。
存储装置100可包括非易失性存储器110和连接器120。非易失性存储器110可包括多个存储单元，比如闪存单元。根据一个实施方式，多个存储单元可为NAND闪存单元。然而，实施方式不限于此，其他实施方式可包括电阻式存储单元，比如电阻式随机存取存储器(ReRAM)单元、相变RAM(PRAM)单元或磁性RAM(MRAM)单元。
图1中所示的连接器120包括检测端子121和供电端子122。检测端子121和供电端子122每个都被配置为可以机械和/或电子方式连接至主机200。在这点上，连接器120可理解为主机200与存储装置100之间的连接端口或电子和/或机械接口。术语“端子”在其涉及检测端子121和供电端子122时将理解为在存储装置100连接至主机200时在主机200和存储装置100之间至少提供电信号通路的传导元件。端子可包括普遍用于在半导体存储器中传递一个或多个电信号的类型的引脚(pin)或焊盘(pad)。本领域技术人员将认识到连接器120、检测端子121和/或供电端子122可以多种方式配置。例如，假设存储装置100为UFS存储器卡，连接器120可被配置为UFS互连(UIC)。
图1中所示的连接器120还包括电连接至检测端子121的感应电阻器Rs。当存储装置100连接至主机200时，可根据感应电阻器Rs的电阻值确定检测电压Vdet(即在检测端子121处表观的电压)的电平。感应电阻器Rs的电阻值可基于存储装置100的类型以不同方式确定。因此，检测电压Vdet的电压电平可基于存储装置100的类型以不同方式确定。
供电端子122可当存储装置100连接至主机200时从主机200接收基于检测电压Vdet确定的供电电压PWR。由此，供电电压PWR将具有对应于检测电压Vdet、进而对应于感应电阻器Rs的电阻值的电压电平的至少一个电平。根据一个实施方式，供电电压PWR可为根据感应电阻器Rs的电阻值确定的多电平电压。
根据一些实施方式，存储装置100可为在电子装置中嵌入的内存。例如，存储装置100可为嵌入的UFS存储器、eMMC或SSD。然而，实施方式不限于此，存储装置100可为非易失性存储器，比如一次可编程ROM(OTPROM)、可编程ROM(PROM)、可擦可编程ROM(EPROM)或电可擦可编程ROM(EEPROM)、掩模ROM或闪速ROM。
根据一些实施方式，存储装置100可为可附接于主机200/可从主机200拆卸的外部存储器。例如，存储装置100可包括UFS存储器卡、紧凑式闪存(CF)卡、安全数字(SD)卡、micro-SD卡、mini-SD卡、极速数字(xD)卡和记忆棒的至少一种。
主机200可用于控制存储系统10的数据处理操作，例如数据读取/写入操作。根据一个实施方式，主机200可实现为片上系统(SoC)，并且因此可嵌入电子装置中。主机200可实现为包括多个知识产权(IP)，比如时钟发生器、调制解调器、存储器和显示控制器,的SoC。
在图1所示的实施方式中，主机200可包括电源管理模块210。当电源管理模块210电连接至存储装置100时，电源管理模块210可控制检测电压Vdet的检测，以及如根据检测电压Vdet所确定的提供供电电压PWR至供电端子122。例如，电源管理模块210可实现为电源管理集成电路(PMIC)，PMIC是能够调整一个或多个功率信号的集成电路(IC)。本领域技术人员将认识到，已经在移动装置中使用多种PMIC以增加电池驱动时间。
图2在一个示例中进一步示出与电压检测操作有关的图1的存储系统10的连接器100和主机200的电路图。
参照图2，存储装置100和主机200通过连接器120电连接。因此，连接器120的检测端子121可电连接至包括在电源管理模块210中的焊盘PD。在所示的图2的实施方式中，电源管理模块210包括提供感应电流Is(例如0.1mA)的电流源CS。通过此配置，在检测端子121处表观的检测电压Vdet可通过将感应电阻器Rs的电阻值R和感应电流Is的电流电平I相乘获得(或Vdet＝R*I)。
在图2中，感应电阻器Rs连接在检测端子121和接地端子GND之间，并在存储装置100和主机200电连接时形成电子通路。然而，实施方式不限于此，感应电阻器Rs可为能够在存储装置100和主机200之间形成电子通路的任意无源器件。根据一些实施方式，感应电阻器Rs可包括串联、并联或串并联结合的多个电阻器。而且，根据一些实施方式，至少一个装置可连接在检测端子121和感应电阻器Rs之间或感应电阻器Rs和接地端子GND之间。
图3是列出根据多个实施方式在不同的供电电压PWR、检测电压Vdet和感应电阻Rs之间的一组关系的表格31。然而，由存储系统10执行的电压检测操作将根据图1、2和3在一些补充细节中描述，假设检测电流Is为0.1mA。
在此假设下，当感应电阻Rs具有小于0.1kΩ的电阻值时，检测电压Vdet将小于10mV，且主机200确定供电电压PWR为1.2V。因此，电源管理模块210提供1.2V的供电电压PWR至供电端子122。假设存储装置需要的供电电压PWR的默认电平为1.2V，感应电阻器Rs将具有小于0.1kΩ的电阻值。该电阻电平可通过在电压检测操作中使用的元件的寄生电阻实现。
然而，假设检测电阻Rs具有10kΩ电阻值，检测电压Vdet将为1.0V，且主机200将确定供电电压PWR为1.1V。因此，电源管理模块210将提供1.1V的供电电压PWR至供电端子122。假设感应电阻器Rs具有20kΩ的电阻值，检测电压Vdet将为2.0V，且主机200将确定供电电压PWR为1.0V。因此，电源管理模块210将提供1.0V的供电电压至供电端子122。再假设检测电阻Rs具有30kΩ的电阻值，且主机200将确定供电电压PWR为0.9V。因此，电源管理模块210将提供0.9V的供电电压至供电端子122。
因此，图1、2和3中所示的实施方式示出了主机200可提供具有随感应电阻器Rs的电阻而变化的电平的供电电压PWR(或多电平供电电压PWR)至存储装置100的供电端子122。根据图3，随着存储装置100中包括的感应电阻器Rs的电阻值增大，提供至存储装置100的供电电压PWR的电平减小。然而，实施方式不限于此，提供至存储装置100的供电电压PWR可随存储装置100中包括的感应电阻器Rs的电阻值增大而增大。
此外，根据图3的实施方式，感应电阻器Rs的电阻值可确定为小于0.1kΩ或约等于10kΩ、20kΩ或30kΩ，但这些只是用于感应电阻器Rs的可能电阻值的所选示例。用于感应电阻器Rs的电阻值的任何合理数字和/或范围都可使用以便主机200基于根据感应电阻器Rs的电阻值的检测电压Vdet确定供电电压PWR的相应电平。
考虑到前文所述，应注意到的是，可能错误地检测检测电压Vdet的电平(即检测误差)。在这样的条件下，主机200可提供具有不适于存储装置100的操作条件或规格的电平的供电电压PWR。然而，检测误差发生的可能性可通过在用于感应电阻器Rs的电阻值之间设置足够大的差异来减小。
图4是示出包括根据一个实施方式的多个连接引脚125的存储装置100C的部分平面图，其中在存储装置100C的一个表面上设置了多个连接引脚125，并且连接引脚125包括卡检测引脚121a和供电引脚122a。因此，图4中所示的实施方式示出作为图1的检测端子121的示例的卡检测引脚121a，以及作为图1的供电端子122的示例的供电引脚122a。在一些实施方式中，多个连接引脚125可包括多个供电引脚，其中，多个供电引脚中的至少一个接收具有不同于由供电引脚122a接收的电平的供电电压。在一些实施方式中，多个连接引脚125可以不同方式包括一个或多个输入引脚、输出引脚和/或输入/输出(I/O)引脚。
在图4中所示的实施方式中，感应电阻器Rs在内部设置至存储装置100C并电连接至卡检测引脚121a。例如，当存储装置100C连接至主机(例如图1的主机200)时，感应电阻器Rs可连接在卡检测引脚121a和接地端子之间以形成电通路。然而，实施方式不限于此，在一些实施方式中，至少一个装置可连接在卡检测引脚121a和感应电阻器Rs之间，或感应电阻器Rs和接地端子之间。
存储装置100C中包括的多个连接引脚125的数量、各自大小和/或布置将根据实施方式变化。例如，由存储装置100C使用的接口协议的性质可至少部分地确定多个连接引脚的数量、大小和/或布置。由此，图1的存储装置100C和主机200可使用一个或多个接口协议通信，包括高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外设组件互连(PCI)、PCI总线(PCI-E)、IEEE1394、通用串行总线(USB)、增强型小型装置接口(ESDI)、集成驱动电子器件(IDE)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、通用闪存(UFS)及紧凑式闪存(CF)卡接口。
图5是示出根据实施方式的存储系统10A的框图。
参照图5，存储系统10A可包括存储装置100A和主机200A。主机200A可包括电源管理模块210、主机连接器220和存储控制器230。根据一个实施方式，电源管理模块210和存储控制器230可实现为SoC，并且因此可嵌入电子装置中。根据一个实施方式，电源管理模块210和存储控制器230可通过由应用处理器(AP)提供的功能/资源实现。电源管理模块210可以类似于图1的电源管理模块210的方式来实现。
主机连接器220可包括被配置为与存储装置100A的一个或多个元件连接的第一连接端子221和第二连接端子222。例如，第一连接端子221和第二连接端子222可实现为能够与存储装置100A的元件传递电信号的传导端子(例如引脚或焊盘)。例如，假设存储装置100A为UFS存储器卡，主机连接器220可为UIC。
第一连接端子221可电连接至存储装置100A的检测端子121。因此，电源管理模块210可确定第一连接端子221的电压电平为检测电压Vdet。第一连接端子221可电连接至图2的焊盘PD。第二连接端子222可电连接至存储装置100A的供电端子122。因此，电源管理模块210可通过第二连接端子222提供供电电压PWR至存储装置100A的供电端子122。
存储控制器230是能够在功能上与存储装置100A接合的块。例如，存储控制器230可发布请求(例如读取/写入请求)至存储装置100A，并接收相应的反馈。而且，存储控制器230可传输待储存在存储装置100A中的数据，并接收从存储装置100A读取的数据。存储控制器230可为主机控制器、静态存储控制器(SMC)或闪存控制器(FMC)。
根据一个实施方式，存储控制器230可基于检测电压Vdet选取供电电压PWR。如上关于图3所述，供电电压PWR的电平可根据检测电压Vdet的电平变化。在这里，存储控制器230可控制电源管理模块210提供根据检测电压Vdet所选的供电电压PWR。然而，实施方式不限于此，主机200A的处理器可根据检测电压Vdet选取供电电压PWR。在这里，处理器可控制电源管理模块210提供所选的供电电压PWR。
图5的存储装置100A可包括非易失性存储器110、连接器120和存储控制器130，其中存储控制器130可包括供电检测器131。图5的非易失性存储器110和连接器120可类似于关于图1所述的那些。存储控制器130可响应于从主机200A接收的读取/写入请求控制非易失性存储器110读取/写入数据。根据一个实施方式，由供电端子122接收的供电电压PWR可为由存储控制器130使用的供电电压。
供电电压检测器131可用于检测供电电压PWR以确定由供电端子122接收的供电电压PWR是否对应于目标电压。而且，供电电压检测器131可基于该确定的结果传递通过/失败信号至主机200A。然而，实施方式不限于此，存储控制器130的另一功能块(例如处理器)可接收供电电压检测器131的检测结果，并传递通过/失败信号至主机200A。
根据一个实施方式，供电电压检测器131可确定供电电压PWR的电平是否落入允许范围。允许范围可由小于或等于目标电压的第一参考电压和大于或等于目标电压的第二参考电压定义。例如，第一参考电压可设置为(目标电压–0.05V)，第二参考电压可设置为(目标电压+0.05V)。使用该方法，响应于检测误差提供错误的供电信号的可能性显著减少。
图6是在一个示例中进一步示出图5的电源管理模块210的框图。在下文中将根据图5和图6描述根据实施方式的存储系统10A的供电电压提供操作。
参照图5和图6，电源管理模块210可包括电压检测器211和供电电压提供器212。电压检测器211提供感应电流至主机连接器220的第一连接端子221，并可检测由电连接至存储装置100A的检测端子121的第一连接端子221提供的电压作为检测电压Vdet。存储装置100A的检测端子121的电压电平可根据根据感应电流的感应电阻器Rs的电阻值确定，并且因为检测端子121的电压电平与第一连接端子221的电压电平相同，电压检测器211可检测第一连接端子221的电压电平作为检测电压Vdet。
根据图6中示出的实施方式，电压检测器211可提供检测电压Vdet至存储控制器230，并且存储控制器230可基于检测电压Vdet确定待提供至存储装置100A的供电电压PWR的电压电平。而且，存储控制器230可根据供电电压PWR提供控制信号至供电电压提供器212。
供电电压提供器212可响应于从存储控制器230接收的控制信号而生成供电电压PWR，并通过第二连接端子222提供生成的供电电压PWR至存储装置100A。将参照图7从一些额外方面描述供电电压提供器212的操作的一个可能的方法。
图7是在一个示例212a中示出根据实施方式的图6的供电电压提供器212的电路图。
参照图7，供电电压提供器212a包括运算放大器AMP1、晶体管PM1以及第一电阻器R1和第二电阻器R2。供电电压提供器212a可实现为低压差(LDO)稳压器。然而，供电电压提供器212不限于此，供电电压提供器212可具有用于提供确定的供电电压的任意结构。
晶体管PM1包括连接至运算放大器AMP1的输出端子的栅极、接收输入电压VDD的源极以及连接至第一节点ND1的漏极。第一电阻器R1连接在第一节点ND1和第二节点ND2之间。第二电阻器R2连接在第二节点ND2和接地端子GND之间。参考电压Vref施加至运算放大器AMP1的第一输入端子，且运算放大器AMP1的第二输入端子连接至第二节点ND2。
第一节点ND1的输出电压Vout可为由供电电压提供器212a提供的供电电压PWR，并可通过第二连接端子222提供至存储装置100A的供电端子122。第二节点ND2的反馈电压Vfd可具有通过按比例分配输出电压Vout跨越第一电阻器R1和第二电阻器R2得到的电压电平。运算放大器AMP1可用于比较参考电压Vref和反馈电压Vfd，并放大比较结果以提供输出信号。因此，供电电压提供器212a可基于输入电压VDD提供遵照参考电压Vref的电压电平的输出电压Vout。
参照图5和图7，主机200A可基于根据感应电阻器Rs的电阻值的检测电压Vdet确定供电电压PWR，并且电源管理模块219的供电电压提供器212a可根据供电电压PWR生成调节跨越第一电阻器R1和第二电阻器R2的电压降的控制信号比例以便生成供电电压PWR。根据基于控制信号调节的跨越第一电阻器R1和第二电阻器R2的电压降的比例，供电电压提供器212a可输出对应于供电电压PWR的输出电压Vout至第一节点ND1。
图8在一个实施方式中进一步示出图5的供电电压检测器131的框图。在下文中，将根据图5和图8详细描述供电电压检测器131的操作。供电电压检测器131可用于检测供电电压PWR以确定由供电端子122接收的供电电压PWR是否对应于目标电压，并可包括第一供电电压检测器131a和第二供电电压检测器131b。
第一供电电压检测器131a可确定由供电端子122接收的供电电压PWR是否大于或等于第一参考电压，其中第一参考电压可设置为小于或等于目标电压(例如目标电压–0.05V)。第二供电电压检测器131b可确定由供电端子122接收的供电电压PWR是否小于或等于第二参考电压，其中第二参考电压电平可设置为大于或等于目标电压(例如目标电压+0.05V)。
图9A在一个示例中进一步示出图8的第一供电电压检测器131a的电路图。在下文中，将根据图5、8和9A详细描述第一供电电压检测器131a的操作。第一供电电压检测器131a可包括第三电阻器R3、第四电阻器R4和比较器CP1。
在图9A中，第三电阻器R3连接在第一电压端子VDD1和第三节点ND3之间，第四电阻器R4连接在第三节点ND3和接地端子GND之间。第三节点ND3的电压可具有通过以跨越第三电阻器R3和第四电阻器R4的电压降的比例划分第一电压端子VDD1而得到的电压电平。在这里可确定第一电压端子VDD1的电压电平和第三电阻器R3及第四电阻器R4的电阻值，以使得第三节点ND3的电压对应于第一参考电压。
从供电端子122接收的电压Vin输入至比较器CP1的第一输入端子，第三节点ND3的电压施加至比较器CP1的第二输入端子。比较器CP1比较由供电端子122接收的电压Vin和第三节点ND3的电压，并输出比较结果作为第一输出信号OUT1。在这里，由供电端子122接收的电压Vin可对应于供电电压PWR，第三节点ND3的电压可对应于第一参考电压。
图9B在一个示例中进一步示出图8的第二供电电压检测器131b的电路图。在下文中，将根据图5、8和9B详细描述第一供电电压检测器131b的操作。第一供电电压检测器131b可包括第五电阻器R5、第六电阻器R6和比较器CP2。
在图9B中，第五电阻器R5连接在第二电压端子VDD2和第四节点ND4之间，第六电阻器R6连接在第四节点ND4和接地端子GND之间。第四节点ND4的电压将具有通过以跨越第五电阻器R5和第六电阻器R6的电压降的比例划分第二电压端子VDD2的电压电平而得到的电平。在这里，可确定第二电压端子VDD2的电压电平和第五电阻器R5及第六电阻器R6的电阻值以便第四节点ND4的电压对应于第二参考电压。
由供电端子122接收的电压Vin输入至比较器CP2的第一输入端子，第四节点ND4的电压施加至比较器CP2的第二输入端子。比较器CP2比较由供电端子122接收的电压Vin和第四节点ND4的电压，并输出比较结果作为第二输出信号OUT2。在这里，由供电端子122接收的电压Vin可对应于供电电压PWR，第四节点ND4的电压可对应于第二参考电压。
如图9A和9B中所示，供电电压检测器131可包括第一供电电压检测器131a和第二供电电压检测器131b，但实施方式不限于此。在一些实施方式中，供电电压检测器131可仅包括第一供电电压检测器131a，其中第一供电电压检测器131a通过改变第一电压端子VDD1的电平来顺序执行第一检测操作和第二检测操作。
参照图5、9A和9B，供电电压检测器131可基于第一输出信号OUT1和第二输出信号OUT2确定由供电端子122接收的供电电压PWR是否落入允许范围。当确定供电电压PWR落入允许范围时，可成功执行存储装置100A的初始化过程。在这里，存储装置100A可设置初始化完成标记至第一电平(例如重置)，并传输初始化完成标记至主机200A。设置至第一电平的初始化完成标记表示存储装置100A准备从主机200A接收任意命令。例如，“fDevicInit”标记可用作初始化完成标记。
然而，当确定供电电压PWR没有落入允许范围时，存储装置100A的初始化过程被视为已失败。在这里，存储装置100A可设置初始化完成标记至第二电平，并传输初始化完成标记至主机200A。设置至第二电平的初始化完成标记表示存储装置100A未准备从主机200A接收任意命令。
图10是总结如上文所述的存储装置根据实施方式从如上文所述的外部装置接收供电电压的方法的流程图。因此，在某些实施方式中，所示的方法可包括由图5的存储装置100A以时间序列执行的操作。以下描述借助该假设并参照图5、9A和10进行。
在操作S110中，接收基于根据感应电阻器Rs的检测电压Vdet所选的电压Vin。当存储装置100A电连接至主机200A时，感应电流施加至检测端子121，并因此根据感应电阻器Rs确定检测端子121的检测电压Vdet。主机200A可基于检测电压Vdet确定待提供至存储装置100A的供电电压，电源管理模块210可提供确定的供电电压至存储装置100A。
在操作S120(例如第一检测操作)中，比较电压Vin和第一参考电压Vref1。例如，第一参考电压Vref1可具有小于目标电压0.05V的电平。在操作S130中，确定电压Vin是否大于或等于第一参考电压Vref1。当确定电压Vin大于或等于第一参考电压Vref1(S130＝YES)时，执行操作S140，否则执行操作S170。
在操作S140(例如第二检测操作)中，比较电压Vin与第二参考电压Vref2。例如，第二参考电压Vref2可具有比目标电压高0.05V的电平。在操作S150中，确定电压Vin是否小于或等于第二参考电压Vref2。当确定电压Vin小于或等于第二参考电压Vref2时，执行操作S160，否则执行S170。
在操作S160中，完成存储装置100A的初始化并提供通过信号至主机200A。例如，当电压Vin大于或等于第一参考电压Vref1且小于或等于第二参考电压Vref2时，存储装置100A确定电压Vin在允许范围内，并完成与主机200A的连接初始化。然后，存储装置100A可提供通过信号至主机200A。
在操作S170中，存储装置100A的初始化被视为已失败并提供失败信号至主机200A。例如，当电压Vin小于第一参考电压Vref1或大于第二参考电压Vref2时，存储装置100A确定电压Vin不在允许范围内并可提供失败信号至主机200A。
图11是示出根据实施方式的从主机200A提供多电平供电电压至存储系统的存储装置100A的方法的操作图。除了参考图5、9B和11，关于图10使用的假设和描述性内容用于与图11相关的内容。
在操作S210中，存储装置100A和主机200A假设为通过卡插入进行电连接。也就是说，存储装置100A假设为可附接/可拆卸的外部存储器，其中通过将存储装置100A插入至主机200A中建立连接。然而，实施方式不限于此，在一些实施方式中，存储装置100A可为嵌入电子装置中的外部存储器。
在操作S220中，主机200A检测检测电压Vdet。在这里，根据连接至存储装置100A的检测端子121的感应电阻器Rs的电阻值，检测电压Vdet具有检测端子121的电压电平。
在操作S230中，主机200A基于检测电压Vdet确定待提供至存储装置100A的供电电压PWR。
在操作S240中，主机200A提供供电电压PWR至存储装置100A。
在操作S250中，存储装置100A对供电电压PWR执行第一检测。在这里，可通过比较供电电压PWR和等于或低于目标电压的第一参考电压来执行第一检测。
在操作S260中，确定第一检测是否成功。当确定第一检测已成功时，执行操作S270，否则执行操作S265。
在操作S265中，存储装置100A传输失败信号至主机200A。
在操作S270中，存储装置100A对供电电压PWR执行第二检测。在这里，可通过比较供电电压PWR和等于或高于目标电压的第二参考电压来执行第二检测。
在操作S280中，确定第二检测是否成功。当确定第二检测成功时，执行操作S290，否则执行操作S285。
在操作S285中，存储装置100A传输失败信号至主机200A。
在操作S290中，完成存储装置100A的初始化。
在操作S295中，存储装置100A传输通过信号至主机200A。
图12是示出根据实施方式的从主机200A提供多电平供电电压至存储系统的存储装置100A的方法的另一操作图。关于图11使用的假设和描述性内容用于与图12相关的内容。
在操作S310中，存储装置100A和主机200A还假设为通过卡插入进行电连接。
在操作S320中，主机200A检测检测电压Vdet。在这里，根据连接至存储装置100A的检测端子121的感应电阻器Rs的电阻值，检测电压Vdet具有检测端子121的电压电平。
在操作S330中，主机200A基于检测电压Vdet确定待提供至存储装置100A的供电电压PWR。
在操作S340中，主机200A提供供电电压PWR至存储装置100A。
在操作S350中，存储装置100A对供电电压PWR执行检测。在这里，可通过确定供电电压PWR是否在允许范围内来执行检测。
在操作S360中，确定检测是否已成功。当确定检测已成功时，执行操作S390。在操作S390中，卡检测成功。然而，当确定检测已失败时，执行操作S365。在操作S365中，存储装置100A传输失败信号至主机200A。
在操作S370中，主机200A确定检测电压Vdet已被检测的次数是否小于预设的阈值数N。只要所述次数保持小于预设的阈值数N，就执行操作S320。由此，通过反复检测检测电压Vdet，减小了检测误差的可能性，从而减小了可导致提供错误的供电电压至存储装置100A的错误数量。然而，当确定了所述次数大于预设的阈值数N时，执行操作S380并可视为卡检测已失败。
图13是示出根据实施方式的图1的存储装置100和/或图5的存储装置100A在另一示例(100B)中的框图。
参照图13，存储装置100B包括非易失性存储器110、连接器120a和存储控制器130a。
连接器120a包括检测端子121、供电端子122和感应电阻器Rs。然而，开关SW被添加并被连接在存储控制器130a，更具体地存储控制器130a的感应电阻器控制器132，和感应电阻器Rs之间。感应电阻器控制器132可用于根据在供电端子122处接收的供电电压的电压电平生成电阻控制信号RCS。就是说，开关SW可通过电阻控制信号RCS接通/断开。
根据一个实施方式，当在供电端子122处接收的供电电压的电平至少为默认电压电平(例如1.2V)时，感应电阻器控制器132可激活电阻控制信号RCS。因此，开关SW接通并且检测端子121连接至接地端子。可选地，如果当在供电端子122处接收的供电电压的电平小于默认电平时，感应电阻器控制器132可停用电阻控制信号RCS。因此，开关SW断开并且检测端子121连接至感应电阻器Rs。在此情况下，检测端子121的检测电压Vdet可根据感应电阻器Rs的电阻值增加，并且主机(例如图5的主机200A)可根据检测电压Vdet提供可变供电电压至供电端子122。
由此，根据图13中所示的实施方式，连接器120a还包括与感应电阻器Rs并联连接的开关SW，其中开关SW响应于期望的供电电压电平而接通/断开。因此，供电端子122可接收可变电压电平，并且存储装置100B的性能可进一步提升。
图14是示出根据实施方式的存储系统10B的框图。
参照图14，存储系统10B包括存储装置100D和主机200。存储系统10B是图1的存储系统10的修改版本，并且关于图1的上述细节可适用于存储系统10B。
存储装置100D包括非易失性存储器110和连接器120b，其中连接器120b包括检测端子121和供电端子122。如前，这些端子可连接至外部装置，比如主机200。然而，在图14的所示实施方式中，连接器120b还包括电连接至检测端子121的可变感应电阻器Rv。
当存储装置100D电连接至主机200时，可变检测电压Vdetv(即在检测端子121处表观的电压)根据可变感应电阻器Rv的电阻值变化。可变感应电阻器Rv的电阻值可在存储装置100D和主机200连接后或在存储装置100D的操作期间变化。
当存储装置100D和主机200电连接时，供电端子122接收响应于可变检测电压Vdetv而选择的可变供电电压PWRv。由此，可变供电电压PWRv可具有对应于检测电压Vdet的电压电平，进而由可变感应电阻器Rv的电阻值确定。根据一个实施方式，可变供电电压PWRv可为根据可变感应电阻器Rv的电阻值确定的多电平电压。
主机200可包括电源管理模块210，并且当主机200电连接至存储装置100D时，电源管理模块210可检测检测端子121的可变检测电压Vdetv，并提供根据可变检测电压Vdetv确定的可变供电电压PWRv至供电端子122。例如，电源管理模块210可实现为PMIC。
图15是示出根据一个实施方式的存储系统10C的框图。
参照图15，存储系统10C包括存储装置100E和主机200A。存储系统10C结合了之前关于图1、5和14所述的特征。
例如，主机200A可包括电源管理模块210、主机连接器220和存储控制器230。主机连接器220还可包括可连接至存储装置100E的第一连接端子221和第二连接端子222，该处第一连接端子221电连接至存储装置100E的检测端子121。因此，电源管理模块210可确定第一连接端子221的电压电平为可变检测电压Vdetv。第二连接端子222可电连接至存储装置100E的供电端子122。因此，电源管理模块210可通过第二连接端子222提供可变供电电压PWRv至存储装置100E的供电端子122。
存储控制器230可根据可变检测电压Vdetv选取可变供电电压PWRv。如根据图3所述，可变供电电压PWRv的电压电平可根据可变检测电压Vdetv的电压电平变化，并且存储控制器230可控制电源管理模块210提供根据可变检测电压Vdetv选取的可变供电电压PWRv。然而，实施方式不限于此，主机200A的处理器可根据可变检测电压Vdetv选取可变供电电压PWRv。在这里，处理器可控制电源管理模块210提供可变供电电压PWRv。
图15的存储装置100E包括非易失性存储器110、连接器120c和存储控制器130a。存储控制器130a可包括供电电压检测器331和感应电阻器控制器332。存储控制器130a可响应从主机200A接收读取/写入请求控制非易失性存储器110读取/写入数据。从供电端子122接收的可变供电电压PWRv可为在存储控制器130a中使用的供电电压。
供电电压检测器331可用于检测可变供电电压PWRv以确定从供电端子122接收的可变供电电压PWRv是否对应于目标电压。而且，供电电压检测器331可基于检测结果传输通过/失败信号至主机200A。然而，实施方式不限于此，存储控制器130a中的另一功能块，比如处理器，可从供电电压检测器331接收确定的结果，并基于结果传输通过信号或失败信号至主机200A。
根据实施方式，供电电压检测器331可确定可变供电电压PWRv是否在小于或等于目标电压的第一参考电压和大于或等于目标电压的第二参考电压之间的允许范围。例如，第一参考电压可设置为(目标电压–0.05V)，第二参考电压可设置为(目标电压+0.05V)。因此，可防止在存储装置100E中发生的和引起由主机200A待施加的错误供电电压的操作误差(例如检测误差)。
感应电阻器控制器332可根据通过供电端子122待接收的供电电压的电压电平生成电阻控制信号RCS。可变感应电阻器Rv的电阻值可根据电阻控制信号RCS变化。检测端子121的可变检测电压Vdetv可根据可变感应电阻器Rv的电阻值增加，并且主机200A可根据可变检测电压Vdetv提供可变供电电压PWRv至供电端子122。因此，供电端子122可接收可变电压电平，并且存储装置100E的性能可提升。
图16是根据一个实施方式的存储装置100F的框图。
参照图16，存储装置100F包括非易失性存储器110、连接器120d和存储控制器130b。存储装置100F是图15的100E的修改版本。
连接器120d包括检测端子121、供电端子122、多个感应电阻器(例如第一感应电阻器Rs1和第二感应电阻器Rs2)和多个开关(例如第一开关SW1和第二开关SW2)。第一开关SW1和第一感应电阻器Rs1在检测端子121和接地端子之间串联连接。第二开关SW2和第二感应电阻器Rs2也在检测端子121和接地端子之间串联连接。在检测端子121和接地端子之间串联连接的每个开关和每个电阻器的布置顺序可改变。
存储控制器130b包括根据通过供电端子122接收的供电电压的电压电平生成电阻控制信号RCS的感应电阻器控制器332a。第一开关SW1和第二开关SW2根据电阻控制信号接通/断开。因此，电连接至检测端子121的第一感应电阻器Rs1和第二感应电阻器Rs2的电阻值可根据电阻控制信号RCS变化，并因而检测端子121的检测电压也可变化。
在下文中，将根据图3的表格31描述图16中所示的感应电阻器控制器332a的操作。例如，第一感应电阻器Rs1的电阻值小于或等于0.1kΩ而第二感应电阻器Rs2的电阻值为10kΩ。在这里，当通过供电端子122待接收的供电电压的电压电平为1.2V时，感应电阻器控制器332a可生成电阻控制信号RCS以便响应电阻控制信号RCS使第一开关SW1接通并使第二开关SW2断开。同时，当通过供电端子122待接收的供电电压的电压电平为1.1V时，感应电阻器控制器332a可生成电阻控制信号RCS以便响应电阻控制信号RCS使第一开关SW1断开并使第二开关SW2接通。
由此，连接器320a包括第一感应电阻器Rs1和第二感应电阻器Rs2及第一开关SW1和第二开关SW2以根据通过供电端子122待接收的供电电压的电压电平控制第一开关SW1和第二开关SW2的ON/OFF(接通/断开)切换。因此，供电端子122可接收可变电压电平，并且存储装置100F的性能可提升。
图17是根据实施方式的实现为UFS存储器的另一存储装置100G的框图。
参照图17，UFS存储器100G包括非易失性存储器110a、连接器120e和存储区控制器130c。UFS存储器100G利用了关于图1、5、13、14、15和16的前述的某些特征。
非易失性存储器110a包括存储单元阵列(MCA)511，该处MCA 511可包括多个存储单元(例如闪存单元)。在下文中，假设存储单元为NAND闪存单元来描述一个或多个实施方式。然而，实施方式不限于此，在一些实施方式中，存储单元可为电阻式存储单元，比如ReRAM、PRAM或MRAM。根据实施方式，在MCA 511中包括的多个存储块中的一些可为单电平单元块，多个存储单元中其余的可为多电平单元块或三电平单元块。
MCA 511可包括二维(2D)存储单元阵列，并且2D存储单元阵列可包括沿行或列方向提供的多个单元。在一些实施方式中，MCA 511可包括3D存储单元阵列，并且3D存储单元阵列可包括多个NAND串，其中每个NAND串可包括分别连接至垂直堆叠在衬底上的字线的存储单元，下面将根据图18和19进行描述。
在某些实施方式中提供了三维(3D)存储器阵列。3D存储器阵列单片地形成于存储单元的阵列的一个或多个物理层级中，该存储单元具有置于硅衬底和与该存储单元的操作相关的电路之上的活动区域，不论该相关电路是在该衬底之上还是之内。术语“单片”意指阵列的每个层级的层直接放在阵列的每个在下面的层级的层上。
在本发明构思的实施方式中，3D存储器阵列包括垂直定向以便至少一个存储单元位于另一存储单元之上的垂直NAND串。至少一个存储单元包括电荷捕获层。
通过引用包含在本文中的下列专利文件描述了用于三维存储器阵列的适当配置，其中三维存储阵列被配置为多个层级，具有在层级间共享的字线和/或位线：第7,679,133号、8,553,466号、8,654,587号、8,559,235号美国专利和第2011/0233648号公开的美国专利申请。
图17的连接器120e包括卡检测引脚521、VCC引脚522、VCCQ引脚523、VCCQ2引脚524、数据输入引脚525和数据输出引脚526。例如，可如图4中所示提供连接器120e中包括的引脚。然而，连接器120e中包括的引脚不限于此。例如，连接器120e可包括多个数据打印引脚和多个数据输出引脚。连接器120e可为UIC。
而且，连接器120e还可包括电连接至卡检测引脚521的感应电阻器Rs。当UFS存储器100G电连接至主机时，卡检测引脚521的检测电压可具有根据感应电阻器Rs的电阻值确定的电压电平。根据实施方式，感应电阻器Rs的电阻值可根据UFS存储器100G的类型以不同方式确定，并且因此，检测电压的电压电平可根据UFS存储器100G的类型以不同方式确定。根据实施方式，感应电阻器Rs可实现为可变电阻器，并且电阻值可在UFS存储器100G的操作期间变化。因此，检测电压的电压电平可在UFS存储器100G的操作期间变化。
VCC引脚522可电连接至主机并从主机接收VCC电压。VCC电压可为在非易失性存储器110a中使用的供电电压(例如3.3V)。VCCQ引脚523可电连接至主机并从主机接收VCCQ电压。VCCQ电压可为在存储控制器130c中使用的供电电压(例如1.2V)。VCCQ2引脚524可电连接至主机并从主机接收VCCQ2电压。VCCQ2电压可为在存储控制器130c中使用的供电电压(例如1.8V)。
根据当前实施方式，VCCQ引脚523可从主机接收多电平供电电压。多电平供电电压可基于卡检测引脚521的电压电平操作，其根据感应电阻器Rs的电阻值确定。因此，当操作UFS存储器100G所需的供电电压的电压电平改变时，感应电阻器Rs的电阻值可改变，并且因此，VCCQ引脚523可接收可变供电电压。然而，实施方式不限于此，根据一些实施方式，VCC引脚522和VCCQ2引脚524也可接收多电平供电电压。
存储控制器130c可响应来自主机的读取/写入请求控制非易失性存储器110a读取/写入数据。例如，存储控制器130c可通过提供地址ADDR、命令CMD和控制信号CTRL至非易失性存储器110a来控制关于非易失性存储器110a的编程(或写入)、读取和擦除操作。而且，用于编程操作的数据DATA和读取的数据DATA可在存储控制器130c和非易失性存储器110a之间交换。
根据图17的所示实施方式，存储控制器130c可包括供电电压检测器331，该处供电电压检测器331可检测供电电压以确定从VCCQ引脚523接收的供电电压是否对应于目标电压。而且，供电电压检测器331可基于确定结果的基础来传输通过/失败信号至主机。然而，实施方式不限于此，存储控制器130c中的另一功能块，例如处理器，可接收供电电压检测器331的确定结果，并传输通过/失败信号至主机。
图18是在图17的MCA 511中包括的存储块BLK1的电路图。
参照图18，MCA 511可为垂直NAND闪存的存储单元阵列，并可包括多个存储块。存储块BLK1可包括多个NAND串NS11至NS33、多个字线WL1至WL8、多个位线即第一位线BL1至第三位线BL3、多个地选线GSL1至GSL3、多个串选线即第一串选线SSL1至第三串选线SSL3和共源线CSL。在这里，NAND串、字线、位线、地选线和串选线的数量可根据实施方式变化。
在第一位线BL1和共源线CSL之间提供了NAND串NS11、NS21和NS31，在第二位线BL2和共源线CSL之间提供了NAND串NS12、NS22和NS32，在第三位线BL3和共源线CSL之间提供了NAND串NS13、NS23和NS33。NAND串NS11至NS33的每一个，例如NAND串NS11可包括串选晶体管SST、多个存储单元MC1至MC8和地选晶体管GST，这些都串联连接。在下文中，为了便于描述，NAND串将称为串。
一般连接至一个位线的串形成一列。例如，一般连接至第一位线BL1的串NS11、NS21和NS31对应于第一列，一般连接至第二位线BL2的串NS12、NS22和NS32对应于第二列，一般连接至第三位线BL3的串NS13、NS23和NS33对应于第三列。
连接至一个串选线的串形成一行。例如，连接至第一串选线SSL1的串NS11、NS12和NS13对应于第一行，连接至第二串选线SSL2的串NS21、NS22和NS23对应于第二行，连接至第三串选线SSL3的串NS31、NS32和NS33对应于第三行。
串选晶体管SST连接至对应的第一串选线SSL1至第三串选线SSL3。存储单元MC1至MC8分别连接至字线WL1至WL8。地选晶体管GST连接至对应的第一地选线GSL1至第三地选线GSL3。串选晶体管SST连接至对应的第一位线BL1至第三位线BL3，地选晶体管GST连接至共源线CSL。
在当前实施方式中，在相同高度的字线一般彼此连接，第一串选线SSL1至第三串选线SSL3彼此分离，地选线GSL1至GSL3彼此分离。例如，当连接至字线WL1并属于串NS11、NS21和NS31的存储单元编程时，选取字线WL1和第一串选线SSL1。然而，实施方式不限于此，地选线GSL1至GSL3一般可彼此连接。
图19是图18的存储块BLK1的立体图。
参照图19，MCA 511中包括的每个存储块在关于衬底SUB的垂直方向上形成。在图19中，单元块BLK1包括两个选线GSL和SSL、八个字线WL1至WL8和三个位线BL1至BL3，但线的数量不限于此。
衬底SUB具有第一传导类型，例如p型，并提供了在衬底SUB之上沿第一方向(例如Y方向)延伸并掺杂第二传导类型(例如n型)杂质的共源线CSL。在两个相邻的共源线CSL之间的衬底SUB的区域之上沿第三方向(例如Z方向)顺序提供了沿第一方向延伸的多个绝缘层IL，其中多个绝缘层IL以沿第三方向的一定距离彼此隔开。多个绝缘层IL可包括绝缘材料，比如硅氧化物。
在两个相邻的共源线CSL之间的衬底SUB的区域之上提供了沿第一方向顺序布置并沿第三方向穿透多个绝缘层IL的多个柱P。例如，多个柱P可穿过多个绝缘层IL接触衬底SUB。例如，柱P的表层可包括第一类硅材料并可起沟道区域的作用。同时，柱P的内层I可包括绝缘材料，比如硅氧化物，或气隙。
沿在两个相邻共源线CSL之间的区域中的绝缘层IL、柱P和衬底SUB的暴露面提供了电荷存储层CS。电荷存储层CS可包括栅极绝缘层(也称为隧道绝缘层)、电荷捕获层和屏蔽绝缘层。例如，电荷存储层CS可具有氧化物-氮化物-氧化物(ONO)结构。而且，在两个相邻共源线CSL之间的区域中的电荷存储层CS的暴露面之上提供了像选线GSL和SSL及字线WL1至WL8的栅极GE。
在每个柱P上提供了漏极DR或漏极接头。例如，漏极DR或漏极接头可包括具有第二传导类型的掺有杂质的硅材料。在漏极DR上提供了沿第二方向(例如X方向)延伸并沿第一方向以一定距离彼此隔开的位线BL1至BL3。
图20是根据实施方式的存储卡系统1000的框图。
参照图20，存储卡系统1000可包括主机1100和存储卡1200。主机1100可包括主机控制器1110和主机连接器1120。存储卡1200可包括卡连接器1210、卡控制器1220和存储器1230。在这里，存储卡1200可通过使用图1至19中所示的实施方式实现。
存储卡1200可被配置为通过多种接口协议的至少一者与主机1100通信，比如USB、MMC、PCI-E、ATA、SATA、PATA、SCSI、ESDI和集成驱动电子器件(IDE)。存储卡1200可实现为紧凑式闪存卡(CFC)、微型硬盘、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、记忆棒或USB闪存驱动器。
根据当前实施方式，卡连接器1210可包括卡检测端子和供电端子，感应电阻器与其连接。当卡连接器1210电连接至主机连接器1120时，卡连接器1210可向主机连接器1120传输检测电压Vdet，它是根据感应电阻器的检测端子的电压至。主机控制器1110可基于检测电压Vdet确定待提供至存储卡1200的供电电压VCCQ的电压电平，并且供电电压VCCQ可从主机连接器1120传输至卡连接器1210。
根据本实施方式的存储装置能够实施为SSD系统。此外，根据一个或多个实施方式的存储卡、非易失性存储装置和卡控制器可通过使用多种类型的封装来安装，比如堆叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中的裸芯、晶圆形式的裸芯、片上系统(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量方形扁平封装(MQFP)、薄型方形扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制备封装(WFP)和晶圆级加工堆叠封装(WSP)。
虽然已根据其实施方式具体示出并描述了本发明构思，但可以理解，在本文中可进行形式上和细节上的多种改变而不背离所附权利要求的范围。

Claims (25)

1.一种存储装置，包括：
非易失性存储器；以及
连接器，被配置为将所述存储装置连接至主机，所述连接器包括：
提供检测电压至所述主机的检测端子；
电连接至所述检测端子并具有确定所述检测电压的电平的电阻值的感应电阻器；以及
从所述主机接收供电电压的供电端子，其中所述供电电压是响应于所述检测电压由所述主机选取的。
2.根据权利要求1所述的存储装置，其中所述供电电压为多电平电压。
3.根据权利要求1所述的存储装置，其中所述感应电阻器为可变电阻器。
4.根据权利要求3所述的存储装置，其中所述可变电阻器的电阻值在所述存储装置的操作期间变化。
5.根据权利要求1所述的存储装置，还包括：被配置为控制所述非易失性存储器的操作并包括供电电压检测器的存储控制器，其中所述供电电压检测器被配置为检测从所述主机接收的供电电压，确定所述供电电压是否对应于目标电压，并且如果所述供电电压对应于所述目标电压则提供通过信号至所述主机，否则提供失败信号至所述主机。
6.根据权利要求5所述的存储装置，其中所述供电电压检测器通过确定所述供电电压是否落入围绕所述目标电压定义的允许范围来确定所述供电电压是否对应于所述目标电压。
7.根据权利要求6所述的存储装置，其中所述供电电压检测器包括：
确定所述供电电压是否大于或等于第一参考电压的第一供电电压检测器；以及
确定所述供电电压是否小于或等于第二参考电压的第二供电电压检测器，
其中所述第一参考电压被设置为小于或等于所述目标电压，所述第二参考电压被设置为大于或等于所述目标电压。
8.根据权利要求1所述的存储装置，其中所述连接器还包括与所述感应电阻器并联连接的开关，以及
所述存储装置还包括被配置为控制所述非易失性存储器的操作并包括感应电阻器控制器的存储控制器，其中所述感应电阻器控制器被配置为响应于所述供电电压生成电阻控制信号，并且所述电阻控制信号控制所述开关的切换。
9.根据权利要求8所述的存储装置，其中所述电阻控制信号在所述供电电压至少为默认电压电平时切换所述开关为接通(ON)，并在所述供电电压至少不为所述默认电压电平时切换所述开关为断开(OFF)。
10.根据权利要求1所述的存储装置，其中所述感应电阻器为可变电阻器，以及
所述存储装置还包括被配置为控制所述非易失性存储器的操作并包括感应电阻器控制器的存储控制器，其中所述感应电阻器控制器被配置为生成调整所述感应电阻器的电阻值的电阻控制信号。
11.根据权利要求10所述的存储装置，其中所述存储控制器还包括：
供电电压检测器，其中所述供电电压检测器被配置为检测从所述主机接收的所述供电电压，确定所述供电电压是否对应于目标电压，并且如果所述供电电压对应于所述目标电压则提供通过信号至所述主机，否则提供失败信号至所述主机。
12.根据权利要求11所述的存储装置，其中所述供电电压检测器通过确定所述供电电压是否落入围绕所述目标电压定义的允许范围来确定所述供电电压是否对应于所述目标电压。
13.根据权利要求1所述的存储装置，其中所述连接器还包括：
在所述检测端子和接地端子之间串联连接的第一开关和第一电阻器；
在所述检测端子和接地端子之间串联连接的第二开关和第二电阻器；以及
所述存储装置还包括被配置为控制所述非易失性存储器的操作并包括感应电阻器控制器的存储控制器，其中所述感应电阻器控制器被配置为生成控制所述第一开关和所述第二开关的切换的电阻控制信号。
14.根据权利要求1所述的存储装置，其中所述存储装置为通用闪存(UFS)装置，所述检测端子为卡检测引脚，所述供电端子为VCCQ引脚，而且所述供电电压具有小于或等于1.2V的电平。
15.一种与存储装置通信的主机，所述主机包括被配置为提供供电电压至所述存储装置的电源管理模块，其中所述电源管理模块包括：
电压检测器，被配置为检测由所述存储装置的检测端子提供的检测电压的电平；以及
供电电压提供器，被配置为提供所述供电电压至所述存储装置的供电端子，其中所述供电电压的电平是响应于所述检测电压的电平而确定的。
16.根据权利要求15所述的主机，其中所述供电电压为多电平供电电压。
17.根据权利要求15所述的主机，其中所述电源管理模块还被配置为根据所述检测电压的电平实时改变所述供电电压的电平。
18.根据权利要求15所述的主机，还包括存储控制器，所述存储控制器被配置为响应于由所述存储装置响应所述供电电压提供的通过/失败信号，来控制所述电源管理模块的操作。
19.根据权利要求18所述的主机，其中所述存储控制器和所述电源管理模块实施为片上系统(SoC)。
20.一种存储系统，包括：
存储装置，包括提供检测电压的检测端子、接收供电电压的供电端子以及电连接至所述检测端子并具有电阻值的感应电阻器；以及
主机，所述主机连接至所述存储装置并被配置为提供具有响应于所述检测电压而选择的电平的供电电压，
其中所述检测电压的电平是通过所述感应电阻器的电阻值来控制的。
21.一种操作存储装置的方法，包括：
接收由连接的主机提供的供电电压，其中所述供电电压的电平是响应于在所述存储装置的检测端子处提供的检测电压来选取的，所述检测电压的电平是通过连接至所述检测端子的感应电阻器的电阻值来确定的；
确定所述供电电压是否落入允许电压范围；以及
当所述供电电压落入所述允许范围时提供通过信号至所述主机，或当所述供电电压不落入所述允许范围时提供失败信号至所述主机。
22.根据权利要求21所述的方法，其中确定所述供电电压是否落入所述允许范围包括：
比较所述供电电压和小于或等于目标电压的第一参考电压；以及
比较所述供电电压和大于或等于所述目标电压的第二参考电压，
其中所述第一参考电压和所述第二参考电压定义所述允许范围。
23.一种操作包括连接至存储装置的主机的存储系统的方法，所述方法包括：
在所述主机中检测在所述存储装置的检测端子处提供的检测电压，其中所述检测电压的电平由连接至所述检测端子的感应电阻器的电阻值确定；以及
确定由所述主机提供至所述存储装置的供电端子的供电电压的电平，其中所述供电电压的电平是由所述检测电压的电平确定的。
24.根据权利要求23所述的方法，还包括：
在所述存储装置中确定所述供电电压是否落入允许电压范围；以及
当所述供电电压落入所述允许电压范围时从所述存储装置提供通过信号至所述主机，否则当所述供电电压不落入所述允许电压范围时从所述存储装置提供失败信号至所述主机。
25.根据权利要求24所述的方法，还包括：
在接收所述失败信号时，在所述主机中确定所述检测电压的电平小于默认电平的次数；以及
只要所述次数保持在阈值数以下，再次确定所述供电电压是否落入允许电压范围。
CN201710019713.6A 2016-01-15 2017-01-11 存储系统、主机、存储装置及其操作方法 Active CN106980467B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160005317A KR102528558B1 (ko) 2016-01-15 2016-01-15 스토리지 장치, 호스트, 스토리지 시스템, 스토리지 장치의 전원 전압 수신 방법, 및 스토리지 시스템의 전원 전압 제공 방법
KR10-2016-0005317 2016-01-15

Publications (2)

Publication Number Publication Date
CN106980467A true CN106980467A (zh) 2017-07-25
CN106980467B CN106980467B (zh) 2020-04-28

Family

ID=59315130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710019713.6A Active CN106980467B (zh) 2016-01-15 2017-01-11 存储系统、主机、存储装置及其操作方法

Country Status (3)

Country Link
US (1) US9830993B2 (zh)
KR (1) KR102528558B1 (zh)
CN (1) CN106980467B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039188A (zh) * 2017-12-07 2018-05-15 中国科学院微电子研究所 一种非易失三维存储器的控制电路
TWI646433B (zh) * 2017-09-12 2019-01-01 宏碁股份有限公司 頭戴式顯示系統
CN109993012A (zh) * 2018-01-03 2019-07-09 三星电子株式会社 存储卡和电子系统
CN111158451A (zh) * 2019-12-31 2020-05-15 瓴盛科技有限公司 电子设备及供电方法
CN112582011A (zh) * 2019-09-30 2021-03-30 爱思开海力士有限公司 存储器设备及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10719110B2 (en) * 2017-08-09 2020-07-21 Apple Inc. In-system power usage measurement
US10840624B2 (en) * 2018-02-07 2020-11-17 Samsung Electronics Co., Ltd. NGSFF and M.2 differentiation and mutual protection circuit
JP2019149045A (ja) * 2018-02-27 2019-09-05 東芝メモリ株式会社 情報処理装置およびストレージデバイス
US11163348B2 (en) * 2018-05-03 2021-11-02 Samsung Electronics Co., Ltd. Connectors that connect a storage device and power supply control device, and related power supply control devices and host interface devices
KR102396743B1 (ko) * 2018-07-16 2022-05-12 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR102211122B1 (ko) 2018-12-20 2021-02-02 삼성전자주식회사 스토리지 장치 및 스토리지 시스템
US11043488B2 (en) 2019-01-24 2021-06-22 Western Digital Technologies, Inc. High voltage protection for high-speed data interface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490117A (en) * 1993-03-23 1996-02-06 Seiko Epson Corporation IC card with dual level power supply interface and method for operating the IC card
US5860134A (en) * 1996-03-28 1999-01-12 International Business Machines Corporation Memory system with memory presence and type detection using multiplexed memory line function
CN101140501A (zh) * 2006-09-07 2008-03-12 国际商业机器公司 数据存储系统、raid存储系统及其管理方法
CN103426467A (zh) * 2012-05-14 2013-12-04 三星电子株式会社 存储装置、存储系统及其操作方法
CN104112467A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 存储装置及包括其的存储系统和存储装置的操作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4964011A (en) 1989-05-22 1990-10-16 Databook, Inc. Voltage transient protection circuit
US5537584A (en) 1989-06-13 1996-07-16 Hitachi Maxell, Ltd. Power instability control of a memory card and a data processing device therefor
US5636347A (en) 1994-09-27 1997-06-03 Intel Corporation Computer card insertion detection circuit
JPH08180680A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 半導体装置
US5715207A (en) * 1996-03-28 1998-02-03 International Business Machines Corporation Memory presence and type detection using multiplexed memory line function
JP4675547B2 (ja) 2000-07-07 2011-04-27 アルカテル−ルーセント セキュリティモジュール
US7107480B1 (en) 2000-12-22 2006-09-12 Simpletech, Inc. System and method for preventing data corruption in solid-state memory devices after a power failure
TW561414B (en) 2001-12-24 2003-11-11 Winbond Electronics Corp Universal memory card reader
US6988222B2 (en) 2002-12-03 2006-01-17 Uniloy Milacron U.S.A. Inc. Power failure detection and response
TW200506733A (en) 2003-08-15 2005-02-16 Via Tech Inc Apparatus and method for the co-simulation of CPU and DUT modules
KR100680951B1 (ko) * 2004-11-05 2007-02-08 주식회사 하이닉스반도체 메모리 장치용 고전압 발생장치
US8172274B2 (en) 2008-07-30 2012-05-08 Parker-Hannifin Corporation Sealing joint for connecting adjoining duct pieces in an engine exhaust system
US7899967B2 (en) 2008-11-24 2011-03-01 Mediatek Inc. Systems for accessing memory card and methods for accessing memory card by a control unit
US8009502B2 (en) 2009-06-24 2011-08-30 Seagate Technology Llc Systems, methods and devices for power control in mass storage devices
US8504860B2 (en) 2009-06-26 2013-08-06 Seagate Technology Llc Systems, methods and devices for configurable power control with storage devices
JP2011113591A (ja) * 2009-11-25 2011-06-09 Nec Saitama Ltd Ｎａｎｄフラッシュメモリおよびｎａｎｄフラッシュメモリへのデータ書込方法
US8472274B2 (en) 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
KR102293082B1 (ko) 2014-07-29 2021-08-26 삼성전자주식회사 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490117A (en) * 1993-03-23 1996-02-06 Seiko Epson Corporation IC card with dual level power supply interface and method for operating the IC card
US5860134A (en) * 1996-03-28 1999-01-12 International Business Machines Corporation Memory system with memory presence and type detection using multiplexed memory line function
CN101140501A (zh) * 2006-09-07 2008-03-12 国际商业机器公司 数据存储系统、raid存储系统及其管理方法
CN103426467A (zh) * 2012-05-14 2013-12-04 三星电子株式会社 存储装置、存储系统及其操作方法
CN104112467A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 存储装置及包括其的存储系统和存储装置的操作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646433B (zh) * 2017-09-12 2019-01-01 宏碁股份有限公司 頭戴式顯示系統
US10727676B2 (en) 2017-09-12 2020-07-28 Acer Incorporated Head-mounted display system
CN108039188A (zh) * 2017-12-07 2018-05-15 中国科学院微电子研究所 一种非易失三维存储器的控制电路
CN109993012A (zh) * 2018-01-03 2019-07-09 三星电子株式会社 存储卡和电子系统
CN112582011A (zh) * 2019-09-30 2021-03-30 爱思开海力士有限公司 存储器设备及其操作方法
CN111158451A (zh) * 2019-12-31 2020-05-15 瓴盛科技有限公司 电子设备及供电方法

Also Published As

Publication number Publication date
US20170206974A1 (en) 2017-07-20
US9830993B2 (en) 2017-11-28
KR20170085773A (ko) 2017-07-25
CN106980467B (zh) 2020-04-28
KR102528558B1 (ko) 2023-05-04

Similar Documents

Publication Publication Date Title
CN106980467A (zh) 存储系统、主机、存储装置及其操作方法
TWI654615B (zh) 記憶體系統之操作方法
KR101856130B1 (ko) 비휘발성 메모리 장치, 그리고 그것을 포함하는 메모리 시스템
CN102157199B (zh) 非易失性数据存储设备及其编程方法和存储系统
CN104008778B (zh) 非易失性存储器及非易失性存储器的操作方法
CN102682847A (zh) 非易失性存储装置及其操作方法
CN102467965A (zh) 非易失性存储装置、擦除方法及包括该装置的存储系统
CN104835525B (zh) 半导体存储器件和包括半导体存储器件的存储系统
CN107240411A (zh) 存储系统及其操作方法
US10056148B2 (en) Nonvolatile memory device including multi-plane structure
US11222697B2 (en) Three-dimensional nonvolatile memory and method of performing read operation in the nonvolatile memory
CN102881329A (zh) 非易失性存储器件的擦除系统和方法
CN107851455A (zh) 3d nand存储器中每个串的多个块
CN106531215A (zh) 半导体存储器件及其操作方法
CN106653085A (zh) 储存器件、具有储存器件的存储系统及其操作方法
CN109754827A (zh) 半导体存储器装置及其操作方法
US8995188B2 (en) Sharing support circuitry in a memory
KR20030034016A (ko) 반도체 장치 및 그 동작 방법
KR20140075949A (ko) 불휘발성 메모리 장치 및 메모리 시스템
CN105321562A (zh) 半导体存储器件、包括其的存储系统及其操作方法
CN106558331A (zh) 包括三维阵列结构的半导体存储器件和包括其的存储系统
CN106653078A (zh) 外围电路、半导体存储器件及其操作方法
CN106257591A (zh) 存储系统及其操作方法
CN113539337A (zh) 半导体存储器设备和操作半导体存储器设备的方法
CN109216370A (zh) 执行uv辅助擦除操作的存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant