CN106257591A - 存储系统及其操作方法 - Google Patents

存储系统及其操作方法 Download PDF

Info

Publication number
CN106257591A
CN106257591A CN201610086649.9A CN201610086649A CN106257591A CN 106257591 A CN106257591 A CN 106257591A CN 201610086649 A CN201610086649 A CN 201610086649A CN 106257591 A CN106257591 A CN 106257591A
Authority
CN
China
Prior art keywords
buffer
order data
command operation
order
pack section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610086649.9A
Other languages
English (en)
Inventor
朴象鵔
朱度荣
丁钟培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chartered Legal Person
SK Hynix Inc
Original Assignee
Chartered Legal Person
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Legal Person, Hynix Semiconductor Inc filed Critical Chartered Legal Person
Publication of CN106257591A publication Critical patent/CN106257591A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

一种存储系统可以包括：存储器件，存储器件包括多个平面，每个平面包括多个存储块；以及控制器，控制器适用于根据第一命令和第二命令的优先级信息和大小信息来分别将与第一命令和第二命令相对应的第一命令数据和第二命令数据储存在缓冲器的第一子缓冲器和第二子缓冲器中或者储存在所述多个平面中包括的页缓冲器之中的一个或更多个额外页缓冲器中，以及分别响应于第一命令和第二命令来执行第一命令操作和第二命令操作。

Description

存储系统及其操作方法
相关申请的交叉引用
本申请要求2015年6月17日提交的申请号为10-2015-0085778的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种存储系统，更具体地，涉及一种存储系统及其操作方法。
背景技术
计算机环境范式已经变为能够随时随地使用的普适计算系统。照此，便携式电子设备(诸如，移动电话、数字照相机和笔记本电脑)的使用已经快速增加。这些便携式电子设备通常使用具有存储器件的存储系统(即，数据储存设备)。数据储存设备用作便携式电子设备的主存储设备或辅助存储设备。
由于使用存储器件的数据储存设备不具有移动部件，因此它们提供优异的稳定性、耐久性、高信息访问速度和低功耗。具有这些优点的数据储存设备的示例包括通用串行总线(USB)存储设备、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
各种实施例针对一种存储系统及其操作方法，该存储系统能够对存储器件快速且稳定地处理数据，同时使存储器件的使用效率最大化。
在实施例中，存储系统可以包括：存储器件，具有多个平面，每个平面包括多个存储块；以及控制器，适用于根据第一命令和第二命令的优先级信息和大小信息来分别将与第一命令和第二命令相对应的第一命令数据和第二命令数据储存在缓冲器的第一子缓冲器和第二子缓冲器中或者储存在所述多个平面中包括的页缓冲器之中的一个或更多个额外页缓冲器中，以及分别响应于第一命令和第二命令来执行第一命令操作和第二命令操作。
控制器可以根据第一命令和第二命令的大小信息来分别将第一组片段和第二组片段分配至第一子缓冲器和第二子缓冲器。
控制器可以首先执行比第二命令操作的优先级高的第一命令操作。当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，控制器可以将第二命令数据储存在额外页缓冲器中。
控制器可以将指示第二命令数据被储存在额外页缓冲器中的片段分配列表储存在缓冲器中。
当第一命令操作完成时，控制器可以调节第一组片段的大小和第二组片段的大小，以便第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
控制器可以将第二命令数据从额外页缓冲器移动至分配了已调节的第二组片段的第二子缓冲器，以及执行第二命令操作。
控制器可以首先执行比第二命令操作的优先级低的第一命令操作。当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，控制器可以将第一命令数据储存在额外页缓冲器中。
当控制器完成将第一命令数据储存在额外页缓冲器中时，控制器可以调节第一组片段的大小和第二组片段的大小以便第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
当第二命令操作完成时，控制器可以调节第一组片段的大小和第二组片段的大小以便第一组片段足以完全储存第一命令数据，然后将已调节的第一组片段分配至第一子缓冲器。
控制器可以将第一命令数据从额外页缓冲器移动至分配了已调节的第一组片段的第一子缓冲器，以及恢复第一命令操作。
在实施例中，一种存储系统的操作方法，所述存储系统包括多个平面，每个平面包括多个存储块，所述方法可以包括：根据第一命令和第二命令的优先级信息和大小信息来分别将与第一命令和第二命令相对应的第一命令数据和第二命令数据储存在缓冲器的第一子缓冲器和第二子缓冲器中或者储存在所述多个平面中包括的页缓冲器之中的一个或更多个额外页缓冲器中，以及分别响应于第一命令和第二命令来执行第一命令操作和第二命令操作。
储存第一命令数据和第二命令数据可以包括根据第一命令和第二命令的大小信息来分别将第一组片段和第二组片段分配至第一子缓冲器和第二子缓冲器。
执行第一命令操作和第二命令操作可以包括：首先执行比第二命令操作的优先级高的第一命令操作。当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，储存第一命令数据和第二命令数据可以包括将第二命令数据储存在额外页缓冲器中。
储存第一命令数据和第二命令数据可以包括将指示第二命令数据被储存在额外页缓冲器中的片段分配列表储存在缓冲器中。
当第一命令操作完成时，储存第一命令数据和第二命令数据可以包括调节第一组片段的大小和第二组片段的大小以便第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
储存第一命令数据和第二命令数据可以包括将第二命令数据从额外页缓冲器移动至分配了已调节的第二组片段的第二子缓冲器，以及执行第一命令操作和第二命令操作可以包括执行第二命令操作。
执行第一命令操作和第二命令操作可以包括首先执行比第二命令操作的优先级低的第一命令操作。当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，储存第一命令数据和第二命令数据可以包括将第一命令数据储存在额外页缓冲器中。
当储存第一命令数据和第二命令数据完成将第一命令数据储存在额外页缓冲器中时，储存第一命令数据和第二命令数据可以包括调节第一组片段的大小和第二组片段的大小以便第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
当第二命令操作完成时，储存第一命令数据和第二命令数据可以包括调节第一组片段的大小和第二组片段的大小以便第一组片段足以完全储存第一命令数据，然后将已调节的第一组片段分配至第一子缓冲器。
储存第一命令数据和第二命令数据可以包括将第一命令数据从额外页缓冲器移动至分配了已调节的第一组片段的第一子缓冲器，以及执行第一命令操作和第二命令操作可以包括恢复第一命令操作。
附图说明
图1是图示根据实施例的包括存储系统的数据处理系统的示图。
图2是图示存储系统中的存储器件的示图。
图3是图示根据实施例的存储器件中的存储块的电路图。
图4、图5、图6、图7、图8、图9、图10和图11是示意性图示存储器件的示图。
图12是图示根据实施例的存储系统中的存储器件的数据处理操作的示意图。
图13是图示根据实施例的存储系统的数据处理操作的流程图。
具体实施方式
以下将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施而不应当被解释为局限于本文所阐述的实施例。更确切地说，这些实施例被提供使得本公开将是彻底和完整的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中指代相同的部分。
图1是图示根据实施例的包括存储系统的数据处理系统的框图。
参照图1，数据处理系统100可以包括主机102和存储系统110。
主机102可以包括例如，诸如移动电话、MP3播放器和膝上型计算机的便携式电子设备或诸如台式计算机、游戏机、TV和投影仪的电子设备。
存储系统110可以响应于来自主机102的请求而操作，以及具体地，储存要被主机102访问的数据。换句话说，存储系统110可以用作主机102的主存储系统或辅助存储系统。存储系统110可以根据要与主机102电耦接的主机接口的协议而用各种类型的储存设备中的任意一种来实施。存储系统110可以用诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸MMC(RS-MMC)和微型MMC、安全数字(SD)卡、迷你SD和微型SD、通用串行总线(USB)储存设备、通用快闪储存(UFS)设备、紧凑型快闪(CF)卡、智能媒体(SM)卡和记忆棒等的各种类型的储存设备来实施。
用于存储系统110的储存设备可以用易失性存储器件(诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))或非易失性存储器件(诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和电阻式RAM(RRAM))来实施。
存储系统110可以包括储存要被主机102访问的数据的存储器件150以及可以控制将数据储存在存储器件150中的控制器130。
控制器130和存储器件150可以被集成至一个半导体器件中。例如，控制器130和存储器件150可以被集成至一个半导体器件中并且配置固态驱动器(SSD)。当存储系统110用作SSD时，可以显著地提高与存储系统110电耦接的主机102的操作速度。
控制器130和存储器件150可以被集成至一个半导体器件中并且配置存储卡。控制器130和存储卡150可以被集成至一个半导体器件中，并且配置诸如个人计算机存储卡国际协会(PCMCIA)卡、紧凑型快闪(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型MMC、安全数字(SD)卡、迷你SD、微型SD和SDHC以及通用快闪储存(UFS)设备的存储卡。
此外，存储系统110可以配置计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航仪、黑匣子、数字照相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字录像机、数字视频播放器、配置数据中心的储存器、能够在无线环境下收发信息的设备、配置家庭网络的各种电子设备中的一种、配置计算机网络的各种电子设备中的一种、配置远程信息处理网络的各种电子设备中的一种、RFID设备和/或配置计算系统的各种组成元件中的一种。
存储系统110的存储器件150可以在电源中断时保持储存的数据，具体地，在写入操作期间储存从主机102提供的数据，以及在读取操作期间将储存的数据提供给主机102。存储器件150可以包括多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页。每个页可以包括多个存储单元，多个字线(WL)电耦接至所述多个存储单元。存储器件150可以是非易失性存储器件，例如，快闪存储器。快闪存储器可以具有三维(3D)层叠结构。之后将参照图2至图11来详细描述存储器件150的结构和存储器件150的三维(3D)层叠结构。
存储系统110的控制器130可以响应于来自主机102的请求来控制存储器件150。控制器130可以将从存储器件150读取的数据提供给主机102，以及将从主机102提供的数据储存在存储器件150中。照此，控制器130可以控制存储器件150的总体操作(诸如读取操作、写入操作、编程操作和擦除操作)。
详细地，控制器130可以包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元140、NAND闪存控制器142和存储器144。
主机接口单元132可以处理从主机102提供的命令和数据，以及可以通过诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连快速(PCI-E)、串行附件SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小盘接口(ESDI)和集成驱动电路(IDE)的各种接口协议中的至少一种来与主机102通信。
ECC单元138可以在读取操作期间检测和校正从存储器件150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元138可以不校正错误位，并且ECC单元138可以输出表示校正错误位失败的错误校正失败信号。
ECC单元138可以基于诸如低密度奇偶校验(LDPC)码、博斯-乔赫里-霍克文黑姆(BCH，Bose-Chaudhuri-Hocquenghem)码、涡轮码(turbo code)、里德-所罗门(RS，Reed-Solomon)码、卷积码、递归系统码(RSC)、格形编码调制(TCM)和块编码调制(BCM)等的编码调制来执行错误校正操作。ECC单元138可以包括用于错误校正操作的所有电路、系统或设备。
PMU 140可以提供和管理用于控制器130的电源(例如，用于包括在控制器130中的组成元件的电源)。
NFC 142可以用作控制器130与存储器件150之间的存储器接口，以允许控制器130响应于来自主机102的请求来控制存储器件150。当存储器件150是快闪存储器时，具体地，当存储器件150是NAND快闪存储器时，NFC 142可以产生用于存储器件150的控制信号以及在处理器134的控制下处理数据。
存储器144可以用作存储系统110和控制器130的工作存储器，以及储存用于驱动存储系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器件150。例如，控制器130可以将从存储器件150读取的数据提供给主机102，以及将从主机102提供的数据储存在存储器件150中。当控制器130控制存储器件150的操作时，存储器144可以储存由控制器130和存储器件150使用的数据以用于诸如读取操作、写入操作、编程操作和擦除操作的操作。
存储器144可以利用易失性存储器来实施。存储器144可以利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储器144可以储存由主机102和存储器件150使用的数据以用于读取操作和写入操作。为了储存该数据，存储器144可以包括程序存储器、数据存储器、写入缓冲器、读取缓冲器和映射缓冲器等。
处理器134可以控制存储系统110的常规操作，以及响应于来自主机102的写入请求或读取请求来控制针对存储器件150的写入操作或读取操作。处理器134可以驱动被称为闪存转换层(FTL)的固件来控制存储系统110的常规操作。处理器134可以利用微处理器或中央处理单元(CPU)来实施。
管理单元(未示出)可以被包括在处理器134中，以及可以执行存储器件150的坏块管理。管理单元可以找到包括在存储器件150中的坏存储块(其不满足进一步使用的条件)并且对该坏存储块执行坏块管理。当存储器件150是快闪存储器(例如，NAND快闪存储器)时，在写入操作期间(例如，在编程操作期间)，可能因NAND逻辑功能的特性而发生编程失败。在坏块管理期间，编程失败的存储块或坏存储块的数据可以被编程至新存储块中。此外，坏块严重地降低了具有3D层叠结构的存储器件150的利用效率以及存储系统100的可靠性，从而需要可靠的坏块管理。
图2是图示图1中所示的存储器件150的示意图。
参照图2，存储器件150可以包括多个存储块(例如，第零存储块210至第(N-1)存储块240)。多个存储块210至240中的每个可以包括多个页(例如，2M个页(2MPAGES))，本发明将不局限于该2M个页。多个页中的每个可以包括多个存储单元，多个字线电耦接至该多个存储单元。
存储器件150也可以包括根据在每个存储单元中可以储存或表示的位的数量而作为单电平单元(SLC)存储块和多电平单元(MLC)存储块的多个存储块。SLC存储块可以包括用每个存储单元能够储存1位数据的存储单元来实施的多个页。MLC存储块可以包括利用每个存储单元能够储存多位数据(例如，两位或更多位数据)的存储单元来实施的多个页。包括用每个存储单元能够储存3位数据的存储单元来实施的多个页的MLC存储块可以被定义为三电平单元(TLC)存储块。
每个存储块210至240在写入操作期间储存从主机设备102提供的数据，以及在读取操作期间将储存的数据提供给主机102。
图3是图示图1中所示的多个存储块152至156中的一个存储块的电路图。
参照图3，存储器件150的存储块152可以包括分别电耦接至位线BL0至BLm-1的多个单元串340。每列的单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储单元或多个存储单元晶体管MC0至MCn-1串联电耦接在选择晶体管DST与SST之间。各个存储单元MC0至MCn-1由多电平单元(MLC)来配置，多电平单元(MLC)中的每个储存多位的数据信息。串340分别电耦接至对应的位线BL0至BLm-1。作为参考，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，以及“CSL”表示公共源极线。
虽然图3作为示例示出了由NAND快闪存储单元配置的存储块152，但是要注意的是，根据实施例的存储器件150的存储块152不限于NAND快闪存储器，并且可以实现为NOR快闪存储器、在其中组合了至少两种类型的存储单元的混合快闪存储器、或控制器被构建在存储芯片中的一体NAND快闪存储器(one-NAND flash memory)。半导体器件的操作特性不仅可以应用至在其中电荷储存层由导电浮栅配置的快闪存储器件，还可以应用至在其中电荷储存层由电介质层配置的电荷俘获闪存(CTF)。
存储器件150的电压供应块310可以根据操作模式提供要被供应至各个字线的字线电压(例如，编程电压、读取电压和/或通过电压)以及提供要被供应至块体(bulk)(例如，在其中形成存储单元的阱区)的电压。电压供应块310可以在控制电路(未示出)的控制下执行电压发生操作。电压供应块310可以产生多个可变读取电压以产生多个读取数据，在控制电路的控制下选择存储单元阵列的存储块或扇区中的一个，选择选中存储块的字线中的一个，以及将字线电压提供至选中字线和未选中字线。
存储器件150的读/写电路320由控制电路控制，以及可以根据操作模式而用作感测放大器或写入驱动器。在验证/正常读取操作期间，读/写电路320用作用于从存储单元阵列读取数据的感测放大器。此外，在编程操作期间，读/写电路320用作写入驱动器，写入驱动器根据要被储存在存储单元阵列中的数据来驱动位线。读/写电路320在编程操作期间从缓冲器(未示出)接收要被写入在存储单元阵列中的数据，以及根据输入的数据来驱动位线。读/写电路320可以包括分别与列(或位线)或列对(或位线对)相对应的多个页缓冲器322、324和326。多个锁存器(未示出)可以被包括在页缓冲器322、324和326中的每个中。
图4至图11是图示图1中所示的存储器件150的示意图。
图4是图示图1中所示的存储器件150的多个存储块152至156的示例的框图。
参照图4，存储器件150可以包括多个存储块BLK0至BLKN-1，且存储块BLK0至BLKN-1中的每个可以实现为三维(3D)结构或垂直结构。各个存储块BLK0至BLKN-1可以包括沿第一方向至第三方向(例如，x轴方向、y轴方向和z轴方向)延伸的结构。
各个存储块BLK0至BLKN-1可以包括沿第二方向延伸的多个NAND串NS。多个NAND串NS可以沿第一方向和第三方向设置。每个NAND串NS电耦接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和公共源极线CSL。即，各个存储块BLK0至BLKN-1电耦接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个公共源极线CSL。
图5是图4中所示的多个存储块BLK0至BLKN-1中的一个存储块BLKi的等距视图。图6是沿图5中所示的存储块BLKi的线I-I′截取的剖视图。
参照图5和图6，存储器件150的多个存储块之中的存储块BLKi可以包括沿第一方向至第三方向延伸的结构。
可以设置有衬底5111。衬底5111可以包括掺杂有第一类型杂质的硅材料。衬底5111可以包括掺杂有p型杂质的硅材料，或者可以是p型阱(例如，口袋型p阱)，以及包括围绕p型阱的n型阱。虽然假设衬底5111是p型硅，但是要注意的是，衬底5111不局限于是p型硅。
沿第一方向延伸的多个掺杂区5311至5314可以设置在衬底5111之上。多个掺杂区5311至5314可以包含不同于衬底5111的第二类型杂质。多个掺杂区5311至5314可以掺杂有n型杂质。虽然这里假设第一掺杂区5311至第四掺杂区5314是n型，但是要注意的是，第一掺杂区5311至第四掺杂区5314不局限于是n型。
在第一掺杂区5311与第二掺杂区5312之间的衬底5111之上的区域中，沿第一方向延伸的多个电介质材料5112可以沿第二方向依次设置。电介质材料5112和衬底5111可以沿第二方向彼此分离预定距离。电介质材料5112可以沿第二方向彼此分离预定距离。电介质材料5112可以包括诸如氧化硅的电介质材料。
在第一掺杂区5311与第二掺杂区5312之间的衬底5111之上的区域中，可以设置沿第一方向依次布置并且沿第二方向穿过电介质材料5112的多个柱体5113。多个柱体5113可以分别穿过电介质材料5112并且可以与衬底5111电耦接。每个柱体5113可以由多种材料配置。每个柱体5113的表面层5114可以包括掺杂有第一类型杂质的硅材料。每个柱体5113的表面层5114可以包括掺杂有与衬底5111相同类型杂质的硅材料。虽然这里假设每个柱体5113的表面层5114可以包括p型硅，但是每个柱体5113的表面层5114不局限于是p型硅。
每个柱体5113的内层5115可以由电介质材料形成。每个柱体5113的内层5115可以由诸如氧化硅的电介质材料填充。
在第一掺杂区5311与第二掺杂区5312之间的区域中，电介质层5116可以沿电介质材料5112、柱体5113和衬底5111的暴露表面设置。电介质层5116的厚度可以小于电介质材料5112之间的距离的一半。换句话说，可以布置除电介质材料5112和电介质层5116之外的材料的区域可以设置在(i)设置在电介质材料5112的第一电介质材料的底表面之上的电介质层5116与(ii)设置在电介质材料5112的第二电介质材料的顶表面之上的电介质层5116之间。电介质材料5112位于第一电介质材料之下。
在第一掺杂区5311与第二掺杂区5312之间的区域中，导电材料5211至5291可以设置在电介质层5116的暴露表面之上。沿第一方向延伸的导电材料5211可以设置在邻近于衬底5111的电介质材料5112与衬底5111之间。具体地，沿第一方向延伸的导电材料5211可以设置在(i)布置在衬底5111之上的电介质层5116与(ii)布置在邻近于衬底5111的电介质材料5112的底表面之上的电介质层5116之间。
沿第一方向延伸的导电材料可以设置在(i)布置在电介质材料5112的一个电介质材料的顶表面之上的电介质层5116与(ii)布置在电介质材料5112的另一电介质材料(其布置在特定电介质材料5112之上)的底表面之上的电介质层5116之间。沿第一方向延伸的导电材料5221至5281可以设置在电介质材料5112之间。沿第一方向延伸的导电材料5291可以设置在最上电介质材料5112之上。沿第一方向延伸的导电材料5211至5291可以是金属材料。沿第一方向延伸的导电材料5211至5291可以是诸如多晶硅的导电材料。
在第二掺杂区5312与第三掺杂区5313之间的区域中，可以设置与第一掺杂区5311和第二掺杂区5312之间的结构相同的结构。例如，在第二掺杂区5312与第三掺杂区5313之间的区域中，可以设置沿第一方向延伸的多个电介质材料5112、沿第一方向依次布置且沿第二方向穿过多个电介质材料5112的多个柱体5113、设置在多个电介质材料5112和多个柱体5113的暴露表面之上的电介质层5116、以及沿第一方向延伸的多个导电材料5212至5292。
在第三掺杂区5313与第四掺杂区5314之间的区域中，可以设置与第一掺杂区5311和第二掺杂区5312之间的结构相同的结构。例如，在第三掺杂区5313与第四掺杂区5314之间的区域中，可以设置沿第一方向延伸的多个电介质材料5112、沿第一方向依次布置且沿第二方向穿过多个电介质材料5112的多个柱体5113、设置在多个电介质材料5112和多个柱体5113的暴露表面之上的电介质层5116、以及沿第一方向延伸的多个导电材料5213至5293。
漏极5320可以分别设置在多个柱体5113之上。漏极5320可以是掺杂有第二类型杂质的硅材料。漏极5320可以是掺杂有n型杂质的硅材料。虽然假设漏极5320包括n型硅，但是要注意的是，漏极5320不局限于是n型硅。例如，每个漏极5320的宽度可以大于每个对应柱体5113的宽度。每个漏极5320可以以焊盘的形状设置在每个对应柱体5113的顶表面之上。
沿第三方向延伸的导电材料5331至5333可以设置在漏极5320之上。导电材料5331至5333可以沿第一方向依次布置。相应的导电材料5331至5333可以与对应区域的漏极5320电耦接。漏极5320和沿第三方向延伸的导电材料5331至5333可以通过接触插塞电耦接。沿第三方向延伸的导电材料5331至5333可以是金属材料。沿第三方向延伸的导电材料5331至5333可以是诸如多晶硅的导电材料。
在图5和图6中，相应的柱体5113可以与电介质层5116以及沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293一起形成串。相应的柱体5113可以与电介质层5116以及沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293一起形成NAND串NS。每个NAND串NS可以包括多个晶体管结构TS。
图7是图6中所示的晶体管结构TS的剖视图。
参照图7，在图6中所示的晶体管结构TS中，电介质层5116可以包括第一子电介质层至第三子电介质层5117、5118和5119。
在柱体5113的每个中的p型硅的表面层5114可以用作本体。邻近于柱体5113的第一子电介质层5117可以用作隧穿电介质层，并且可以包括热氧化层。
第二子电介质层5118可以用作电荷储存层。第二子电介质层5118可以用作电荷捕获层，并且可以包括氮化物层或者诸如氧化铝层或氧化铪层等的金属氧化物层。
邻近于导电材料5233的第三子电介质层5119可以用作阻挡电介质层。邻近于沿第一方向延伸的导电材料5233的第三子电介质层5119可以形成为单层或多层。第三子电介质层5119可以是具有比第一子电介质层5117和第二子电介质层5118大的介电常数的高-k电介质层(例如，氧化铝层、氧化铪层等)。
导电材料5233可以用作栅极或控制栅极。即，栅极或控制栅极5233、阻挡电介质层5119、电荷储存层5118、隧穿电介质层5117和本体5114可以形成晶体管或存储单元晶体管结构。例如，第一子电介质层5117至第三子电介质层5119可以形成氧化物-氮化物-氧化物(ONO)结构。在实施例中，在柱体5113的每个中的p型硅的表面层5114将被称为沿第二方向的本体。
存储块BLKi可以包括多个柱体5113。即，存储块BLKi可以包括多个NAND串NS。详细地，存储块BLKi可以包括沿第二方向或垂直于衬底5111的方向延伸的多个NAND串NS。
每个NAND串NS可以包括沿第二方向布置的多个晶体管结构TS。每个NAND串NS的多个晶体管结构TS中的至少一个晶体管结构可以用作源极选择晶体管SST。每个NAND串NS的多个晶体管结构TS中的至少一个晶体管结构可以用作接地选择晶体管GST。
栅极或控制栅极可以对应于沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293。换句话说，栅极或控制栅极可以沿第一方向延伸以及形成字线和至少两个选择线，至少一个源极选择线SSL和至少一个接地选择线GSL。
沿第三方向延伸的导电材料5331至5333可以电耦接至NAND串NS的一端。沿第三方向延伸的导电材料5331至5333可以用作位线BL。即，在一个存储块BLKi中，多个NAND串NS可以电耦接至一个位线BL。
沿第一方向延伸的第二类型掺杂区5311至5314可以被设置至NAND串NS的另一端。沿第一方向延伸的第二类型掺杂区5311至5314可以用作公共源极线CSL。
即，存储块BLKi可以包括沿垂直于衬底5111的方向(例如，第二方向)延伸的多个NAND串NS，以及可以用作在其中多个NAND串NS电耦接至一个位线BL的NAND快闪存储块(例如，电荷捕获型存储器的NAND快闪存储块)。
虽然在图5至图7中图示了沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293设置成9层，但是要注意的是，沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293不局限于设置成9层。例如，沿第一方向延伸的导电材料可以设置成8层、16层或任意多层。换句话说，在一个NAND串NS中，晶体管的数量可以是8、16或更多。
虽然在图5至图7中图示了3个NAND串NS电耦接至一个位线BL，但是要注意的是，实施例不局限于具有电耦接至一个位线BL的3个NAND串NS。在存储块BLKi中，m个NAND串NS可以电耦接至一个位线BL，m是正整数。根据电耦接至一个位线BL的NAND串NS的数量，也可以控制沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293的数量以及公共源极线5311至5314的数量。
此外，虽然在图5至图7中图示了3个NAND串NS电耦接至沿第一方向延伸的一个导电材料，但是要注意的是，实施例不局限于具有电耦接至沿第一方向延伸的一个导电材料的3个NAND串NS。例如，n个NAND串NS可以电耦接至沿第一方向延伸的一个导电材料，n是正整数。根据电耦接至沿第一方向延伸的一个导电材料的NAND串NS的数量，也可以控制位线5331至5333的数量。
图8是图示具有参照图5至图7所描述的第一结构的存储块BLKi的等效电路图。
参照图8，在具有第一结构的块BLKi中，NAND串NS11至NS31可以设置在第一位线BL1与公共源极线CSL之间。第一位线BL1可以对应于图5和图6的沿第三方向延伸的导电材料5331。NAND串NS12至NS32可以设置在第二位线BL2与公共源极线CSL之间。第二位线BL2可以对应于图5和图6的沿第三方向延伸的导电材料5332。NAND串NS13至NS33可以设置在第三位线BL3与公共源极线CSL之间。第三位线BL3可以对应于图5和图6的沿第三方向延伸的导电材料5333。
每个NAND串NS的源极选择晶体管SST可以电耦接至对应的位线BL。每个NAND串NS的接地选择晶体管GST可以电耦接至公共源极线CSL。存储单元MC可以设置在每个NAND串NS的源极选择晶体管SST与接地选择晶体管GST之间。
在该示例中，NAND串NS以行和列为单位来定义，以及电耦接至一个位线的NAND串NS可以形成一列。电耦接至第一位线BL1的NAND串NS11至NS31对应于第一列，电耦接至第二位线BL2的NAND串NS12至NS32对应于第二列，以及电耦接至第三位线BL3的NAND串NS13至NS33对应于第三列。电耦接至一个源极选择线SSL的NAND串NS形成一行。电耦接至第一源极选择线SSL1的NAND串NS11至NS13形成第一行，电耦接至第二源极选择线SSL2的NAND串NS21至NS23形成第二行，以及电耦接至第三源极选择线SSL3的NAND串NS31至NS33形成第三行。
在每个NAND串NS中，定义高度。在每个NAND串NS中，邻近于接地选择晶体管GST的存储单元MC1的高度具有值“1”。在每个NAND串NS中，当从衬底5111测量时，存储单元的高度随存储单元靠近源极选择晶体管SST而增大。在每个NAND串NS中，邻近于源极选择晶体管SST的存储单元MC6的高度是7。
在同一行中的NAND串NS的源极选择晶体管SST共享源极选择线SSL。在不同行中的NAND串NS的源极选择晶体管SST分别电耦接至不同的源极选择线SSL1、SSL2和SSL3。
在同一行的NAND串NS中的同一高度处的存储单元共享字线WL。即，在同一高度处，电耦接至不同行中的NAND串NS的存储单元MC的字线WL电耦接。在同一行的NAND串NS中的同一高度处的虚设存储单元DMC共享虚设字线DWL。即，在同一高度或同一水平处，电耦接至不同行中的NAND串NS的虚设存储单元DMC的虚设字线DWL电耦接。
位于同一水平或同一高度或同一层处的字线WL或虚设字线DWL在其中设置有沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293的层处彼此电耦接。沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293通过接触共同地电耦接至上层。在上层处，沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293电耦接。换句话说，在同一行中的NAND串NS的接地选择晶体管GST共享接地选择线GSL。此外，在不同行中的NAND串NS的接地选择晶体管GST共享接地选择线GSL。即，NAND串NS11至NS13、NS21至NS23和NS31至NS33电耦接至接地选择线GSL。
公共源极线CSL电耦接至NAND串NS。在有源区之上和衬底5111之上，第一掺杂区5311至第四掺杂区5314电耦接。第一掺杂区5311至第四掺杂区5314通过接触电耦接至上层，并且在上层处，第一掺杂区5311至第四掺杂区5314电耦接。
如图8中所示，同一高度或同一水平处的字线WL电耦接。因此，当特定高度处的字线WL被选中时，电耦接至该字线WL的所有NAND串NS被选中。在不同行中的NAND串NS电耦接至不同的源极选择线SSL。因此，在电耦接至同一字线WL的NAND串NS之中，通过选择源极选择线SSL1至SSL3中的一个，在未选中行中的NAND串NS与位线BL1至BL3电隔离。换句话说，通过选择源极选择线SSL1至SSL3中的一个，一行NAND串NS被选中。此外，通过选择位线BL1至BL3中的一个，在选中行中的NAND串NS以列为单位被选中。
在每个NAND串NS中，设置虚设存储单元DMC。在图8中，在每个NAND串NS中，虚设存储单元DMC设置在第三存储单元MC3与第四存储单元MC4之间。即，第一存储单元MC1至第三存储单元MC3设置在虚设存储单元DMC与接地选择晶体管GST之间。第四存储单元MC4至第六存储单元MC6设置在虚设存储单元DMC与源极选择晶体管SST之间。每个NAND串NS的存储单元MC被虚设存储单元DMC划分为存储单元组。在划分的存储单元组中，邻近于接地选择晶体管GST的存储单元(例如，MC1至MC3)可以被称为下存储单元组，而邻近于源极选择晶体管SST的存储单元(例如，MC4至MC6)可以被称为上存储单元组。
在本文中，将参照图9至图11做出详细描述，图9至图11示出根据实施例的存储系统中的用不同于第一结构的三维(3D)非易失性存储器件实施的存储器件。
图9是示意性图示利用三维(3D)非易失性存储器件来实施的存储器件并且示出图4的多个存储块中的存储块BLKj的等距视图。图10是图示沿图9的线VII-VII′截取的存储块BLKj的剖视图。
参照图9和图10，图1的存储器件150的多个存储块之中的存储块BLKj可以包括沿第一方向至第三方向延伸的结构。
可以设置衬底6311。例如，衬底6311可以包括掺杂有第一类型杂质的硅材料。例如，衬底6311可以包括掺杂有p型杂质的硅材料，或者可以是p型阱(例如，口袋型p阱)，并且包括围绕p型阱的n型阱。虽然在实施例中假设衬底6311是p型硅，但是要注意的是，衬底6311不局限于是p型硅。
沿x轴方向和y轴方向延伸的第一导电材料6321至第四导电材料6324可以设置在衬底6311之上。第一导电材料6321至第四导电材料6324可以沿z轴方向分离预定距离。
沿x轴方向和y轴方向延伸的第五导电材料6325至第八导电材料6328可以设置在衬底6311之上。第五导电材料6325至第八导电材料6328可以沿z轴方向分离预定距离。第五导电材料6325至第八导电材料6328可以沿y轴方向与第一导电材料6321至第四导电材料6324分离。
可以设置有穿过第一导电材料6321至第四导电材料6324的多个下柱体DP。每个下柱体DP沿z轴方向延伸。此外，可以设置有穿过第五导电材料6325至第八导电材料6328的多个上柱体UP。每个上柱体UP沿z轴方向延伸。
下柱体DP和上柱体UP中的每个柱体可以包括内部材料6361、中间层6362和表面层6363。中间层6362可以用作单元晶体管的沟道。表面层6363可以包括阻挡电介质层、电荷储存层和隧穿电介质层。
下柱体DP和上柱体UP可以通过管栅PG电耦接。管栅PG可以布置在衬底6311中。例如，管栅PG可以包括与下柱体DP和上柱体UP相同的材料。
沿x轴方向和y轴方向延伸的第二类型的掺杂材料6312可以设置在下柱体DP之上。例如，第二类型的掺杂材料6312可以包括n型硅材料。第二类型的掺杂材料6312可以用作公共源极线CSL。
漏极6340可以设置在上柱体UP之上。漏极6340可以包括n型硅材料。沿y轴方向延伸的第一上导电材料6351和第二上导电材料6352可以设置在漏极6340之上。
第一上导电材料6351与第二上导电材料6352可以沿x轴方向分离。第一上导电材料6351和第二上导电材料6352可以由金属形成。第一上导电材料6351和第二上导电材料6352与漏极6340可以通过接触插塞电耦接。第一上导电材料6351和第二上导电材料6352分别用作第一位线BL1和第二位线BL2。
第一导电材料6321可以用作源极选择线SSL，第二导电材料6322可以用作第一虚设字线DWL1，以及第三导电材料6323和第四导电材料6324分别用作第一主字线MWL1和第二主字线MWL2。第五导电材料6325和第六导电材料6326分别用作第三主字线MWL3和第四主字线MWL4，第七导电材料6327可以用作第二虚设字线DWL2，以及第八导电材料6328可以用作漏极选择线DSL。
下柱体DP和邻近于下柱体DP的第一导电材料6321至第四导电材料6324形成下串。上柱体UP和邻近于上柱体UP的第五导电材料6325至第八导电材料6328形成上串。下串与上串可以通过管栅PG电耦接。下串的一端可以电耦接至用作公共源极线CSL的第二类型的掺杂材料6312。上串的一端可以通过漏极6340电耦接至对应的位线。一个下串和一个上串形成一个单元串，该单元串电耦接在用作公共源极线CSL的第二类型的掺杂材料6312与用作位线BL的上导电材料层6351和6352中对应的一个之间。
即，下串可以包括源极选择晶体管SST、第一虚设存储单元DMC1、第一主存储单元MMC1和第二主存储单元MMC2。上串可以包括第三主存储单元MMC3、第四主存储单元MMC4、第二虚设存储单元DMC2以及漏极选择晶体管DST。
在图9和图10中，上串和下串可以形成NAND串NS，且NAND串NS可以包括多个晶体管结构TS。由于以上参照图7详细描述了包括在图9和图10的NAND串NS中的晶体管结构，因此这里将省略其详细描述。
图11是图示具有如上面参照图9和图10描述的第二结构的存储块BLKj的等效电路的电路图。示出了第二结构中的存储块BLKj中的形成对的第一串和第二串。
参照图11，在存储器件150的多个块之中的具有第二结构的存储块BLKj中，以定义多个对的方式来设置单元串，每个单元串利用经由管栅PG而电耦接的一个上串和一个下串来实施，如以上参照图9和图10所描述的。
在具有第二结构的特定存储块BLKj中，沿第一沟道CH1(未示出)层叠的存储单元CG0至CG31(例如，至少一个源极选择栅极SSG1和至少一个漏极选择栅极DSG1)形成第一串ST1，以及沿第二沟道CH2(未示出)层叠的存储单元CG0至CG31(例如，至少一个源极选择栅极SSG2和至少一个漏极选择栅极DSG2)形成第二串ST2。
第一串ST1和第二串ST2电耦接至同一漏极选择线DSL和同一源极选择线SSL。第一串ST1电耦接至第一位线BL1，而第二串ST2电耦接至第二位线BL2。
虽然在图11中描述了第一串ST1和第二串ST2电耦接至同一漏极选择线DSL和同一源极选择线SSL，但是可预期的是，第一串ST1和第二串ST2可以电耦接至同一源极选择线SSL和同一位线BL，第一串ST1可以电耦接至第一漏极选择线DSL1，而第二串ST2可以电耦接至第二漏极选择线DSL2。此外，可预期的是，第一串ST1和第二串ST2可以电耦接至同一漏极选择线DSL和同一位线BL，第一串ST1可以电耦接至第一源极选择线SSL1，而第二串ST2可以电耦接至第二源极选择线SSL2。
在下文中，将参照图12至图13来详细描述根据本发明的实施例的针对存储系统110中的存储器件150的数据处理操作。
图12是图示根据实施例的存储系统110中的存储器件150的数据处理操作的示意图。
例如，存储系统110将与从主机102提供的读取/写入命令相对应的读取/写入数据储存在控制器130的存储器144中包括的缓冲器/高速缓冲器中，然后存储系统110从存储器件150中包括的多个存储块读取储存在缓冲器/高速缓冲器中的数据或者将储存在缓冲器/高速缓冲器中的数据写入至存储器件150中包括的多个存储块。存储系统110根据读取/写入数据的大小来动态分配缓冲器/高速缓冲器，将读取/写入数据储存在动态分配的缓冲器/高速缓冲器中，以及对存储器件150执行读取/写入操作。
由控制器130执行存储系统中的数据处理操作的情况将作为示例。如上所述，然而，包括在控制器130中的处理器134可以执行数据处理操作。
读取/写入数据可以被储存在控制器130的存储器144中包括的缓冲器/高速缓冲器中。缓冲器/高速缓冲器可以被划分为具有预定大小的多个片段。可以检查读取/写入数据大小或数据块大小的大小以将片段动态分配至读取/写入缓冲器，以及读取/写入数据可以被储存在被动态分配了片段的读取/写入缓冲器中。然后，可以对存储器件150执行读取/写入操作。
读取/写入命令可以包括有关读取/写入操作的优先级信息以及有关与读取/写入命令相对应的读取/写入数据的大小的大小信息。根据读取/写入数据或命令数据的大小信息，片段可以被分配至读取/写入缓冲器。此外，根据读取/写入操作或命令操作的优先级信息，片段可以被优先地分配至读取/写入缓冲器。
在实施例中，片段可以被优先地分配至用于具有高优先级的读取/写入操作的读取/写入缓冲器。然后，当要被分配至用于具有低优先级的读取/写入操作的读取/写入缓冲器的片段不具有充足的储存空间来储存所有命令数据时，用于具有低优先级的命令操作的命令数据可以被储存在多个芯片或裸片的读取/写入电路320中包括的多个页缓冲器322、324和326(由图12中的附图标记1256、1266、1276和1286来表示)中。多个芯片或裸片被包括在存储器件150中。
此外，当具有高优先级的命令操作完成时，被分配至用于具有高优先级的操作的读取/写入缓冲器的片段可以被重新分配至用于具有低优先级的操作的读取/写入缓冲器，以及储存在存储器件150的多个页缓冲器1256、1266、1276和1286中的命令数据可以被移动至重新分配了片段的读取/写入缓冲器。然后，可以对存储器件150执行低优先级的命令操作。
参照图12，控制器130可以将写入数据储存在控制器130的存储器144中包括的缓冲器1202中，以及将储存在缓冲器1202中的写入数据编程或写入至存储器件150中包括的多个存储块的多个页。此外，控制器130可以从多个页读取数据，将读取数据储存在缓冲器1202中，然后将储存在缓冲器1202中的数据提供至主机102。
控制器130可以检查命令数据的大小或数据块大小。根据数据块大小，控制器130可以将在缓冲器1202中划分的多个片段1210分配至第一子缓冲器1220或第二子缓冲器1230，以及根据从主机102提供的读取/写入命令来执行命令操作。
控制器130可以检查与读取/写入命令相对应的命令操作的优先级(例如，命令优先级)以及检查命令数据的大小(例如，数据块大小)。
读取/写入命令可以包括命令操作的优先级信息。例如，命令可以包括与当前时间点处的命令相对应的命令操作和与先前时间点处的命令相对应的命令操作之间的优先级信息。优先级信息可以以上下文(context)或标记的形式来配置。命令中包括的优先级信息可以表示当前命令操作具有比先前命令操作高或低的优先级。例如，当当前命令操作具有比先前命令操作高的优先级时，当前命令的上下文或标记可以被设置为“1”。此外，当当前命令操作具有比先前命令操作低的优先级时，当前命令的上下文或标记可以被设置为“0”。
命令操作的优先级可以通过基于命令操作的类型的命令重要性或基于命令操作所需时间的命令吞吐量(command throughput)来确定。例如，当第一时间点的第一命令操作具有比第二时间点的第二命令操作高的命令重要性或命令吞吐量时，第一命令操作可以具有比第二命令操作高的优先级。可以在较低优先级的命令操作之前执行较高优先级的命令操作。例如，当第一命令操作是读取操作以及第二命令操作是写入操作时，可以优先执行读取操作。
如上所述，读取/写入命令可以包含命令数据的大小信息。大小信息可以以上下文的形式来配置。命令数据的大小可以由命令数据的单位数据块的数量来表示。
控制器130可以检查命令中包括的优先级信息和大小信息，以及根据优先级信息和大小信息来将片段1210分配至用于储存命令数据的子缓冲器1220和1230。
当在任意时间点t0处接收到来自主机102的命令时，控制器130可以检查来自命令的命令的优先级信息和大小信息。在下文中，时间点t0的命令、命令操作和命令数据将被分别称为第一时间命令、第一时间命令操作和第一时间命令数据。
控制器130可以将缓冲器1202的片段1210的一部分分配至用于第一时间命令操作的第一子缓冲器1220。缓冲器1202包括多个片段1210(例如，N个片段(片段0至片段(N-1))以及K个片段(所述N个片段(片段0至片段(N-1))的片段0至片段(K-1)))，所述多个片段1210根据第一时间命令数据的大小而被分配至用于第一时间命令操作的第一子缓冲器1220。控制器130可以检查第一时间命令中包括的第一时间命令数据的大小信息。
缓冲器1202的片段1210中的每个可以具有与命令数据的单位数据块大小相对应的大小。单位数据块大小可以是单位片段大小的整数倍。例如，当单位数据块大小是2K时，缓冲器1202的片段1210的单位片段大小可以是1K或2K。
例如，当第一时间命令是写入命令时，控制器130可以执行写入操作以将写入数据储存在第一子缓冲器1220中，然后将储存在第一子缓冲器1220中的写入数据写入至存储器件150中包括的多个块的页。
如上所述，存储器件150可以包括多个裸片，例如，裸片0(1250)和裸片1(1270)。多个裸片1250和1270可以包括多个平面(plane)。即，裸片0(1250)可以包括平面0(1252)和平面1(1262)以及分别对应于平面0(1252)和平面1(1262)的页缓冲器0(1256)和页缓冲器1(1266)，裸片1(1270)可以包括平面0(1272)和平面1(1282)以及分别对应于平面0(1272)和平面1(1282)的页缓冲器0(1276)和页缓冲器1(1286)。裸片0(1250)和裸片1(1270)的平面0(1252和1272)和第二平面1(1262和1282)中的每个可以包括多个块(块0至块(N-1))。
在下文中，在第一时间点之后的第二时间点处从主机102提供的命令、命令操作和第二时间点的命令数据将被分别称为第二时间命令、第二时间命令操作和第二时间命令数据。当在控制器130执行第一时间命令操作时第二时间命令在第二时间点处被提供时，控制器130可以检查来自第二命令的第二命令的优先级信息和大小信息。
在下文中，将详细描述第二时间命令操作具有比第一时间命令操作低的优先级的情况。然后，将详细描述第二时间命令操作具有比第一时间命令操作高的优先级的情况。
在第二时间命令具有比第一时间命令操作低的优先级的情况下，控制器130通过第二时间命令中包含的优先级信息而检查到第二时间命令操作具有比第一时间命令操作低的优先级，以及控制器130可以在第一时间命令操作完成之后执行第二时间命令操作。
控制器130可以将片段1210的K个片段(片段0至片段(K-1))分配至用于第一时间命令操作的第一子缓冲器1220，将第一时间命令数据储存在分配了K个片段(片段0至片段(K-1))的第一子缓冲器1220中，以及对存储器件150执行第一时间命令操作。
此外，控制器130可以检查第二时间命令数据的大小，以及将片段1210的M个片段(片段0至片段(M-1))分配至用于第二命令操作的第二子缓冲器1230。控制器130可以检查第二时间命令数据的大小或第二时间命令数据的单位数据块数量，然后将与单位数据块数量相对应的M个片段(片段0至片段(M-1))分配至用于第二时间命令操作的第二子缓冲器1230。
在该情况下，由于控制器130已经将K个片段(片段0至片段(K-1))分配至用于具有较高优先级的第一命令操作的第一子缓冲器1220，因此当片段1210的剩余未分配的(N-K)个片段的数量小于需要被分配至用于具有较低优先级的第二时间命令操作的第二子缓冲器1230的M个片段(片段0至片段(M-1))的数量时，片段不会被分配至用于第二时间命令操作的第二子缓冲器1230。
此时，由于第二时间命令操作具有比第一时间命令操作低的优先级，因此控制器130不会将第二时间命令数据储存在缓冲器1202中，而是储存在存储器件150的各个平面1252、1262、1272和1282中形成的页缓冲器1256、1266、1276和1286之中的任意页缓冲器中。
控制器130可以检查额外页缓冲器的大小，所述额外页缓冲器能够用来储存页缓冲器1256、1266、1276和1286中的第二命令数据。然后，控制器130可以将第二时间命令数据储存在具有与需要被分配以用于具有较低优先级的第二时间命令操作的M个片段(片段0至片段(M-1))相同大小的额外页缓冲器中。
存储器件150的页缓冲器1256、1266、1276和1286中的额外页缓冲器被包括在与裸片0(1250)的平面0(1252)和平面1(1262)相对应的页缓冲器0(1256)和页缓冲器1(1266)中的情况将作为示例。页缓冲器0(1256)的额外页缓冲器将被称为第一额外页缓冲器，以及页缓冲器1(1266)的额外页缓冲器将被称为第二额外页缓冲器。
在对裸片0(1250)的平面0(1252)和平面1(1262)的命令操作期间可以不使用页缓冲器0(1256)和页缓冲器1(1266)中的第一额外页缓冲器和第二额外页缓冲器。控制器130可以使用第一额外页缓冲器和第二额外页缓冲器作为第二子缓冲器1230。即，页缓冲器0(1256)和页缓冲器1(1266)的第一额外页缓冲器和第二额外页缓冲器可以用作具有需要被分配以用于具有较低优先级的第二时间命令操作的M个片段(片段0至片段(M-1))的大小的第二子缓冲器1230。
此时，控制器130可以将片段分配列表储存在存储器144的缓冲器1202中。片段分配列表可以包含指示第二时间命令数据被储存在页缓冲器0(1256)和页缓冲器1(1266)的第一额外页缓冲器和第二额外页缓冲器中的信息。片段分配列表还可以包含指示第一时间命令数据被储存在片段(片段0至片段(K-1))的第一子缓冲器1220中的信息。
以这样的方式，控制器130可以将用于具有较低优先级的第二时间命令操作的第二时间命令数据储存在页缓冲器0(1256)和页缓冲器1(1266)的第一额外页缓冲器和第二额外页缓冲器中。当具有较高优先级的第一时间命令操作完成时，控制器130可以将已经被分配至用于第一时间命令操作的第一子缓冲器1220的K个片段(片段0至片段(K-1))返回至缓冲器1202的未分配片段。因此，N个片段(片段0至片段(N-1))可以作为未分配片段存在于缓冲器1202中。
此外，控制器130可以将缓冲器1202的N个未分配片段(片段0至片段(N-1))之中的M个片段(片段0至片段(M-1))分配至第二子缓冲器1230，将储存在页缓冲器0(1256)和页缓冲器1(1266)的第一额外页缓冲器和第二额外页缓冲器中的第二时间命令数据移动至分配了M个片段(片段0至片段(M-1))的第二子缓冲器1230，以及对存储器件150执行第二时间命令操作。
在第二时间命令具有比第一时间命令高的优先级的情况下，控制器130可以通过第二时间命令中包含的优先级信息而检查到第二时间命令操作具有比第一时间命令操作高的优先级。因此，可以在第一时间命令操作之前执行第二时间命令操作。控制器130可以停止执行第一时间命令操作，以及优先执行第二时间命令操作。在完成第二时间命令操作之后，控制器130可以恢复第一时间命令操作。
此时，由于缓冲器1202的N个片段(片段0至片段(N-1))之中的K个片段(片段0至片段(K-1))被分配至用于第一时间命令操作的第一子缓冲器1220，因此当剩余未分配的(N-K)个片段的数量小于需要被分配至用于具有较高优先级的第二时间命令操作的第二子缓冲器1230的M个片段(片段0至片段(M-1))的数量时，片段不会被分配至用于第二时间命令操作的第二子缓冲器1230。
因此，为了将M个片段(片段0至片段(M-1))分配至用于具有较高优先级的第二时间命令操作的第二子缓冲器1230，控制器130可以将储存在第一子缓冲器1220中的第一命令数据移动至存储器件150的各个平面1252、1262、1272和1282中包括的页缓冲器1256、1266、1276和1286的任意页缓冲器中。控制器130可以检查额外页缓冲器的大小，所述额外页缓冲器能够用来储存页缓冲器1256、1266、1276和1286中的第一命令数据。然后，控制器130可以将第一时间命令数据储存在具有与需要被分配以用于具有较低优先级的第一时间命令操作的K个片段(片段0至片段(K-1))相同大小的额外页缓冲器中。
存储器件150的页缓冲器1256、1266、1276和1286中的额外页缓冲器被包括在与裸片1(1270)的平面0(1272)和平面1(1282)相对应的页缓冲器0(1276)和页缓冲器1(1286)中的情况将作为示例。页缓冲器0(1276)的额外页缓冲器将被称为第三额外页缓冲器，以及页缓冲器1(1286)的额外页缓冲器将被称为第四额外页缓冲器。
在对裸片1(1270)的平面0(1272)和平面1(1282)的命令操作期间可以不使用页缓冲器0(1276)和页缓冲器1(1286)中的第三额外页缓冲器和第四额外页缓冲器。控制器130可以使用第三额外页缓冲器和第四额外页缓冲器作为第一子缓冲器1220。即，页缓冲器0(1276)和页缓冲器1(1286)的第三额外页缓冲器和第四额外页缓冲器可以用作具有需要被分配以用于具有较低优先级的第一时间命令操作的K个片段(片段0至片段(K-1))的大小的第一子缓冲器1220。
此时，控制器130可以将片段分配列表储存在存储器144的缓冲器1202中。片段分配列表可以包含指示第一时间命令数据被储存在页缓冲器0(1276)和页缓冲器1(1286)的第三额外页缓冲器和第四额外页缓冲器中的信息。此时，片段分配列表还可以包含指示第二时间命令数据被储存在M个片段(片段0至片段(M-1))的第二子缓冲器1230中的信息。
即，控制器130可以将储存在缓冲器1202的K个片段(片段0至片段(K-1))中的低优先级的第一命令数据移动至页缓冲器0(1276)和页缓冲器1(1286)的第三额外页缓冲器和第四额外页缓冲器中，然后将已经被分配至用于第一时间命令操作的第一子缓冲器1220的K个片段(片段0至片段(K-1))返回至未分配片段。因此，N个片段(片段0至片段(N-1))可以作为未分配片段存在于缓冲器1202中。
此外，控制器130可以将缓冲器1202的N个未分配片段(片段0至片段(N-1))之中的M个片段(片段0至片段(M-1))分配至第二子缓冲器1230，将第二时间命令数据储存在分配了M个片段(片段0至片段(M-1))的第二子缓冲器1230中，以及对存储器件150执行第二时间命令操作。
以这样的方式，控制器130可以在完成具有较高优先级的第二时间命令操作之后恢复具有较低优先级的第一时间命令操作。即，控制器130可以将已经被分配至用于第二命令操作的第二子缓冲器1230的M个片段(片段0至片段(M-1))返回至未分配片段，然后将存在于缓冲器1202中的N个未分配片段(片段0至片段(N-1))之中的K个片段(片段0至片段(K-1))分配至第一子缓冲器1220。控制器130可以将储存在页缓冲器0(1276)和页缓冲器1(1286)的第三额外页缓冲器和第四额外页缓冲器中的第一时间命令数据移动至分配了K个片段(片段0至片段(K-1))的第一子缓冲器1220，以及对存储器件150执行第一时间命令操作。
在本实施例中，对于响应于命令的命令操作，控制器130可以检查来自命令的命令操作的优先级信息和命令数据的大小信息，然后将片段1210的一部分分配至用于具有高优先级的命令操作的子缓冲器。此外，控制器130可以将与具有高优先级的命令相对应的命令数据储存至分配了片段的子缓冲器，以及对存储器件150执行具有高优先级的命令操作。
当要被分配至用于具有低优先级的命令操作的缓冲器1202的片段不具有充足的储存空间来储存所有命令数据时，用于具有低优先级的命令操作的命令数据可以被储存在存储器件150中包括的多个页缓冲器1256、1266、1276和1286的额外页缓冲器中。
当高优先级命令操作完成时，被分配至用于具有高优先级的操作的读取/写入缓冲器的片段可以被重新分配至用于具有低优先级的操作的存储器144的缓冲器1202，以及储存在存储器件150的多个页缓冲器1256、1266、1276和1286的额外页缓冲器中的命令数据可以被移动至重新分配了片段的存储器144的缓冲器1202。然后，可以对存储器件150执行低优先级的命令操作。
图13是图示根据实施例的存储系统110的数据处理操作的流程图。
参照图13，在步骤S1310处，存储系统110从主机接收命令，以及检查与命令相对应的命令操作以及命令中包含的命令操作的优先级信息和命令数据的大小信息。如上所述，命令可以包含命令操作的优先级信息以及命令数据的大小信息。由于上面已经描述了优先级信息和大小信息，因此这里省略其详细描述。
在步骤S1320处，存储系统110基于优先级信息和大小信息来将控制器130的存储器144中包括的缓冲器1202的片段分配至用于命令操作的第一子缓冲器1220和第二子缓冲器1230。
在步骤S1330处，存储系统将与命令操作相对应的命令数据储存在分配了片段的第一子缓冲器1220和第二子缓冲器1230中，以及对存储器件150执行命令操作。
当在对存储器件执行命令操作时在步骤S1340处接收到新命令时，存储系统110检查与新命令相对应的新命令操作以及新命令中包含的新命令操作的优先级信息和新命令数据的大小信息，以及根据新命令的优先级信息和大小信息来将多个片段重新分配至第一子缓冲器1220和第二子缓冲器1230。
在步骤S1330处，根据新命令的命令操作的优先级信息，存储系统110对存储器件150执行先前命令的命令操作和新命令的命令操作。
当新命令的命令操作具有比先前命令的命令操作高的优先级或低的优先级时，存储系统将缓冲器1202的片段分配至第一子缓冲器1220和第二子缓冲器1230以用于执行新命令的命令操作，以及将缓冲器1202的片段分配至第一子缓冲器1220和第二子缓冲器1230以用于执行先前命令的命令操作。然后，存储系统110将命令数据储存在分配的第一子缓冲器1220和第二子缓冲器1230中，以及对存储器件150执行命令操作。由于以上已经参照图12描述了存储系统的该操作，因此这里省略其详细描述。
根据本发明的实施例，存储系统及其操作方法能够快速且稳定地对存储器件处理数据，同时使存储器件的使用效率最大化。
虽然已经出于说明的目的描述了各种实施例，但是对于本领域技术人员来说将明显的是，在不脱离如在所附权利要求中限定的本发明的精神和范围的情况下，可以做出各种改变和变型。

Claims (20)

1.一种存储系统，包括：
存储器件，包括多个平面，每个平面包括多个存储块；以及
控制器，适用于根据第一命令和第二命令的优先级信息和大小信息来分别将与第一命令和第二命令相对应的第一命令数据和第二命令数据储存在缓冲器的第一子缓冲器和第二子缓冲器中或者储存在所述多个平面中包括的页缓冲器之中的一个或更多个额外页缓冲器中，以及分别响应于第一命令和第二命令来执行第一命令操作和第二命令操作。
2.如权利要求1所述的存储系统，其中，控制器根据第一命令和第二命令的大小信息来分别将第一组片段和第二组片段分配至第一子缓冲器和第二子缓冲器。
3.如权利要求2所述的存储系统，
其中，控制器首先执行比第二命令操作的优先级高的第一命令操作，以及
其中，当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，控制器将第二命令数据储存在额外页缓冲器中。
4.如权利要求3所述的存储系统，其中，控制器将指示第二命令数据被储存在额外页缓冲器中的片段分配列表储存在缓冲器中。
5.如权利要求3所述的存储系统，其中，当第一命令操作完成时，控制器调节第一组片段的大小和第二组片段的大小，使得第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
6.如权利要求5所述的存储系统，其中，控制器将第二命令数据从额外页缓冲器移动至分配了已调节的第二组片段的第二子缓冲器，以及执行第二命令操作。
7.如权利要求2所述的存储系统，
其中，控制器首先执行比第二命令操作的优先级低的第一命令操作，以及
其中，当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，控制器将第一命令数据储存在额外页缓冲器中。
8.如权利要求7所述的存储系统，其中，当控制器完成将第一命令数据储存在额外页缓冲器中时，控制器调节第一组片段的大小和第二组片段的大小以便第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
9.如权利要求8所述的存储系统，其中，当第二命令操作完成时，控制器调节第一组片段的大小和第二组片段的大小以便第一组片段足以完全储存第一命令数据，然后将已调节的第一组片段分配至第一子缓冲器。
10.如权利要求9所述的存储系统，其中，控制器将第一命令数据从额外页缓冲器移动至分配了已调节的第一组片段的第一子缓冲器，以及恢复第一命令操作。
11.一种存储系统的操作方法，所述存储系统包括多个平面，每个平面包括多个存储块，所述方法包括：
根据第一命令和第二命令的优先级信息和大小信息来分别将与第一命令和第二命令相对应的第一命令数据和第二命令数据储存在缓冲器的第一子缓冲器和第二子缓冲器中或者储存在所述多个平面中包括的页缓冲器之中的一个或更多个额外页缓冲器中，以及
分别响应于第一命令和第二命令来执行第一命令操作和第二命令操作。
12.如权利要求11所述的操作方法，其中，储存第一命令数据和第二命令数据的步骤根据第一命令和第二命令的大小信息来分别将第一组片段和第二组片段分配至第一子缓冲器和第二子缓冲器。
13.如权利要求12所述的操作方法，
其中，执行第一命令操作和第二命令操作包括首先执行比第二命令操作的优先级高的第一命令操作，以及
其中，当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，储存第一命令数据和第二命令数据包括将第二命令数据储存在额外页缓冲器中。
14.如权利要求13所述的操作方法，其中，储存第一命令数据和第二命令数据包括将指示第二命令数据被储存在额外页缓冲器中的片段分配列表储存在缓冲器中。
15.如权利要求13所述的操作方法，当第一命令操作完成时，储存第一命令数据和第二命令数据包括调节第一组片段的大小和第二组片段的大小以便第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
16.如权利要求15所述的操作方法，其中，储存第一命令数据和第二命令数据包括将第二命令数据从额外页缓冲器移动至分配了已调节的第二组片段的第二子缓冲器，以及执行第一命令操作和第二命令操作包括执行第二命令操作。
17.如权利要求12所述的操作方法，
其中，执行第一命令操作和第二命令操作包括首先执行比第二命令操作的优先级低的第一命令操作，以及
其中，当在第一命令操作期间第二组片段不足以完全储存第二命令数据时，储存第一命令数据和第二命令数据包括将第一命令数据储存在额外页缓冲器中。
18.如权利要求17所述的操作方法，其中，当储存第一命令数据和第二命令数据的步骤完成将第一命令数据储存在额外页缓冲器中时，储存第一命令数据和第二命令数据的步骤包括调节第一组片段的大小和第二组片段的大小以便第二组片段足以完全储存第二命令数据，然后将已调节的第二组片段分配至第二子缓冲器。
19.如权利要求18所述的存储系统，其中，当第二命令操作完成时，储存第一命令数据和第二命令数据包括调节第一组片段的大小和第二组片段的大小以便第一组片段足以完全储存第一命令数据，然后将已调节的第一组片段分配至第一子缓冲器。
20.如权利要求19所述的操作方法，其中，储存第一命令数据和第二命令数据包括将第一命令数据从额外页缓冲器移动至分配了已调节的第一组片段的第一子缓冲器，以及执行第一命令操作和第二命令操作包括恢复第一命令操作。
CN201610086649.9A 2015-06-17 2016-02-15 存储系统及其操作方法 Pending CN106257591A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150085778A KR20160148948A (ko) 2015-06-17 2015-06-17 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2015-0085778 2015-06-17

Publications (1)

Publication Number Publication Date
CN106257591A true CN106257591A (zh) 2016-12-28

Family

ID=57588091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610086649.9A Pending CN106257591A (zh) 2015-06-17 2016-02-15 存储系统及其操作方法

Country Status (3)

Country Link
US (1) US20160371025A1 (zh)
KR (1) KR20160148948A (zh)
CN (1) CN106257591A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109753457A (zh) * 2017-11-07 2019-05-14 爱思开海力士有限公司 数据处理系统及其操作方法
CN110895447A (zh) * 2018-09-13 2020-03-20 爱思开海力士有限公司 控制器及其操作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170060300A (ko) * 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10656873B2 (en) * 2016-12-21 2020-05-19 Intel Corporation Technologies for prioritizing execution of storage commands
JP6907966B2 (ja) * 2018-02-22 2021-07-21 京セラドキュメントソリューションズ株式会社 情報処理装置
KR102580946B1 (ko) * 2021-11-09 2023-09-21 삼성전자주식회사 버퍼 메모리의 할당 비율을 제어하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103399856A (zh) * 2013-07-01 2013-11-20 北京科东电力控制系统有限责任公司 面向scada系统的爆发式数据缓存处理系统及其方法
CN104202261A (zh) * 2014-08-27 2014-12-10 华为技术有限公司 一种业务请求处理方法及装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54129942A (en) * 1978-03-31 1979-10-08 Fujitsu Ltd Direct transfer system between sub-systems
US6711635B1 (en) * 2002-09-30 2004-03-23 Western Digital Technologies, Inc. Disk drive employing thresholds for cache memory allocation
US7574538B1 (en) * 2004-06-29 2009-08-11 Emc Corporation Contiguous I/O command queuing within a data storage device
US20060195663A1 (en) * 2005-02-25 2006-08-31 International Business Machines Corporation Virtualized I/O adapter for a multi-processor data processing system
US20070156955A1 (en) * 2005-12-30 2007-07-05 Royer Robert J Jr Method and apparatus for queuing disk drive access requests
US7596643B2 (en) * 2007-02-07 2009-09-29 Siliconsystems, Inc. Storage subsystem with configurable buffer
JP5028381B2 (ja) * 2008-10-22 2012-09-19 株式会社日立製作所 ストレージ装置およびキャッシュ制御方法
US8296480B2 (en) * 2009-11-30 2012-10-23 Lsi Corporation Context execution in a media controller architecture
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US8250257B1 (en) * 2010-12-08 2012-08-21 Emc Corporation Techniques for balancing system I/O load
US9098203B1 (en) * 2011-03-01 2015-08-04 Marvell Israel (M.I.S.L) Ltd. Multi-input memory command prioritization
CN103358727B (zh) * 2012-03-26 2017-09-19 精工爱普生株式会社 记录装置及记录装置的控制方法
WO2013171792A1 (en) * 2012-05-16 2013-11-21 Hitachi, Ltd. Storage control apparatus and storage control method
JP5787852B2 (ja) * 2012-09-07 2015-09-30 株式会社東芝 制御装置、情報処理装置、制御方法およびプログラム
US20140337598A1 (en) * 2013-05-07 2014-11-13 Lsi Corporation Modulation of flash programming based on host activity
US10096353B2 (en) * 2013-11-07 2018-10-09 International Business Machines Corporation System and memory controller for interruptible memory refresh
US20150186068A1 (en) * 2013-12-27 2015-07-02 Sandisk Technologies Inc. Command queuing using linked list queues
US9483346B2 (en) * 2014-08-07 2016-11-01 Pure Storage, Inc. Data rebuild on feedback from a queue in a non-volatile solid-state storage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103399856A (zh) * 2013-07-01 2013-11-20 北京科东电力控制系统有限责任公司 面向scada系统的爆发式数据缓存处理系统及其方法
CN104202261A (zh) * 2014-08-27 2014-12-10 华为技术有限公司 一种业务请求处理方法及装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109753457A (zh) * 2017-11-07 2019-05-14 爱思开海力士有限公司 数据处理系统及其操作方法
CN109753457B (zh) * 2017-11-07 2022-08-02 爱思开海力士有限公司 数据处理系统及其操作方法
US11474747B2 (en) 2017-11-07 2022-10-18 SK Hynix Inc. Data processing system and operating method thereof
CN110895447A (zh) * 2018-09-13 2020-03-20 爱思开海力士有限公司 控制器及其操作方法
CN110895447B (zh) * 2018-09-13 2023-11-10 爱思开海力士有限公司 控制器及其操作方法

Also Published As

Publication number Publication date
US20160371025A1 (en) 2016-12-22
KR20160148948A (ko) 2016-12-27

Similar Documents

Publication Publication Date Title
CN106708757B (zh) 存储器系统及其操作方法
CN105608015B (zh) 存储系统及其操作方法
CN106098089A (zh) 存储系统及其操作方法
CN105989885A (zh) 存储系统及其操作方法
CN107102815B (zh) 存储器系统及其操作方法
CN105719703A (zh) 存储系统及其操作方法
CN106257399A (zh) 存储系统及其操作方法
CN106776352B (zh) 存储器系统和存储器系统的操作方法
CN106250052A (zh) 存储系统及其操作方法
CN106257591A (zh) 存储系统及其操作方法
CN105988938A (zh) 存储系统及其操作方法
CN105739914A (zh) 数据处理系统及其操作方法
CN106708744A (zh) 存储系统和存储系统的操作方法
CN109215696A (zh) 执行编程操作的非易失性存储器件及其操作方法
CN110390984B (zh) 存储器系统和存储器系统的操作方法
TW201719644A (zh) 記憶體系統和記憶體系統的操作方法
KR20170111193A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170059049A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN106960679A (zh) 存储器系统及存储器系统的操作方法
CN105551521A (zh) 存储系统及其操作方法
CN105718378A (zh) 存储系统及其操作方法
KR20170061218A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN106775443B (zh) 存储器系统及其操作方法
CN106598877A (zh) 存储器系统及该存储器系统的操作方法
CN106775441B (zh) 存储器系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161228

WD01 Invention patent application deemed withdrawn after publication