CN111276174A - 存储器装置和处理存储器装置的安全数据的方法 - Google Patents

存储器装置和处理存储器装置的安全数据的方法 Download PDF

Info

Publication number
CN111276174A
CN111276174A CN201910724655.6A CN201910724655A CN111276174A CN 111276174 A CN111276174 A CN 111276174A CN 201910724655 A CN201910724655 A CN 201910724655A CN 111276174 A CN111276174 A CN 111276174A
Authority
CN
China
Prior art keywords
memory
memory device
protection key
data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910724655.6A
Other languages
English (en)
Inventor
李琉婷
崔璋石
金德成
金炫中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111276174A publication Critical patent/CN111276174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/45—Structures or tools for the administration of authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

公开存储器装置和处理存储器装置的安全数据的方法。一种存储器装置包括：存储器单元阵列，包括被配置为存储安全数据的安全区域；以及安全管理电路，被配置为：存储保护密钥，并且响应于接收到对安全区域的数据操作命令，通过将保护密钥与由所述存储器装置接收的输入密码进行比较来限制对安全区域的数据操作。

Description

存储器装置和处理存储器装置的安全数据的方法
本申请要求于2018年12月4日提交到韩国知识产权局的第 10-2018-0154693号韩国专利申请的优先权，所述韩国专利申请的全部内容通 过引用包含于此。
技术领域
本发明构思涉及存储器装置和处理存储器装置的安全数据的方法，更具 体地讲，涉及包括安全管理电路的存储器装置和处理存储器装置的安全数据 的方法。
背景技术
半导体存储器装置可分为当电源中断时丢失存储的数据的易失性存储器 装置和当电源中断时不丢失存储的数据的非易失性存储器装置。尽管易失性 存储器装置具有高的读取速度和写入速度，但是当向其供应的外部电源被切 断时，存储在其中的内容消失。另一方面，尽管非易失性存储器装置具有比 易失性存储器装置更低的读取速度和写入速度，但是即使向其供应的外部电 源被切断，存储在其中的内容也被保留。
为了保护要求安全性的数据，正在开发基于各种技术的安全解决方案， 具体地讲，最近，对不依赖处理器(诸如，中央处理器(CPU))的安全解决 方案的需求正在增加。
发明内容
本发明构思提供存储器装置和处理存储器装置的安全数据的方法，具体 地讲，本发明构思提供用于通过存储器装置本身来处理安全数据而不需要用 于安全解决方案的单独的处理器的方法和装置。
根据本发明构思的一个方面，提供一种存储器装置，包括：存储器单元 阵列，包括被配置为存储安全数据的安全区域；以及安全管理电路，被配置 为存储保护密钥，并且响应于接收到对安全区域的数据操作命令，通过将保 护密钥与由存储器装置接收的输入密码进行比较，限制对安全区域的数据操 作。
根据本发明构思的另一方面，提供一种处理存储器装置的安全数据的方 法，所述方法包括：接收输入密码；将接收的输入密码与存储在存储器装置 中的保护密钥进行比较；接收安全数据、对安全数据的数据操作命令以及与 存储器单元阵列的安全区域对应的地址；响应于保护密钥与接收的输入密码 一致，基于所述数据操作命令和所述地址对安全数据执行数据操作；以及响 应于保护密钥与接收的输入密码不一致，限制对安全数据的数据操作。
根据本发明构思的另一方面，提供一种存储装置，包括：存储器单元阵 列，包括存储非安全数据的第一存储器区域和存储安全数据的第二存储器区 域；以及安全管理电路，被配置为：存储保护密钥，接收输入密码并控制存 储器装置，使得响应于接收到对第二存储器区域的数据操作命令，存储器装 置被配置为：仅当输入密码与保护密钥一致时才对第二存储器区域执行数据 操作。
附图说明
从以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例， 其中：
图1示出根据本发明构思的示例实施例的数据处理系统；
图2示出根据本发明构思的示例实施例的存储器装置；
图3示出根据本发明构思的示例实施例的安全管理电路；
图4A至图4D各自示出根据本发明构思的示例实施例的存储器单元阵列；
图4E示出根据本发明构思的示例实施例的多个存储体；
图5示出根据本发明构思的示例实施例的处于保护密钥注入阶段或保护 密钥更新阶段的数据处理系统；
图6示出根据本发明构思的示例实施例的保护密钥注入阶段或保护密钥 更新阶段的流程图；
图7示出根据本发明构思的示例实施例的处于存储器区域分配阶段的数 据处理系统；
图8示出根据本发明构思的示例实施例的存储器区域分配阶段的流程图；
图9示出根据示例实施例的处于数据操作阶段的数据处理系统；
图10示出根据本发明构思的示例实施例的数据操作阶段的流程图；
图11示出根据本发明构思的示例实施例的数据操作阶段的流程图；
图12示出根据本发明构思的示例实施例的数据操作阶段的流程图；
图13示出根据本发明构思的示例实施例的数据操作阶段的流程图；
图14示出根据本发明构思的示例实施例的存储器区域分配阶段的流程 图；
图15示出根据本发明构思的示例实施例的存储器装置的结构；以及
图16示出根据本发明构思的示例实施例的计算系统。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施例。
图1示出根据本发明构思的示例实施例的数据处理系统10。数据处理系 统10可包括主机100、存储器控制器200和存储器装置300。数据处理系统 10可应用于利用存储器的各种电子装置(诸如，服务器、笔记本、智能电话、 平板PC、打印机、扫描仪、监视器、数码相机、数字音乐播放器、数字媒体 记录器和/或手持游戏机，而不限于此)。
主机100可将数据DATA和请求REQ提供给存储器控制器200。例如， 主机100可将请求REQ(诸如，对数据DATA的读取请求或写入请求)提供 给存储器控制器200。此外，主机100可向存储器控制器200提供命令、地 址、优先级信息等，而不限于此。主机100可基于各种接口协议(诸如，通 用串行总线(USB)协议、多媒体卡(MMC)协议、串行高级技术附件(ATA) 协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小磁盘接 口(ESDI)协议和集成驱动电子设备(IDE)协议)中的至少一种与存储器 控制器200交换数据和信号。主机100和存储器控制器200可一起被实现为 可包括中央处理器(CPU)和/或图形处理器(GPU)等的片上系统和/或应用 处理器。
存储器控制器200可响应于主机100的请求REQ来控制存储器装置300。 例如，存储器控制器200可控制存储器装置300，使得存储器装置300响应 于从主机100接收的写入请求而写入数据DATA，或响应于从主机100接收 的读取请求而读取数据DATA。为此，存储器控制器200可将命令CMD和地 址ADDR提供给存储器装置300，并且将被写入的数据DQ和读取的数据DQ 可在存储器控制器200与存储器装置300之间发送和接收。在一些实施例中， 存储器控制器200可将密码PW提供给存储器装置300。由存储器控制器200 提供给存储器装置300的密码PW可被称为输入密码。在一些实施例中，存 储器控制器200可经由命令线将密码PW提供给存储器装置300。在一些实 施例中，命令线可以是命令CMD通过其发送的信号线。
存储器装置300可包括存储器单元阵列310和安全管理电路370。存储 器单元阵列310可包括多个存储器单元。例如，存储器单元阵列310可包括 布置在多条字线与多条位线相交的区域中的多个存储器单元。包括在存储器 单元阵列310中的多个存储器单元可通过地址ADDR被寻址，并且地址 ADDR可包括用于寻址多个存储器单元的大量的位。
在一些实施例中，存储器装置300可被实现为易失性存储器装置。易失 性存储器装置可被实现为随机存取存储器(RAM)、动态RAM(DRAM)或 静态RAM(SRAM)，而不限于此。例如，存储器装置300可对应于双倍数 据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率 (LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、Rambus动态 随机存取存储器(RDRAM)等。在一些实施例中，存储器装置300可被实现 为高带宽存储器(HBM)。在一些实施例中，存储器装置300可被实现为电 阻式存储器(诸如，相变RAM(PRAM)、磁RAM(MRAM)和电阻式RAM (RRAM))。
根据示例实施例，存储器单元阵列310可包括第一存储器区域和第二存 储器区域。例如，第一存储器区域可表示存储普通数据的区域，第二存储器 区域可表示存储安全数据的区域。换句话说，第二存储器区域可被称为安全 区域。安全数据可包括要求安全性的各种类型的数据(诸如，用户密码或操 作系统的内核)中的至少一种。
根据示例实施例，存储器装置300可包括安全管理电路370。为了保护 存储在存储器装置300中的安全数据，安全管理电路370可限制对存储器单 元阵列310的存储安全数据的安全区域的外部访问。
为此，安全管理电路370可存储保护密钥(guard key)。在一些实施例中， 在保护密钥注入阶段，安全管理电路370可从存储器装置300外部接收保护 密钥并存储保护密钥。在一些实施例中，在保护密钥更新阶段，安全管理电 路370可从存储器装置300外部接收保护密钥并更新先前存储的保护密钥。 将参照图5和图6更详细地描述保护密钥注入阶段和保护密钥更新阶段。
当接收到对存储器单元阵列310的安全区域的数据操作命令时，安全管 理电路370可通过将保护密钥与从存储控制器200接收的密码PW进行比较， 来限制对存储器单元阵列310的安全区域的数据操作。数据操作可包括数据 写入操作和/或数据读取操作。在一些实施例中，响应于密码PW与保护密钥 一致(例如，匹配和/或相关)，安全管理电路370可控制存储器装置300，使 得存储器装置300对存储器单元阵列310的安全区域执行数据操作。在一些 实施例中，响应于密码PW与保护密钥不一致(例如，不匹配和/或不相关)， 安全管理电路370可控制存储器装置300，使得存储器装置300不对存储器 单元阵列310的安全区域执行数据操作。此外，在一些实施例中，响应于密 码PW与保护密钥不一致，安全管理电路370可向存储器控制器200输出报 警信号Alert。在一些实施例中，响应于接收到对存储器单元阵列310的安全 区域的数据操作命令而没有接收到密码PW，安全管理电路370可控制存储 器装置300不对存储器单元阵列310的安全区域执行数据操作，并且可向存 储控制器200发送密码请求信号。将参照图9至图13更详细地描述这样的数 据操作阶段。将理解的是，在一些实施例中，如果保护密钥和密码PW彼此 匹配，则密码PW和保护密钥可以是一致的，但是本发明构思不限于此。在 一些实施例中，如果密码PW与保护密钥之间存在相关性，则可认为这两个 元素一致。例如，如果可从密码PW导出保护密钥，则密码PW可与保护密 钥一致，反之亦然。例如，密码PW可以是保护密钥的哈希值，或者保护密 钥可以是密码PW的哈希值。
为了识别数据操作命令是否是对存储器单元阵列310的安全区域的命令， 安全管理电路370可将区域信息与由存储控制器200提供的地址ADDR进行 比较。区域信息可表示与存储器单元阵列310的安全区域有关的信息。在一 些实施例中，区域信息可包括对应于存储器单元阵列310的安全区域的起始 地址和安全区域的大小。此外，在一些实施例中，区域信息可包括对应于存 储器单元阵列310的安全区域的起始地址和结束地址。在一些实施例中，在 存储器区域分配阶段，安全管理电路370可存储区域信息。将参照图7、图8 和图14更详细地描述存储器区域分配阶段。
根据示例实施例，存储器装置300可包括管理存储器单元阵列310的安 全区域的安全管理电路370，由此数据处理系统10不需要包括用于安全解决 方案的单独的处理器。换句话说，存储器装置300包括作为安全解决方案的 组件的安全管理电路370，由此存储器装置300可自己处理安全数据。此外， 根据示例实施例，由于数据处理系统10不需要包括用于安全解决方案的单独 的处理器，因此可降低用于实现数据处理系统10的成本。
图2示出根据本发明构思的示例实施例的存储器装置300。存储器装置 300可包括存储器单元阵列310、行解码器320、列解码器330和外围电路340， 并且外围电路340可包括数据输入/输出(I/O)电路350、控制逻辑360和安 全管理电路370。为了方便起见，尽管图2示出存储器装置300包括一个存 储器单元阵列310的示例，但是存储器单元阵列310的数量不限于此。此外， 例如，存储器装置300可包括多个存储体。关于图2的存储器装置300，将省略参照图1给出的重复描述。对于有关图2的描述还将参照图1。
存储器单元阵列310可包括布置在多条字线WL与多条位线BL相交的 区域中的多个存储器单元。在一些实施例中，多个存储器单元中的每个可以 是包括一个晶体管和一个电容器的DRAM单元。存储器单元阵列310可由行 解码器320和列解码器330驱动。在一些实施例中，存储器单元阵列310可 包括第一存储器区域312和第二存储器区域314。第一存储器区域312可表 示存储普通(例如，非安全)数据的区域，第二存储器区域314可表示存储安全数据的区域。第二存储器区域314可被称为安全区域。
行解码器320可通过外围电路340的控制从多条字线WL之中选择至少 一条字线。行解码器320可从外围电路340接收行解码器控制信号 ROW_CTRL和行地址ROW_ADDR。行解码器控制信号ROW_CTRL和行地 址ROW_ADDR可由外围电路340基于由存储器装置300外部的存储器控制 器200提供的命令CMD和地址ADDR生成。例如，当将意图被激活的字线 地址和激活命令被输入到存储器装置300时，外围电路340可激活行解码器 控制信号ROW_CTRL并生成行地址ROW_ADDR。行解码器320可基于行 解码器控制信号ROW_CTRL和行地址ROW_ADDR选择至少一条字线。连 接到所选择的字线的一组存储器单元可被认为是一个选择的页。
列解码器330可通过外围电路340的控制从位线BL之中选择至少一条 位线。由列解码器330选择的至少一条位线可连接到全局I/O线GIO。列解 码器330可从外围电路340接收列解码器控制信号COL_CTRL和列地址 COL_ADDR。例如，在激活命令之后，为了将数据存储在选择的页中或从选 择的页读取数据，可将写入命令或读取命令输入到存储器装置300。这里， 外围电路340可激活列解码器控制信号COL_CTRL并生成列地址 COL_ADDR。在一些实施例中，列解码器330可由安全管理电路370控制。 例如，响应于从存储器装置300外部输入的密码PW与保护密钥不一致，或 者响应于即使对第二存储器区域314的命令CMD已被输入，密码PW也未 被输入，安全管理电路370可向列解码器330提供访问禁止信号Proh_acc， 由此对第二存储器区域314的数据操作不可被执行。在一些实施例中，响应 于从存储器装置300外部输入的密码PW与保护密钥不一致，或者响应于即 使对第二存储器区域314的命令CMD已被输入，密码PW也未被输入，安 全管理电路370可控制外围电路340，使得外围电路340不激活列解码器控 制信号COL_CTRL。
尽管图2示出安全管理电路370向列解码器330提供访问禁止信号 Proh_acc的实施例，但是本发明构思不限于此。例如，安全管理电路370可 通过向行解码器320提供访问禁止信号Proh_acc，来不允许存储器装置300 对第二存储器区域314执行数据操作。在一些实施例中，安全管理电路370 可向行解码器320和列解码器330提供访问禁止信号Proh_acc。
外围电路340可从存储器装置300外部的存储器控制器200接收命令 CMD和地址ADDR作为输入。外围电路340可基于命令CMD和地址ADDR， 生成行解码器控制信号ROW_CTRL、行地址ROW_ADDR、列解码器控制信 号COL_CTRL和列地址COL_ADDR。外围电路340可将行解码器控制信号 ROW_CTRL和行地址ROW_ADDR提供给行解码器320，并将列解码器控制信号COL_CTRL和列地址COL_ADDR提供给列解码器330。外围电路340 可将数据DQ发送到存储器装置300的外部和/或从存储器装置300的外部接 收数据DQ。例如，外围电路340可经由数据I/O垫(pad，或称为焊盘)发 送和/或接收数据DQ。
数据I/O电路350可经由全局I/O线GIO将数据DQ发送到存储器装置 300的外部和/或从存储器装置300的外部接收数据DQ。数据I/O电路350可 具有包括I/O选通电路和数据I/O缓冲器的配置。
控制逻辑360可控制存储器装置300的整体操作。在一些实施例中，控 制逻辑360可包括命令解码器，并且可对与命令CMD相关的信号(例如， 芯片选择信号(/CS)、行地址选通信号(/RAS)、列地址选通信号(/CAS)、 写入使能信号(/WE)、时钟使能信号(CKE)等)进行解码，以内部地生成 解码的命令信号。
为了保护存储在存储器装置300中的安全数据，安全管理电路370可限 制对存储器单元阵列310的存储安全数据的第二存储器区域314的外部访问。
为此，安全管理电路370可存储保护密钥。在一些实施例中，在保护密 钥注入阶段，安全管理电路370可从存储器装置300外部接收保护密钥并存 储保护密钥。在一些实施例中，在保护密钥更新阶段，安全管理电路370可 从存储器装置300外部接收保护密钥并更新先前存储的保护密钥。将参照图 5和图6更详细地描述保护密钥注入阶段和保护密钥更新阶段。
当接收到对第二存储器区域(安全区域)314的数据操作命令时，安全 管理电路370可通过将保护密钥与从存储控制器200接收的密码PW进行比 较，来限制对第二存储器区域314的数据操作。在一些实施例中，响应于密 码PW与保护密钥一致，安全管理电路370可控制存储器装置300，使得存 储器装置300对第二存储器区域314执行数据操作。在一些实施例中，响应 于密码PW与保护密钥不一致，安全管理电路370可控制存储器装置300， 使得存储器装置300不对第二存储器区域314执行数据操作。例如，安全管 理电路370可向列解码器330提供访问禁止信号Proh_acc。此外，在一些实 施例中，响应于密码PW与保护密钥不一致，安全管理电路370可向存储器 控制器200输出报警信号Alert。在一些实施例中，响应于接收到对第二存储 器区域314的数据操作命令并且未接收到密码PW，安全管理电路370可控 制存储器装置300不对第二存储器区域314执行数据操作，并且可向存储控 制器200发送密码请求信号。将参照图9至图13更详细地描述这样的数据操 作阶段。
为了识别数据操作命令是否是对第二存储器区域314的命令，安全管理 电路370可将区域信息与由存储控制器200提供的地址ADDR进行比较。区 域信息可表示与第二存储器区域314有关的信息。在一些实施例中，区域信 息可包括对应于第二存储器区域314的起始地址和安全区域的大小。此外， 在一些实施例中，区域信息可包括对应于第二存储器区域314的起始地址和 结束地址。在一些实施例中，在存储器区域分配阶段，安全管理电路370可 存储区域信息。将参照图7、图8和图14更详细地描述存储器区域分配阶段。
安全管理电路370可在存储器装置300中以各种形式实现，并且可根据 实施例以硬件或软件的形式实现。例如，当安全管理电路370以硬件的形式 实现时，安全管理电路370可包括用于执行安全区域管理操作的电路。此外， 例如，当安全管理电路370以软件的形式实现时，存储在存储器装置300中 的程序(或指令)和/或随机I/O代码可由存储器装置300中的至少一个处理 器或控制逻辑360执行，从而执行计算操作。然而，本发明构思不限于以上 阐述的实施例，并且安全管理电路370可以以软件和硬件的组合(诸如，固 件)的形式来实现。
根据示例实施例，存储器装置300可包括管理第二存储器区域314的安 全管理电路370，由此数据处理系统10不需要包括用于安全解决方案的单独 的处理器。换句话说，存储器装置300可包括作为用于安全解决方案的组件 的安全管理电路370，由此存储器装置300可自己处理安全数据。此外，根 据示例实施例，由于数据处理系统10不需要包括用于安全解决方案的单独的 处理器，因此可降低用于实现数据处理系统10的成本。
图3示出根据本发明构思的示例实施例的安全管理电路370。安全管理 电路370可包括安全控制电路372、地址比较电路374、第一存储器375、密 码比较电路376和第二存储器377。关于图3的安全管理电路370，将省略参 照图1和图2给出的重复描述。对于有关图3的描述还将参照图1和图2。
第一存储器375可存储区域信息Info_Reg。在一些实施例中，在存储器 区域分配阶段，第一存储器375可存储或更新区域信息Info_Reg。在一些实 施例中，在数据操作阶段，第一存储器375可将区域信息Info_Reg提供给地 址比较电路374。第一存储器375可包括各种类型的易失性存储器和各种类 型的非易失性存储器中的至少一个。
地址比较电路374可通过将区域信息Info_Reg与由存储器控制器200提 供的地址ADDR进行比较，来确定接收的命令是否是对存储器单元阵列310 的第二存储器区域314的命令。在一些实施例中，地址比较电路374可通过 将区域信息Info_Reg与地址ADDR进行比较来生成区域比较结果Comp_Reg。 区域比较结果Comp_Reg可指示接收的命令是对存储器单元阵列310的第二 存储器区域314的命令还是对存储器单元阵列310的第一存储器区域312的 命令。例如，当接收的命令是对存储器单元阵列310的第二存储器区域314 的命令时，区域比较结果Comp_Reg可指示第一逻辑电平(例如，“1”)，并 且当接收的命令是对存储器单元阵列310的第一存储器区域312的命令时， 区域比较结果Comp_Reg可指示第二逻辑电平(例如，“0”)。地址比较电路 374可将区域比较结果Comp_Reg提供给安全控制电路372。
第二存储器377可存储保护密钥GK。在一些实施例中，在保护密钥注 入阶段或保护密钥更新阶段，第二存储器377可存储或更新保护密钥GK。在 一些实施例中，在数据操作阶段，第二存储器377可将保护密钥GK提供给 密码比较电路376。第二存储器377可包括各种类型的易失性存储器和各种 类型的非易失性存储器中的至少一个。第一存储器375和第二存储器377可 分别包括彼此分离的硬件存储器，而不限于此。例如，第一存储器375和第二存储器377可分别表示与一个硬件存储器中的不同区域对应的存储器。
此外，尽管图3示出第一存储器375和第二存储器377包括在安全管理 电路370中的实施例，但是本发明构思不限于此。例如，第一存储器375和/ 或第二存储器377可包括在存储器装置300中的任意存储器中或对应于存储 器装置300中的任意存储器。
密码比较电路376可通过将保护密钥GK与由存储器控制器200提供的 密码PW进行比较来生成密码比较结果Comp_PW。例如，当密码PW与保护 密钥GK一致时，密码比较结果Comp_PW可指示第一逻辑电平(例如，“1”)， 并且当密码PW与保护密钥GK不一致时，密码比较结果Comp_PW可指示 第二逻辑电平(例如，“0”)。这里，第一逻辑电平和第二逻辑电平用于描述 的方便性，并且可表示与包括在地址比较电路374的描述中的第一逻辑电平 和第二逻辑电平无关的电平。密码比较电路376可将密码比较结果Comp_PW 提供给安全控制电路372。
安全控制电路372可基于由地址比较电路374提供的区域比较结果 Comp_Reg和由密码比较电路376提供的密码比较结果Comp_PW，控制存储 器装置300的数据操作。在一些实施例中，响应于从存储器控制器200输入 的密码PW与保护密钥GK不一致，安全控制电路372可将报警信号Alert 输出到存储器装置300的外部，并且可将访问禁止信号Proh_acc提供给列解 码器330。此外，在一些实施例中，响应于接收到的命令是对第二存储器区 域314的命令并且密码PW未从存储器控制器200输入，安全控制电路372 可将访问禁止信号Proh_acc提供给列解码器330。
安全控制电路372、地址比较电路374和密码比较电路376中的每个可 在存储器装置300中以各种形式实现，并且可根据实施例以硬件或软件的形 式实现。然而，本发明构思不限于以上阐述的实施例，并且安全控制电路372、 地址比较电路374和密码比较电路376中的每个可以以软件和硬件的组合(诸 如，固件)的形式来实现。
图4A至图4D各自示出根据本发明构思的示例实施例的存储器单元阵列 310。对于有关图4A至图4D的描述，还将参照图3。
参照图4A，存储器单元阵列310可包括第一存储器区域312和第二存储 器区域314。第一存储器区域312和第二存储器区域314可基于与其连接的 字线彼此划分和/或区分。换句话说，第一存储器区域312和第二存储器区域 314可基于行地址彼此划分和/或区分。这里，区域信息Info_Reg可包括第二 存储器区域314的起始行地址和第二存储器区域314的大小。在一些实施例 中，区域信息Info_Reg可包括第二存储器区域314的起始行地址和结束行地 址。
参照图4B，存储器单元阵列310可包括多个第一存储器区域312_1和 312_2以及多个第二存储器区域314_1和314_2。多个第一存储器区域312_1 和312_2以及多个第二存储器区域314_1和314_2可基于与其连接的字线彼 此划分和/或区分。换句话说，多个第一存储器区域312_1和312_2以及多个 第二存储器区域314_1和314_2可基于行地址彼此划分和/或区分。这里，区 域信息Info_Reg可包括多个第二存储器区域314_1和314_2中的每个的大小 和起始行地址。在一些实施例中，区域信息Info_Reg可包括多个第二存储器 区域314_1和314_2中的每个的起始行地址和结束行地址。
参照图4C，存储器单元阵列310可包括第一存储器区域312和第二存储 器区域314。第一存储器区域312和第二存储器区域314可基于与其连接的 位线彼此划分和/或区分。换句话说，第一存储器区域312和第二存储器区域 314可基于列地址彼此划分和/或区分。这里，区域信息Info_Reg可包括第二 存储器区域314的起始列地址和第二存储器区域314的大小。在一些实施例 中，区域信息Info_Reg可包括第二存储器区域314的起始列地址和结束列地 址。
参照图4D，存储器单元阵列310可包括多个第一存储器区域312_1和 312_2以及多个第二存储器区域314_1和314_2。多个第一存储器区域312_1 和312_2以及多个第二存储器区域314_1和314_2可基于与其连接的位线彼 此划分和/或区分。换句话说，多个第一存储器区域312_1和312_2以及多个 第二存储器区域314_1和314_2可基于列地址彼此划分和/或区分。这里，区 域信息Info_Reg可包括多个第二存储器区域314_1和314_2中的每个的大小 和起始列地址。在一些实施例中，区域信息Info_Reg可包括多个第二存储器 区域314_1和314_2中的每个的起始列地址和结束列地址。
图4E示出根据本发明构思的示例实施例的多个存储体。对于有关图4E 的描述，还将参照图2和图3。
存储器装置300可包括多个存储体。多个存储体可包括多个第一区域存 储体312_1、……和312_N以及多个第二区域存储体314_1、……和314_M (其中，N和M中的每个是大于1的自然数)。多个第一区域存储体 312_1、……和312_N可存储普通(例如，非安全)数据，多个第二区域存 储体314_1、……和314_M可存储安全数据。这里，区域信息Info_Reg可包 括关于多个第二区域存储体314_1、……和314_M的信息。
图5示出根据本发明构思的示例实施例的处于保护密钥注入阶段或保护 密钥更新阶段的数据处理系统10。关于数据处理系统10，将省略参照图1给 出的重复描述。对于有关图5的说明，还将参照图1。
在保护密钥注入阶段或保护密钥更新阶段，主机100可生成保护密钥GK。 主机100可自己生成保护密钥GK或者通过从主机100的用户接收输入来生 成保护密钥GK。在一些实施例中，主机100可以以规律的间隔生成新的保护 密钥GK。例如，主机100可通过以规律的间隔生成新的保护密钥GK来提高 数据处理系统10的安全性。主机100可将生成的保护密钥GK提供给存储器 控制器200。
存储器控制器200可将保护密钥GK提供给安全管理电路370。在一些 实施例中，在将保护密钥GK提供给安全管理电路370之前，存储器控制器 200可将通知保护密钥注入阶段或保护密钥更新阶段的模式信号提供给存储 器装置300。例如，存储器控制器200可经由命令线将模式信号提供给存储 器装置300。
安全管理电路370可存储或更新从存储器控制器200接收的保护密钥 GK。例如，第二存储器377可存储接收的保护密钥GK，或者可基于接收的 保护密钥GK更新现有的保护密钥。
图6示出根据本发明构思的示例实施例的保护密钥注入阶段或保护密钥 更新阶段的流程图。为了方便起见，主机100和存储器控制器200将被统称 为主机系统150。对于有关图6的描述，还将参照图5。
主机系统150可生成保护密钥GK(S120)。
主机系统150可将生成的保护密钥GK发送到安全管理电路370(S140)。
安全管理电路370可将接收的保护密钥GK存储在第二存储器377中 (S160)。例如，在保护密钥注入阶段，安全管理电路370可将接收的保护密 钥GK新存储在第二存储器377中。这样，第一次将保护密钥GK存储在第 二存储器377中的步骤将被称为保护密钥注入。例如，在保护密钥更新阶段， 安全管理电路370可通过使用接收的保护密钥GK替换存储在第二存储器377 中的现有的保护密钥来更新保护密钥GK。在一些实施例中，安全管理电路370可存储从保护密钥GK导出的值(例如，保护密钥GK的哈希值)而不是 保护密钥GK本身。
图7示出根据本发明构思的示例实施例的处于存储器区域分配阶段的数 据处理系统10。关于数据处理系统10，将省略参照图1给出的重复描述。对 于有关图7的描述，还将参照图1。
在存储器区域分配阶段中，主机100可分配虚拟存储器区域。虚拟存储 器区域可对应于存储器装置300的存储器单元阵列310的第二存储器区域(或 安全区域)。主机100可将与所分配的虚拟存储器区域对应的虚拟地址V/A 提供给存储器控制器200。在一些实施例中，虚拟地址V/A可包括所分配的 虚拟存储器区域的起始虚拟地址和结束虚拟地址。在一些实施例中，虚拟地 址V/A可包括所分配的虚拟存储器区域的起始虚拟地址和大小。
存储器控制器200可将虚拟地址V/A映射到物理地址P/A。为此，存储 器控制器200可存储包括分别对应于多个虚拟地址的物理地址的映射表。
如参照前面的附图所述，安全管理电路370可存储器区域信息Info_Reg， 并且可基于区域信息Info_Reg来控制存储器装置300。为了允许存储器装置 300生成并存储与虚拟存储器区域对应的区域信息Info_Reg，存储控制器200 可将写入命令CMD_wr发送到存储器装置300。在一些实施例中，为了将存 储器区域分配阶段通知给存储器装置300，存储器控制器200可在发送写入 命令CMD_wr之前或者在发送写入命令CMD_wr的同时，经由命令线将模式 信号发送到存储器装置300。在发送写入命令CMD_wr之后或者在发送写入 命令CMD_wr的同时，存储器控制器200可经由地址线将基于虚拟地址V/A 映射的物理地址P/A提供给存储器装置300。
安全管理电路370可基于从存储器控制器200接收的物理地址P/A来生 成区域信息Info_Reg，并且可将生成的区域信息Info_Reg存储在第一存储器 375中。区域信息Info_Reg可表示与存储器单元阵列310的安全区域有关的 信息。
图8示出根据本发明构思的示例实施例的存储器区域分配阶段的流程图。 为了方便起见，主机100和存储器控制器200将被统称为主机系统150。对 于有关图8的描述，还将参照图7。
主机系统150可分配虚拟存储器区域(S210)。
主机系统150可将与虚拟存储器区域对应的虚拟地址V/A映射到物理地 址P/A(S220)。例如，主机系统150可通过基于存储在存储器控制器200中 的映射表将虚拟地址V/A映射到物理地址P/A，来获得与虚拟存储器区域对 应的物理地址P/A。
主机系统150可将写入命令CMD_wr发送到存储器装置300(S230)。
主机系统150可将被映射的物理地址P/A发送到存储器装置300(S240)。 例如，主机系统150可将物理地址P/A发送到安全管理电路370。
安全管理电路370可基于接收到的物理地址P/A生成区域信息Info_Reg， 并且可将生成的区域信息Info_Reg存储在第一存储器375中(S250)。
通过图8中所示的根据示例实施例的存储器区域分配阶段，数据处理系 统10的主机系统150和存储器装置300二者可将普通存储器区域识别为存储 器单元阵列310的第二存储器区域(安全区域)314。
图9示出根据本发明构思的示例实施例的处于数据操作阶段的数据处理 系统10。关于数据处理系统10，将省略参照图1给出的重复描述。对于有关 图9的描述，还将参照图1和图2。
主机100可将请求REQ发送到存储器控制器200。例如，主机100可向 存储器控制器200发送数据操作请求(诸如，数据读取请求或数据写入请求)。
存储器控制器200可基于主机100的请求REQ，将命令CMD、地址ADDR 和数据DQ发送到存储器装置300。当发送对存储器单元阵列310的第二存储 器区域(安全区域)314的数据读取命令时，存储控制器200可将密码PW提 供给存储器装置300。存储器控制器200可在主机100的控制下将密码PW提 供给存储器装置300。在一些实施例中，主机100可从计算系统的另一组件 接收密码PW。然而，本发明构思不限于此，并且在一些实施例中，主机100 可从主机100的用户接收密码PW。例如，存储器控制器200可将密码PW提 供给安全管理电路370。
地址比较电路374可通过将存储的区域信息Info_Reg与存储器控制器 200提供的地址ADDR进行比较，来生成区域比较结果Comp_Reg。地址比 较电路374可将区域比较结果Comp_Reg提供给安全控制电路372。
密码比较电路376可通过将存储的保护密钥与由存储器控制器200提供 的密码PW进行比较来生成密码比较结果Comp_PW。密码比较电路376可将 密码比较结果Comp_PW提供给安全控制电路372。
安全控制电路372可基于区域比较结果Comp_Reg和密码比较结果 Comp_PW执行控制操作。例如，响应于密码PW与保护密钥不一致，安全控 制电路372可将报警信号Alert提供给存储器控制器200，并且可控制存储器 装置300，使得存储器装置300不对第二存储器区域314执行数据操作。例 如，安全控制电路372可将访问禁止信号Proh_acc提供给列解码器330。此 外，例如，响应于尽管没有密码PW的输入，但是接收到对第二存储器区域 314的数据操作命令，安全控制电路372可将密码请求信号提供给存储控制 器200，并且可控制存储器装置300，使得存储器装置300不对第二存储器区 域314执行数据操作。例如，安全控制电路372可将访问禁止信号Proh_acc 提供给列解码器330。
将通过参照图10至图13假设各种情况来描述数据处理系统10的数据操 作阶段。
图10示出根据本发明构思的示例实施例的数据操作阶段的流程图。具体 地讲，图10示出在发送命令信号之前首先发送密码并且密码与保护密钥一致 的情况的流程图。为了方便起见，主机100和存储器控制器200将被统称为 主机系统150。对于有关图10的描述，还将参照图2、图3和图9。
主机100可生成对存储器装置300中的存储器单元阵列310的第二存储 器区域314的数据操作请求(S310)。主机100可将数据操作请求提供给存储 器控制器200。
主机系统150可将密码PW发送到安全管理电路370(S320)。在一些实 施例中，存储器控制器200可经由命令线将密码PW发送到存储器装置300。
安全管理电路370可将存储的保护密钥GK与从存储器控制器200接收 的密码PW进行比较(S330)。在一些实施例中，安全管理电路370中的密码 比较电路376可将保护密钥GK与密码PW进行比较。保护密钥GK可被存 储在安全管理电路370中的第二存储器377中，并且可通过已参照图5和图 6描述的保护密钥注入阶段或保护密钥更新阶段已被存储在第二存储器377 中。在一些实施例中，安全管理电路370可通过使用哈希函数将保护密钥GK 与密码PW进行比较。
将通过假设密码PW与保护密钥GK一致的情况来描述下面的处理。将 参照图12描述密码PW与保护密钥GK不一致的情况。
安全管理电路370可将锁定解除通知信号发送到主机系统150(S340)。 锁定解除通知信号可以是指示由于解除了第二存储器区域314的锁定，所以 能够执行对第二存储器区域314的数据操作的信号。S340的处理是可选的并 且可被省略。
主机系统150可将用于数据操作的命令CMD、数据DQ和地址ADDR 发送到存储器装置300(S350)。
安全管理电路370可控制存储器装置300，使得存储器装置300基于命 令CMD、数据DQ和地址ADDR执行数据操作(S360)。
这样，响应于密码PW与保护密钥GK一致，存储器装置300可对作为 安全区域的第二存储器区域314执行数据操作。
图11示出根据本发明构思的示例实施例的数据操作阶段的流程图。具体 地讲，图11示出在发送密码之前首先发送命令信号并且密码与保护密钥一致 的情况的流程图。为了方便起见，主机100和存储器控制器200将被统称为 主机系统150。对于有关图11的描述，还将参照图2、图3和图9。
主机100可生成对存储器装置300中的存储器单元阵列310的第二存储 器区域314的数据操作请求(S410)。主机100可将数据操作请求提供给存储 器控制器200。
主机系统150可将用于数据操作的命令CMD、数据DQ和地址ADDR 发送到存储器装置300(S420)。
安全管理电路370可将接收到的地址ADDR与区域信息Info_Reg进行 比较(S430)。在一些实施例中，安全管理电路370中的地址比较电路374可 将地址ADDR与区域信息Info_Reg进行比较。区域信息Info_Reg可被存储 在安全管理电路370中的第一存储器375中，并且可通过参照图7、图8和 图14描述的存储器区域分配阶段已被存储在第一存储器375中。
将通过假设作为地址ADDR与区域信息Info_Reg之间的比较的结果， 命令CMD是对作为安全区域的第二存储器区域314的命令的情况来描述以 下处理。
安全管理电路370可控制存储器装置300，使得存储器装置300允许或 拒绝数据操作。
安全管理电路370可将密码请求信号发送到主机系统150(S440)。密码 请求信号可表示请求存储器装置300发送密码的信号。S440的处理是可选的 并且可被省略。
主机系统150可将密码PW发送到安全管理电路370(S450)。在一些实 施例中，存储器控制器200可经由命令线将密码PW发送到存储器装置300。
安全管理电路370可将存储的保护密钥GK与从存储器控制器200接收 的密码PW进行比较(S460)。在一些实施例中，安全管理电路370中的密码 比较电路376可将保护密钥GK与密码PW进行比较。保护密钥GK可被存 储在安全管理电路370中的第二存储器377中，并且可通过已参照图5和图 6描述的保护密钥注入阶段或保护密钥更新阶段已被存储在第二存储器377 中。在一些实施例中，安全管理电路370可通过使用哈希函数将保护密钥GK 与密码PW进行比较。
将通过假设密码PW与保护密钥GK一致的情况来描述下面的处理。将 参照图13描述密码PW与保护密钥GK不一致的情况。
安全管理电路370可控制存储器装置300，使得存储器装置300基于命 令CMD、数据DQ和地址ADDR执行数据操作(S470)。
这样，响应于密码PW与保护密钥GK一致，存储器装置300可对作为 安全区域的第二存储器区域314执行数据操作。
图12示出根据本发明构思的示例实施例的数据操作阶段的流程图。具体 地讲，图12示出在发送命令信号之前首先发送密码并且密码与保护密钥不一 致的情况的流程图。为了方便起见，主机100和存储器控制器200将被统称 为主机系统150。对于有关图12的描述，还将参照图2、图3和图9。
主机100可生成对存储器装置300中的存储器单元阵列310的第二存储 器区域314的数据操作请求(S510)。主机100可将数据操作请求提供给存储 器控制器200。
主机系统150可将密码PW发送到安全管理电路370(S520)。在一些实 施例中，存储器控制器200可经由命令线将密码PW发送到存储器装置300。
安全管理电路370可将存储的保护密钥GK与从存储器控制器200接收 的密码PW进行比较(S530)。在一些实施例中，安全管理电路370中的密码 比较电路376可将保护密钥GK与密码PW进行比较。保护密钥GK可被存 储在安全管理电路370中的第二存储器377中，并且可通过已参照图5和图 6描述的保护密钥注入阶段或保护密钥更新阶段已被存储在第二存储器377 中。在一些实施例中，安全管理电路370可通过使用哈希函数将保护密钥GK 与密码PW进行比较。
将通过假设密码PW与保护密钥GK不一致的情况来描述以下处理。密 码PW与保护密钥GK一致的情况已经参照图10进行了描述。
安全管理电路370可将报警信号Alert发送到主机系统150(S540)。报 警信号Alert可以是指示对第二存储器区域314的数据操作不能执行和/或不 被允许执行的信号。
主机系统150可将用于数据操作的命令CMD、数据DQ和地址ADDR 发送到存储器装置300(S550)。
即使存储器装置300已经接收到命令CMD、数据DQ和地址ADDR，安 全管理电路370也可控制存储器装置300，使得存储器装置300不执行数据 操作(S560)。例如，安全管理电路370可控制行解码器320和/或列解码器 330，使得数据不被写入到存储器单元阵列310的第二存储器区域314或不从 存储器单元阵列310的第二存储器区域314被读取。
这样，响应于密码PW与保护密钥GK不一致，存储器装置300可不对 作为安全区域的第二存储器区域314执行数据操作。因此，存储器装置300 可阻止(或限制)对第二存储器区域314的未经授权的外部访问。因此，可 保护第二存储器区域314，并且可保护存储在第二存储器区域314中的安全 数据。
图13示出根据本发明构思的示例实施例的数据操作阶段的流程图。具体 地讲，图13示出在发送密码之前首先发送命令信号并且密码与保护密钥不一 致的情况的流程图。为了方便起见，主机100和存储器控制器200将被统称 为主机系统150。对于有关图13的描述，还将参照图2、图3和图9。
主机100可生成对存储器装置300中的存储器单元阵列310的第二存储 器区域314的数据操作请求(S610)。主机100可将数据操作请求提供给存储 器控制器200。
主机系统150可将用于数据操作的命令CMD、数据DQ和地址ADDR 发送到存储器装置300(S620)。
安全管理电路370可将接收的地址ADDR与区域信息Info_Reg进行比 较(S630)。在一些实施例中，安全管理电路370中的地址比较电路374可将 地址ADDR与区域信息Info_Reg进行比较。区域信息Info_Reg可被存储在 安全管理电路370中的第一存储器375中，并且可通过参照图7、图8和图 14描述的存储器区域分配阶段已被存储在第一存储器375中。
将通过假设作为地址ADDR和区域信息Info_Reg之间的比较的结果， 命令CMD是对作为安全区域的第二存储器区域314的命令的情况来描述以 下处理。
安全管理电路370可将密码请求信号发送到主机系统150(S640)。密码 请求信号可表示请求存储器装置300发送密码的信号。S640的处理是可选的 并且可被省略。
主机系统150可将密码PW发送到安全管理电路370(S650)。在一些实施 例中，存储器控制器200可经由命令线将密码PW发送到存储器装置300。
安全管理电路370可将存储的保护密钥GK与从存储器控制器200接收 的密码PW进行比较(S660)。在一些实施例中，安全管理电路370中的密码 比较电路376可将保护密钥GK与密码PW进行比较。保护密钥GK可被存 储在安全管理电路370中的第二存储器377中，并且可通过已参照图5和图 6描述的保护密钥注入阶段或保护密钥更新阶段已被存储在第二存储器377 中。在一些实施例中，安全管理电路370可通过使用哈希函数将保护密钥GK 与密码PW进行比较。
将通过假设密码PW与保护密钥GK不一致的情况来描述以下处理。密 码PW与保护密钥GK一致的情况已经参照图11进行了描述。
即使存储器装置300已经接收到命令CMD、数据DQ和地址ADDR，安 全管理电路370也可控制存储器装置300，使得存储器装置300不执行数据 操作(S670)。例如，安全管理电路370可控制行解码器320和/或列解码器 330，使得数据不被写入到存储器单元阵列310的第二存储器区域314或不从 存储器单元阵列310的第二存储器区域314被读取。
这样，响应于密码PW与保护密钥GK不一致，存储器装置300可不对 作为安全区域的第二存储器区域314执行数据操作。因此，存储器装置300 可阻止(或限制)对第二存储器区域314的未经授权的外部访问。因此，可 保护第二存储器区域314，并且可保护存储在第二存储器区域314中的安全 数据。
图14示出根据本发明构思的示例实施例的存储器区域分配阶段的流程 图。为了方便起见，主机100和存储器控制器200将被统称为主机系统150。 对于有关图14的描述，还将参照图3和图7。
安全管理电路370可分配将被用作存储器单元阵列310中的第二存储器 区域(安全区域)314的存储器区域，从而获得与第二存储器区域314对应 的物理地址P/A(S710)。
安全管理电路370可基于获得的物理地址P/A生成区域信息Info_Reg， 并且可将生成的区域信息Info_Reg存储在第一存储器375中(S720)。
安全管理电路370可将与获得的物理地址P/A有关的信息发送到主机系 统150(S730)。
主机系统150可将接收的物理地址P/A映射到虚拟地址V/A(S740)。 例如，主机系统150可通过基于存储在存储器控制器200中的映射表将物理 地址P/A映射到虚拟地址V/A，来获得与第二存储器区域314对应的虚拟地 址V/A。
通过图14中所示的根据示例实施例的存储器区域分配阶段，数据处理系 统10的主机系统150和存储器装置300二者可将普通存储器区域识别为存储 器单元阵列310的第二存储器区域(安全区域)314。
图15示出根据本发明构思的示例实施例的存储器装置1300的结构。图 15示出高带宽存储器(HBM)类型的存储器装置1300，HBM类型的存储器 装置包括具有彼此独立的接口的大量通道，并且因此具有增加的带宽。
存储器装置1300可包括大量的层。作为示例，存储器装置1300可包括 缓冲裸片1310和堆叠在缓冲裸片1310上的至少一个核裸片1320。例如，第 一核裸片1321可包括第一通道CELL_CH1和第三通道CELL_CH3，第二核 裸片1322可包括第二通道CELL_CH2和第四通道CELL__CH4，第三核裸片 1323可包括第五通道CELL_CH5和第七通道CELL_CH7，第四核裸片1324 可包括第六通道CELL_CH6和第八通道CELL_CH8。
缓冲裸片1310可与存储器控制器(例如，存储器控制器200)通信，从 存储器控制器接收命令、地址和数据，并且将接收的命令、地址和数据提供 给至少一个核裸片1320。缓冲裸片1310可经由导电装置(诸如，形成在其 外表面上的凸块)与存储器控制器通信。缓冲裸片1310可缓冲命令、地址和 数据，因此，存储器控制器可通过仅驱动缓冲裸片1310的负载而与至少一个 核裸片1320接口连接。
此外，存储器装置1300可包括穿透多个层的大量的硅通孔(TSV)1330。 TSV 1330可与通道CELL_CH1至CELL_CH8对应地布置，并且当通道 CELL_CH1至CELL_CH8中的每个具有128位的带宽时，TSV 1330可包括 用于1024位数据I/O的组件。
缓冲裸片1310可包括TSV区域1312、物理(PHY)区域1313和直接 访问(DA)区域1314。TSV区域1312是其中形成用于与至少一个核裸片1320 通信的TSV 1330的区域。此外，PHY区域1313是包括用于与存储器装置1300 外部的存储器控制器通信的大量的I/O电路的区域，并且来自存储器控制器 的各种信号可经由PHY区域1313提供给TSV区域1312，并且可经由TSV 1330提供给至少一个核裸片1320。
根据示例实施例，安全管理电路(SMC)1370可在缓冲裸片1310中实 现。安全管理电路1370可具有与参照图1至图14描述的安全管理电路370 对应的配置。
在存储器装置1300的测试模式中，DA区域1314可经由布置在存储器 装置1300的外表面上的导电装置与存储器装置1300外部的测试器直接通信。 由测试器提供的各种信号可经由DA区域1314和TSV区域1312被提供给至 少一个核裸片1320。在一些实施例中，在可通过修改获得的实施例中，由测 试器提供的各种信号可经由DA区域1314、PHY区域1313和TSV区域1312 被提供给至少一个核裸片1320。
图16示出根据本发明构思的示例实施例的计算系统2000。计算系统2000 可包括电连接到系统总线2600的存储器系统2100、CPU 2200、用户接口2300 和非易失性存储装置(NVM)2400。存储器系统2100、CPU 2200、用户接 口2300和非易失性存储装置2400可经由系统总线2600彼此通信。尽管没有 在图中示出，但是计算系统2000还可包括允许与视频卡、声卡、存储卡、 USB装置等通信或与其他电子装置通信的端口。计算系统2000可被实现为个人计算机或便携式电子装置(诸如，笔记本计算机、移动电话、个人数字助 理(PDA)、相机等)。
CPU 2200可执行特定的计算或任务。例如，CPU 2200可包括微处理器 或GPU。CPU2200还可连接到扩展总线(诸如，外围组件互连(PCI)总线)。
用户接口2300可包括用于从用户接收输入信号的输入装置(诸如，键盘、 小键盘、鼠标等)，并且可包括用于将输出信号提供给用户的输出装置(诸如， 打印机、显示装置等)。
例如，非易失性存储装置2400可包括非易失性存储器装置(诸如，电可 擦除可编程只读存储器(EEPROM)、闪存、相变随机存取存储器(PRAM)、 电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存 取存储器(PoRAM)、磁随机存取存储器(MRAM)和/或铁电随机存取存储 器(FRAM))和/或可包括磁盘等。
存储器系统2100可包括存储器控制器2120和DRAM装置2110。DRAM 装置2110可包括安全管理电路2112。安全管理电路2112可具有与参照图1 至图14描述的安全管理电路370对应的配置。
根据示例实施例，DRAM装置2110可包括处理和管理安全数据的安全 管理电路2112，由此计算系统2000可不包括用于安全解决方案的单独的处 理器。因此，根据示例实施例，可降低用于实现计算系统2000的成本。
将理解，尽管可在此使用术语“第一”、“第二”等来描述本发明构思的 示例实施例中的构件、区域、层、部分、区段、组件和/或元件，但是这些构 件、区域、层、部分、区段、组件和/或元件不应受这些术语的限制。这些术 语仅用于将一个构件、区域、部分、区段、组件或元件与另一个构件、区域、 部分、区段、组件或元件区分开来。因此，在不脱离本发明构思的范围的情 况下，下面描述的第一构件、第一区域、第一部分、第一区段、第一组件或 第一元件也可称为第二构件、第二区域、第二部分、第二区段、第二组件或 第二元件。例如，在不脱离本发明构思的范围的情况下，第一元件也可被称 为第二元件，类似地，第二元件也可被称为第一元件。
为了易于描述，在此可使用空间相对术语(诸如，“在…之下”、“在…下 方”、“下面的”、“在…之上”、“上面的”等)来描述附图中示出的一个元件 或特征与另外的一个或多个元件或特征的关系。将理解，空间相对术语意图 包含除了附图中描绘的方位以外的装置在使用或操作中的不同方位。例如， 如果附图中的装置翻转，则被描述为在其他元件或特征“之下”或“下方” 的元件将随后被定位为在其他元件或特征“之上”。因此，示例性术语“在…… 下方”可包括上方和下方两种方位。装置可以以其他方式定位(旋转90度或 在其他方位)，并且相应地解释在此使用的空间相对描述符。
在此使用的术语仅用于描述特定实施例的目的，而不意图限制示例实施 例。如在此使用的，除非上下文另有明确指示，否则单数形式也意图包括复 数形式。还将理解，当在此被使用时，术语“包括”和/或“包含”说明存在 阐述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个 或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语) 具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还 将理解，除非在此明确地如此定义，否则术语(诸如在通用词典中定义的术 语)应被解释为具有与它们在本说明书的上下文和相关领域中的含义一致的 含义，并且将不被理想化或过于形式化地理解。
如在此使用的，术语“和/或”包括相关所列项中的一个或多个的任何和 所有组合。当诸如“……中的至少一个”的表述在一列元素之后时，该表述 修饰整列元素而不是修饰列中的单个元素。
在附图中，由于例如制造技术和/或公差导致的所示形状的变化将被预期。 因此，本发明构思的示例实施例不应被解释为限于在此示出的区域的特定形 状，而是可被解释为包括例如由制造工艺导致的形状偏差。例如，示出为矩 形形状的蚀刻区域可以是圆形或特定弯曲形状。因此，附图中示出的区域本 质上是示意性的，并且附图中示出的区域的形状意图示出装置的区域的特定 形状，而不意图限制本发明构思的范围。
将理解，当元件被称为“连接”或“结合”到另一元件时，它可直接“连 接”或直接“结合”到另一元件，或者可存在中间元件。相反，当元件被称 为“直接连接”或“直接结合”到另一元件时，不存在中间元件。用于描述 元件或层之间的关系的其他词语应以类似的方式解释(例如，“在...之间”与 “直接在...之间”，“邻近”与“直接邻近”，“在......之上”与“直接在...之 上”)。
当某个示例实施例可被不同地实现时，可以以与描述的顺序不同地执行 特定的处理顺序。例如，两个连续描述的处理可基本上同时地执行或者以与 描述的顺序相反的顺序执行。
相同的标号始终表示相同的元件。因此，即使在相应的附图中既没有提 及也没有描述，也可参照其他附图描述相同或相似的标号。此外，可参照其 他附图来描述未由参考标号表示的元件。
虽然已经参照本发明构思的实施例具体地示出和描述了本发明构思，但 是本领域技术人员将理解，在不脱离所附权利要求的精神和范围的情况下， 可在其中进行形式和细节的各种改变。此外，应当理解，在此使用的特定术 语仅用于描述实施例的目的，而不意图限制本发明构思。因此，本发明构思 的范围应当由所附权利要求及其等同物限定。

Claims (20)

1.一种存储器装置，包括：
存储器单元阵列，包括被配置为存储安全数据的安全区域；以及
安全管理电路，被配置为：存储保护密钥，并且响应于接收到对安全区域的数据操作命令，通过将保护密钥与由所述存储器装置接收的输入密码进行比较，限制对安全区域的数据操作。
2.根据权利要求1所述的存储器装置，其中，在保护密钥注入阶段和/或保护密钥更新阶段，安全管理电路被配置为：从所述存储器装置外部接收保护密钥并且存储保护密钥。
3.根据权利要求1所述的存储器装置，其中，在存储器区域分配阶段，安全管理电路被配置为：基于物理地址生成与安全区域有关的区域信息并且存储生成的区域信息，所述物理地址在写入命令被输入到所述存储器装置之后或者在写入命令被输入到所述存储器装置的同时被接收。
4.根据权利要求3所述的存储器装置，其中，区域信息包括对应于安全区域的起始地址和安全区域的大小。
5.根据权利要求3所述的存储器装置，其中，区域信息包括对应于安全区域的起始地址和结束地址。
6.根据权利要求1所述的存储器装置，其中，在存储器区域分配阶段，安全管理电路被配置为：分配安全区域，获得与安全区域对应的物理地址，基于获得的物理地址存储与安全区域有关的区域信息，并且将与获得的物理地址有关的信息提供到所述存储器装置外部。
7.根据权利要求1所述的存储器装置，其中，安全管理电路被配置为：响应于输入密码与保护密钥一致，控制所述存储器装置，使得所述存储器装置执行所述数据操作。
8.根据权利要求1所述的存储器装置，其中，安全管理电路被配置为：响应于输入密码与保护密钥不一致，控制所述存储器装置，使得所述存储器装置不执行所述数据操作。
9.根据权利要求8所述的存储器装置，其中，安全管理电路被配置为：响应于输入密码与保护密钥不一致，控制所述存储器装置的列解码器和/或行解码器，使得数据不被写入到存储器单元阵列和/或不从存储器单元阵列被读取。
10.根据权利要求1所述的存储器装置，其中，安全管理电路被配置为：响应于输入密码与保护密钥不一致，将报警信号输出到所述存储器装置的外部。
11.根据权利要求1所述的存储器装置，其中，安全管理电路被配置为：响应于接收到对安全区域的数据操作命令并且未接收到输入密码，拒绝对安全区域的数据操作，并且将密码请求信号输出到所述存储器装置外部。
12.根据权利要求1所述的存储器装置，其中，安全管理电路包括：
第一存储器，被配置为：存储与安全区域有关的区域信息；
第二存储器，被配置为：存储保护密钥；
地址比较电路，被配置为：从第一存储器接收区域信息，并且通过将区域信息与从所述存储器装置外部输入的地址进行比较来生成区域比较结果；
密码比较电路，被配置为：从第二存储器接收保护密钥，并且通过确定输入密码是否与保护密钥一致来生成密码比较结果；以及
安全控制电路，被配置为：基于从地址比较电路接收的区域比较结果和从密码比较电路接收的密码比较结果，限制对安全区域的数据操作和/或将报警信号输出到所述存储器装置外部。
13.根据权利要求1所述的存储器装置，其中，所述存储器装置具有其中至少一个核裸片堆叠在缓冲裸片上的结构，并且
安全管理电路在缓冲裸片中实现。
14.一种处理存储器装置的安全数据的方法，所述方法包括：
接收输入密码；
将接收的输入密码与存储在存储器装置中的保护密钥进行比较；
接收安全数据、对安全数据的数据操作命令以及与存储器单元阵列的安全区域对应的地址；
响应于保护密钥与接收的输入密码一致，基于所述数据操作命令和所述地址对安全数据执行数据操作；以及
响应于保护密钥与接收的输入密码不一致，不对安全数据执行数据操作。
15.根据权利要求14所述的方法，还包括：
响应于保护密钥与接收的输入密码不一致，将报警信号输出到存储器装置外部。
16.根据权利要求14所述的方法，还包括：
在存储器区域分配阶段接收写入命令；
接收物理地址；
基于接收的物理地址生成与安全区域有关的区域信息；以及
将生成的区域信息存储在存储器装置中的第一存储器中。
17.根据权利要求16所述的方法，其中，区域信息包括与安全区域对应的起始地址和安全区域的大小，或者包括与安全区域对应的起始地址和结束地址。
18.一种存储器装置，包括：
存储器单元阵列，包括存储非安全数据的第一存储器区域和存储安全数据的第二存储器区域；以及
安全管理电路，被配置为：存储保护密钥，接收输入密码，并且控制存储器装置，使得响应于接收到对第二存储器区域的数据操作命令，所述存储器装置响应于输入密码与保护密钥一致，对第二存储器区域执行数据操作。
19.根据权利要求18所述的存储器装置，其中，安全管理电路被配置为：
在存储器区域分配阶段，接收写入命令和物理地址，并基于接收的物理地址存储与第二存储器区域有关的区域信息；以及
在数据操作阶段，通过将区域信息与同对第二存储器区域的数据操作命令一起接收的地址进行比较，确定对第二存储器区域的数据操作命令是否是与第二存储器区域对应的命令。
20.根据权利要求18所述的存储器装置，其中，安全管理电路被配置为：响应于输入密码与保护密钥不一致，控制所述存储器装置，使得所述存储器装置不对第二存储器区域执行数据操作，并且将报警信号输出到所述存储器装置外部。
CN201910724655.6A 2018-12-04 2019-08-07 存储器装置和处理存储器装置的安全数据的方法 Pending CN111276174A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180154693A KR20200067633A (ko) 2018-12-04 2018-12-04 메모리 장치 및 그것의 보안 데이터 처리 방법
KR10-2018-0154693 2018-12-04

Publications (1)

Publication Number Publication Date
CN111276174A true CN111276174A (zh) 2020-06-12

Family

ID=70850958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910724655.6A Pending CN111276174A (zh) 2018-12-04 2019-08-07 存储器装置和处理存储器装置的安全数据的方法

Country Status (3)

Country Link
US (2) US20200176062A1 (zh)
KR (1) KR20200067633A (zh)
CN (1) CN111276174A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115577401A (zh) * 2022-11-08 2023-01-06 苏州萨沙迈半导体有限公司 闪存数据保护装置、系统以及闪存存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501027B2 (en) * 2021-02-08 2022-11-15 Micron Technology, Inc. Mechanism to support writing files into a file system mounted in a secure memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137634A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp フラッシュディスクカード
US7426644B1 (en) * 2001-12-05 2008-09-16 Advanced Micro Devices, Inc. System and method for handling device accesses to a memory providing increased memory access security
US20080189557A1 (en) * 2005-01-19 2008-08-07 Stmicroelectronics S.R.I. Method and architecture for restricting access to a memory device
WO2007014147A2 (en) * 2005-07-25 2007-02-01 Siemens Medical Solutions Usa, Inc. Method and system for monitoring medical treatment
US7509441B1 (en) * 2006-06-30 2009-03-24 Siliconsystems, Inc. Systems and methods for segmenting and protecting a storage subsystem
JP2008204582A (ja) * 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ｒａｍ
US8769637B2 (en) * 2007-03-23 2014-07-01 Sap Ag Iterated password hash systems and methods for preserving password entropy
US7979658B2 (en) * 2008-03-25 2011-07-12 Spansion Llc Secure management of memory regions in a memory
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US8922243B2 (en) * 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
US9858208B2 (en) * 2013-03-21 2018-01-02 International Business Machines Corporation System for securing contents of removable memory
KR101983481B1 (ko) * 2014-08-25 2019-08-28 가부시키가이샤 리코 전자 디바이스 및 접속 방법
US11487445B2 (en) * 2016-11-22 2022-11-01 Intel Corporation Programmable integrated circuit with stacked memory die for storing configuration data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115577401A (zh) * 2022-11-08 2023-01-06 苏州萨沙迈半导体有限公司 闪存数据保护装置、系统以及闪存存储器

Also Published As

Publication number Publication date
US20200176062A1 (en) 2020-06-04
KR20200067633A (ko) 2020-06-12
US20220230688A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US10509670B2 (en) Data storage device and operating method thereof
US9659638B1 (en) Data storage device and the operating method thereof
US10303378B2 (en) Data storage device
CN113808649A (zh) 存储器装置及其操作方法
US20220230688A1 (en) Memory devices and methods of processing security data thereof
US20180061474A1 (en) Semiconductor devices
US10545689B2 (en) Data storage device and operating method thereof
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US20170024162A1 (en) Computing system and data transferring method thereof
US9785584B2 (en) Data storage device and method thereof
US20190278704A1 (en) Memory system, operating method thereof and electronic apparatus
US10013180B1 (en) Operating methods of nonvolatile memory device and data storage device including the same
US10096371B2 (en) Data storage device and operating method thereof
CN107452423B (zh) 计算系统、非易失性存储器模块以及操作存储设备的方法
US11049542B2 (en) Semiconductor device with multiple chips and weak cell address storage circuit
CN103885906A (zh) 存储器控制器以及包括存储器控制器的存储系统
CN107301872B (zh) 半导体存储器装置的操作方法
US11609710B2 (en) Host, data storage device, data processing system and data processing method
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10203891B2 (en) Data storage device and data processing system
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210011198A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20180081582A1 (en) Data storage device and operating method thereof
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination