CN113808649A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN113808649A
CN113808649A CN202110191207.1A CN202110191207A CN113808649A CN 113808649 A CN113808649 A CN 113808649A CN 202110191207 A CN202110191207 A CN 202110191207A CN 113808649 A CN113808649 A CN 113808649A
Authority
CN
China
Prior art keywords
memory device
unique address
memory
flips
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110191207.1A
Other languages
English (en)
Inventor
郑升炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113808649A publication Critical patent/CN113808649A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
    • G06M1/00—Design features of general application
    • G06M1/27—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本申请公开了存储器装置及其操作方法。一种存储器装置包括：输入/输出电路，其被配置为从存储器控制器接收状态读取命令；翻转计数器，其被配置为对从存储器控制器接收的信号的翻转次数进行计数；以及状态寄存器，其被配置为存储存储器装置的状态信息，并被配置为向输入/输出电路输出状态信息。存储器装置还包括状态输出控制器，其被配置为响应于状态读取命令而确定由翻转计数器计数的翻转次数是否对应于参考翻转次数并控制状态寄存器以通过输入/输出电路向存储器控制器发送状态信息。

Description

存储器装置及其操作方法
技术领域
本公开涉及存储器装置，更具体地，涉及存储器装置及其操作方法。
背景技术
储存装置是在诸如计算机或智能电话之类的主机装置的控制下存储数据的装置。储存装置可以包括其中存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以是易失性存储器装置或非易失性存储器装置。
易失性存储器装置是仅在供电时才存储数据并且在切断电力供应时所存储的数据丢失的存储器装置。易失性存储器装置例如包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使切断电力也不会丢失数据的存储器装置。非易失性存储器装置例如包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。
发明内容
本公开的实施方式涉及一种能够在多个存储芯片上高效地执行状态读取的存储器装置及其操作方法。
根据实施方式的存储器装置可以包括：输入/输出电路，其被配置为从存储器控制器接收状态读取命令；翻转(toggle)计数器，其被配置为对从存储器控制器接收的信号的翻转次数进行计数；以及状态寄存器，其被配置为存储存储器装置的状态信息，并被配置为向输入/输出电路输出状态信息。存储器装置还可以包括状态输出控制器，其被配置为响应于状态读取命令而确定由翻转计数器计数的翻转次数是否对应于参考翻转次数并控制状态寄存器以通过输入/输出电路向存储器控制器发送状态信息。
根据实施方式的操作存储器装置的方法可以包括：从存储器控制器接收状态读取命令；响应于状态读取命令而对从存储器控制器接收的信号的翻转次数进行计数；以及确定计数出的翻转次数是否对应于预设的参考翻转次数。该方法还包括响应于确定而向存储器控制器输出状态寄存器中所存储的存储器装置的状态信息。
附图说明
图1是根据实施方式的存储器系统的图。
图2是示出在根据图1的存储器控制器和存储器装置之间交换的信号的图。
图3是图1的存储器装置的图。
图4是示出图3的控制逻辑的配置的框图。
图5是例示存储器控制器和存储器装置之间的操作的波形图，以描述根据实施方式的状态读取命令。
图6是例示存储器控制器和存储器装置之间的操作的波形图，以描述与图5的状态读取命令不同的根据实施方式的状态读取命令。
图7A和图7B是例示存储器控制器和存储器装置之间的操作的波形图，以描述与根据图6的状态读取命令不同的、根据实施方式的状态读取命令。
图8A和图8B是例示存储器控制器和存储器装置之间的操作的波形图，以描述与根据图7A和图7B的状态读取命令不同的、根据实施方式的状态读取命令。
图9是例示存储器控制器和存储器装置之间的操作的波形图，以描述与根据图8A和图8B的状态读取命令不同的、根据实施方式的状态读取命令。
图10是例示根据实施方式的操作存储器装置的方法的流程图。
图11是补充根据图10的操作方法的流程图。
图12是用于具体描述图1的存储器控制器的图。
图13是用于描述根据图1的存储器系统的另一实施方式的图。
具体实施方式
仅示出了根据本说明书或申请中公开的构思的实施方式的具体结构性描述或功能性描述，以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式来施行，并且描述不限于在本说明书或申请中描述的实施方式。
图1是用于描述根据实施方式的存储器系统的图。
参照图1，存储器系统1000可以包括其中存储数据的存储器装置1100，以及根据主机2000的请求来控制存储器装置1100的存储器控制器1200。
主机2000可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI-快速(PCIe)、快速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和轻载DIMM(LRDIMM)之类的各种通信方法中的至少一种与存储器系统1000通信。
存储器装置1100可以被实现为其中当切断供电时丢失数据的易失性存储器装置或其中即使切断供电也保持数据的非易失性存储器装置。存储器装置1100可以在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。例如，在编程操作期间，存储器装置1100可以从存储器控制器1200接收命令、地址和数据，并执行编程操作。在读取操作期间，存储器装置1100可以从存储器控制器1200接收命令和地址，并且向存储器控制器1200输出所读取的数据。存储器装置1100可以被称为芯片或管芯，作为结束元件工艺的单个集成芯片(IC)。
存储器系统1000可以包括其中多个存储器装置1100被分组的存储器装置组1300，并且属于每个存储器装置组1300的存储器装置1100可以通过各自的通道CH1至CHk与存储器控制器1200通信。在下文中，为了便于描述，假设在连接到一个通道的一个存储器装置组中包括四个存储器装置，但是本公开不限于此。
存储器控制器1200可以控制存储器系统1000的整体操作，并且控制主机2000和存储器装置1100之间的数据交换。例如，当从主机2000接收到命令时，存储器控制器1200可以根据接收到的命令控制存储器装置1100中连接到相应通道CH1至CHk的相应存储器装置组1300。存储器控制器1200可以根据主机2000的请求来控制连接到相应通道的存储器装置组1300中包括的存储器装置1100以编程、读取或擦除数据。另外，存储器控制器1200可以从主机2000接收数据和逻辑地址，并且将逻辑地址转换为表示存储器装置1100中实际存储数据的区域的物理地址。另外，存储器控制器1200可以将配置逻辑地址和物理地址之间的映射关系的逻辑到物理地址映射表存储在缓冲存储器(未示出)中。
存储器控制器1200可以在控制存储器装置1100的特定操作之前或期间执行用于掌握至少一个存储器装置1100的状态的状态读取操作。例如，存储器控制器1200可以向存储器装置1100发送状态读取命令，并且至少一个存储器装置1100可以响应于状态读取命令而向存储器控制器1200输出状态信息。另外，存储器控制器1200可以向存储器装置1100发送状态读取命令，以监测先前发出的命令是否完成。
图2是用于描述在根据图1的存储器控制器和存储器装置之间交换的信号的图。
参照图2，存储器控制器1200和存储器装置1100可以通过输入/输出焊盘DQ彼此交换命令、数据和/或地址。例如，输入/输出焊盘DQ可以由八条线构成以发送和接收8位的数据，并且每条线可以发送和接收1位的数据。
存储器装置1100可以通过CE#焊盘接收芯片使能信号，通过WE#焊盘接收写入使能信号，通过RE#焊盘接收读取使能信号，通过ALE焊盘接收地址锁存使能信号，通过CLE焊盘接收命令锁存使能信号，并且通过WP#焊盘接收写入保护信号。
地址锁存使能信号可以是由存储器控制器1200指示给存储器装置1100的信号，使得存储器装置1100将通过输入/输出焊盘DQ提供给存储器装置1100的地址加载到地址寄存器中。芯片使能信号可以是由存储器控制器1200指示给存储器装置1100以使能或禁用一个或更多个存储器装置的信号。命令锁存使能信号可以是由存储器控制器1200指示给存储器装置1100的信号，使得存储器装置1100将通过输入/输出焊盘DQ提供给存储器装置1100的命令加载到命令寄存器中。读取使能信号可以是由存储器控制器1200指示给存储器装置1100的信号，使得存储器装置1100向存储器控制器1200发送数据。写入使能信号可以是通知命令、地址和数据被传送的信号。
存储器装置1100可以通过RB焊盘向存储器控制器1200输出就绪/忙碌信号。就绪-忙碌信号可以表示存储器装置1100的存储器阵列是否处于活动状态。
图2示出了一个存储器装置1100和存储器控制器1200之间的连接关系。然而，输入/输出焊盘DQ、CE#焊盘、WE#焊盘、RE#焊盘、ALE焊盘、CLE焊盘、WP#焊盘可以形成一个通道，并且存储器控制器1200和存储器装置组1300之一可以通过形成的通道连接。例如，存储器装置组1300之一可以连接到CE#焊盘。
因此，当存储器控制器1200通过一个通道中所包括的输入/输出焊盘DQ发送命令、数据和/或地址时，连接到对应通道的所有存储器装置1100或在连接到对应通道的存储器装置1100当中选择的存储器装置1100可以接收命令、数据和/或地址。例如，存储器控制器1200可以通过输入/输出焊盘DQ向连接到对应输入/输出焊盘DQ的存储器装置1100发送状态读取命令，并且接收到状态读取命令的存储器装置1100中的至少一个可以响应于状态读取命令而向输入/输出焊盘DQ发送状态信息。
图3是用于具体描述图1的存储器装置的图。
参照图3，存储器装置1100可以被实现为易失性存储器装置或非易失性存储器装置。在图3中，示出了非易失性存储器装置作为实施方式，但是本实施方式不限于非易失性存储器装置。
存储器装置1100可以包括存储数据的存储器单元阵列100。存储器装置1100可以包括外围电路200，该外围电路200被配置为执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作、以及用于擦除所存储的数据的擦除操作。存储器装置1100可以包括控制逻辑300，该控制逻辑300在存储器控制器1200的控制下控制外围电路200。
存储器单元阵列100包括存储数据的多个存储器单元。例如，存储器单元阵列100可以包括至少一个平面，该平面可以包括一个或更多个存储块。在实施方式中，平面可以是在执行编程操作、读取操作或擦除操作时访问存储器区域的单位。每个存储块可以包括多个存储器单元。包括多个平面的结构可以称为多平面结构。存储器装置1100的操作所需的用户数据和信息可以存储在存储块中。可以以二维结构或三维结构来实现存储块。具有二维结构的存储块可以包括平行于基板布置的存储器单元，而具有三维结构的存储块可以包括在基板上垂直层叠的存储器单元。
外围电路200可以被配置为根据控制逻辑300的控制来执行编程操作、读取操作和擦除操作。例如，外围电路200可以包括电压发生电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250和电流感测电路260。
电压发生电路210可以响应于从控制逻辑300输出的操作信号OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压发生电路210可以在控制逻辑300的控制下生成诸如编程电压、验证电压、通过电压、读取电压和擦除电压之类的各种电压。
行解码器220可以响应于从控制逻辑300输出的行地址RADD而向连接到存储器单元阵列100的存储块当中的被选存储块的本地线LL提供操作电压Vop。本地线LL可以包括本地字线、本地漏极选择线和/或本地源极选择线。另外，本地线LL可以包括连接到存储块的各种线，诸如源极线。
页缓冲器组230可以连接到与存储器单元阵列100的存储块连接的位线BL1到BLI。页缓冲器组230可以包括连接到位线BL1到BLI的多个页缓冲器PB1到PBI。页缓冲器PB1至PBI可以响应于从控制逻辑300输出的页缓冲器控制信号PBSIGALS而操作。例如，页缓冲器PB1至PBI可以临时存储通过位线BL1至BLI接收的数据，或者在读取操作或验证操作期间可以感测位线BL1至BLI的电压或者电流。
列解码器240可以响应于从控制逻辑300输出的列地址CADD而在输入/输出电路250和页缓冲器组230之间传送数据。例如，列解码器240可以通过数据线DL与页缓冲器PB1至PBI交换数据，或者通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以通过输入/输出焊盘DQ从存储器控制器1200接收命令CMD、地址ADD和数据，并且通过输入/输出焊盘DQ向存储器控制器1200输出从存储器单元阵列100读取的数据。例如，输入/输出电路250可以向控制逻辑300传送从存储器控制器1200接收的命令CMD和地址ADD，或者与列解码器240交换数据DATA。
在读取操作或验证操作期间，电流感测电路260可以响应于允许位VRY_BIT<#>而生成参考电流，将从页缓冲器组230接收的感测电压VPB与由参考电流生成的参考电压进行比较，并输出通过信号PASS或失败信号FAIL。
控制逻辑300可以响应于通过CE#、WE#、RE#、ALE、CLE和WP#焊盘接收的信号而接收命令CMD和地址ADD。控制逻辑300可以响应于接收到命令CMD和地址ADD而生成用于控制外围电路200的控制信号，并且向外围电路200输出所生成的控制信号。例如，控制信号可以包括以下中的至少一个：操作信号OP_CMD、行地址RADD、页缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>。控制逻辑300可以向电压发生电路210输出操作信号OP_CMD，向行解码器220输出行地址RADD，向页缓冲器组230输出页缓冲器控制信号PBSIGNALS，并且向电流感测电路260输出允许位VRY_BIT<#>。另外，控制逻辑300可以响应于通过信号PASS或失败信号FAIL来确定验证操作是通过还是失败。
例如，控制逻辑300可以从输入/输出电路250接收通过输入/输出焊盘DQ从存储器控制器1200接收的状态读取命令，并且可以响应于状态读取命令而对通过RE#焊盘接收的读取使能信号的翻转次数进行计数。另外，控制逻辑300可以确定计数值是否对应于预设计数，并且响应于确定结果而向存储器控制器1200输出状态寄存器中所存储的状态信息。控制逻辑130可以被实现为硬件、软件、或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
图4是示出根据实施方式的图3的控制逻辑300的配置的框图。
参照图4，控制逻辑300可以包括翻转计数器310、状态输出控制器320和状态寄存器340。
翻转计数器310可以对通过连接到存储器控制器1200的焊盘接收的信号的翻转次数进行计数。例如，翻转计数器310可以对通过连接到存储器控制器1200的RE#焊盘接收的读取使能信号的翻转次数进行计数，并向状态输出控制器320输出所计数的翻转次数CTN。
状态寄存器340可以存储由控制逻辑300控制的存储器装置1100的状态信息SDATA。例如，状态信息SDATA可以包括关于以下中的至少一项的信息：存储器装置1100的写入保护是否被激活；存储器装置1100是否就绪-忙碌(例如，是否接收和处理新命令、地址或数据)；存储器装置1100中所包括的至少一个平面是否就绪-忙碌；或者根据在接收状态读取命令之前接收到的命令的操作是否已经失败。例如，状态寄存器340可以存储与输入/输出焊盘DQ相对应的8位的状态信息。
设置寄存器330可以存储分配给当前存储器装置1100的设置信息。例如，设置信息可以包括唯一地址LUN和/或赋予存储器装置的状态输出条件，使得存储器装置与连接到一个通道的存储器装置组中的另一存储器装置区分开。这里，状态输出条件可以包括参考翻转次数，并且参考翻转次数可以被确定为与唯一地址LUN相对应的次数。例如，当唯一地址LUN表示连接到一个通道的存储器装置组中的第一存储器装置的地址时，参考翻转次数可以确定为1，并且当唯一地址LUN表示连接到一个通道的存储器装置组中的第二存储器装置的地址时，参考翻转次数可以被确定为2。这里，参考翻转次数可以不存储在设置寄存器330中。例如，状态输出控制器320可以基于唯一地址LUN来确定参考翻转次数。
当状态输出控制器320从输入/输出电路250接收状态读取命令RS_CMD时，状态输出控制器320可以发送触发信号TS，该触发信号TS指示翻转计数器310对翻转次数进行计数以操作(或使能)翻转计数器310，并从翻转计数器310接收翻转次数CTN。此外，状态输出控制器320可以基于从设置寄存器330提供的设置信息来确定从翻转计数器310输出的翻转次数CTN是否对应于(或等于)参考翻转次数。当翻转次数CTN对应于(或等于)参考翻转次数时，可以使能状态寄存器340的输出。例如，状态输出控制器320可以向状态寄存器340发送指示输出状态寄存器340中所存储的状态信息的输出使能信号OE，状态寄存器340可以响应于输出使能信号OE而向输入/输出电路250发送状态信息，并且输入/输出电路250可以向存储器控制器1200发送状态信息。换句话说，状态输出控制器320可以控制状态寄存器340以通过输入/输出电路250向存储器控制器1200发送状态寄存器340中所存储的状态信息。
此外，设置寄存器330和状态寄存器340并非必须分离地实现，并且可以集成为一个寄存器的形式。
图5是例示在存储器控制器和存储器装置之间的操作的波形图，以描述根据实施方式的状态读取命令。
当一个存储器装置1100连接到存储器控制器1200时，可以通过接收状态读取命令来返回该存储器装置的状态信息。然而，如图1所示，当多个存储器装置组1300连接到存储器控制器1200时，需要在存储器装置组1300中所包括的存储器装置1100当中选择存储器装置1100来读取状态信息。
作为可以避免存储器装置1100的选择的第一状态读取命令70h，可以在针对单个存储器装置1100的操作命令之后从存储器控制器1200发出第一状态读取命令70h。例如，存储器控制器1200可以通过经由输入/输出焊盘DQ输出页读取命令00h和第一存储器装置的唯一地址LUN1来对第一存储器装置执行页读取操作，并且可以在页读取操作后通过输入/输出焊盘DQ输出第一状态读取命令70h。在这种情况下，在连接到对应输入/输出焊盘DQ并接收第一状态读取命令70h的存储器装置当中，执行先前页读取操作的第一存储器装置(或第一存储器装置的控制逻辑)可以响应于通过RE#焊盘接收的读取使能信号(例如，读取使能信号可以是低信号)而向输入/输出焊盘DQ输出第一存储器装置的状态信息SDATA1。
图6是例示在存储器控制器和存储器装置之间的操作的波形图，以描述不同于图5的根据实施方式的状态读取命令。
如图1所示，当多个存储器装置组1300连接到存储器控制器1200时，存储器控制器1200可以通过显式地选择存储器装置1300组中所包括的存储器装置1100当中要读取状态信息的存储器装置1100，来发出状态读取命令。
参照图6，存储器控制器1200可以通过输入/输出焊盘DQ将第二状态读取命令78h与地址PADDR、BADDR和LUN1一起向存储器装置发送。例如，地址可以包括第一存储器装置的页地址PADDR、第一存储器装置的块地址BADDR、以及第一存储器装置的唯一地址LUN1。
在这种情况下，在连接到输入/输出焊盘DQ的多个存储器装置当中，与接收的唯一地址LUN1相对应的第一存储器装置可以响应于通过RE#焊盘接收的读取使能信号(例如，读取使能信号可以是低信号)而向输入/输出焊盘DQ输出第一存储器装置的状态信息SDATA1。
此外，如图6所示，当通过在多个存储器装置当中选择要读取状态信息的存储器装置来使用状态读取命令时，因为需要发出多个状态读取命令来读取存储器装置的状态信息，因此存在问题在于状态信息的读取速度被降低。
具体而言，当读取连接到特定输入/输出焊盘DQ的所有存储器装置的状态信息时，因为需要发出与对应存储器装置的数量相对应的数量的状态读取命令，所以速度降低可以是最大的。因此，为了补偿上述问题，下面描述根据另一实施方式的状态读取命令。
图7A和图7B是例示在存储器控制器和存储器装置之间的操作的波形图，以描述与根据图6的状态读取命令不同的、根据实施方式的状态读取命令。
参照图7A，存储器控制器1200可以通过输入/输出焊盘DQ发出第三状态读取命令7Xh。连接到输入/输出焊盘DQ并接收第三状态读取命令7Xh的多个存储器装置当中所包括的每个状态输出控制器可以开始对读取使能信号的翻转次数CTN进行计数。另外，当计数出的翻转次数CTN等于参考翻转次数时，对应的存储器装置可以向输入/输出焊盘DQ输出自己的(它的)状态信息。
例如，当计数出的翻转次数CTN等于参考翻转次数1时，第一存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出第一存储器装置的状态寄存器中所存储的状态信息SDATA1。
在类似的方法中，当计数出的翻转次数CTN等于参考翻转次数2时，第二存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出第二存储器装置的状态寄存器中所存储的状态信息SDATA2。当计数出的翻转次数CTN等于参考翻转次数3时，第三存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出第三存储器装置的状态寄存器中所存储的状态信息SDATA3。当计数出的翻转次数CTN等于参考翻转次数4时，第四存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出第四存储器装置的状态寄存器中所存储的状态信息SDATA4。
当存储器装置通过输入/输出焊盘DQ向存储器控制器1200输出状态信息时，存储器装置可以一起输出它们的唯一地址LUN1至LUN4。在这种情况下，优点在于，存储器控制器1200可以通过唯一地址更容易地掌握针对哪个存储器装置的状态信息。
例如，当计数出的翻转次数CTN等于参考翻转次数1时，第一存储器装置的状态输出控制器可以输出第一存储器装置的唯一地址LUN1。当计数出的翻转次数CTN等于2时(或者当计数出的翻转次数CTN比参考翻转次数增加1时)，第一存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出状态寄存器中所存储的状态信息SDATA1。
类似地，当计数出的翻转次数CTN等于参考翻转次数3时，第二存储器装置的状态输出控制器可以输出第二存储器装置的唯一地址LUN2。当计数出的翻转次数CTN等于4时(或者当计数出的翻转次数CTN比参考翻转次数增加1时)，第二存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出状态寄存器中所存储的状态信息SDATA2。当计数出的翻转次数CTN等于参考翻转次数5时，第三存储器装置的状态输出控制器可以输出第三存储器装置的唯一地址LUN3。当计数出的翻转次数CTN等于6时(或者当计数出的翻转次数CTN比参考翻转次数增加1时)，第三存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出状态寄存器中所存储的状态信息SDATA3。当计数出的翻转次数CTN等于参考翻转次数7时，第四存储器装置的状态输出控制器可以输出第四存储器装置的唯一地址LUN4。当计数出的翻转次数CTN等于8时(或者当计数出的翻转次数CTN比参考翻转次数增加1时)，第四存储器装置的状态输出控制器可以通过输入/输出焊盘DQ向存储器控制器1200输出状态寄存器中所存储的状态信息SDATA4。
当使用根据以上描述的图7A和图7B的第三状态读取命令7Xh时，当通过输入/输出焊盘DQ发出一个状态读取命令时，连接到对应输入/输出焊盘DQ的所有存储器装置通过输入/输出焊盘DQ顺序地向存储器控制器1200提供它们的状态信息。因此，可以通过发出单个状态读取命令来读取所有存储器装置的状态信息，从而可以提高状态信息的读取速度。
图8A和图8B是例示在存储器控制器和存储器装置之间的操作的波形图，以描述与根据图7A和图7B的状态读取命令不同的根据实施方式的状态读取命令。
当使用根据图7A和图7B的第三状态读取命令7Xh时，可以读取连接至一个输入/输出焊盘DQ的所有存储器装置的读取状态信息，但是读取一些存储器装置的状态信息是困难的。
在图8A和图8B中，存储器控制器1200可以通过输入/输出焊盘DQ将第四状态读取命令7Yh与连接到输入/输出焊盘DQ的存储器装置之一的唯一地址一起发出。例如，存储器控制器1200可以向输入/输出焊盘DQ发出第四状态读取命令7Yh和第二存储器装置的唯一地址LUN2。这时，在图8A和图8B中，假设在从第一存储器装置到第四存储器装置的逐渐增加的方向上分配相应存储器装置的唯一地址，但是本公开不限于此。因此，以下描述的唯一地址之间的大小比较应解释为示例，并且可以根据实现而变化。
连接到输入/输出焊盘DQ并接收第四状态读取命令7Yh和第二存储器装置的唯一地址LUN2的多个存储器装置中所包括的每个状态输出控制器可以将通过输入/输出焊盘DQ接收的唯一地址LUN2与通过设置寄存器获得的自身唯一地址进行比较。
首先，参照图8A，作为将通过输入/输出焊盘DQ接收的唯一地址LUN2与通过设置寄存器获得的自身地址进行比较的结果，当自身地址大于或等于第二地址LUN2时，具有这种唯一地址的状态输出控制器可以开始对读取使能信号的翻转次数CTN进行计数。另外，当计数出的翻转次数CTN等于参考翻转次数时，对应存储器装置可以向输入/输出焊盘DQ输出自身状态信息。此时，自身地址小于第二地址LUN2的状态输出控制器可以不执行状态信息读取操作。
例如，因为从设置寄存器获得的唯一地址LUN1小于通过输入/输出焊盘DQ接收的第二存储器装置的唯一地址LUN2，所以第一存储器装置的状态输出控制器可以结束状态信息读取操作，而不对读取使能信号的翻转次数CTN进行计数或输出状态信息。
从设置寄存器获得的唯一地址LUN2可以与通过输入/输出焊盘DQ接收的第二存储器装置的唯一地址LUN2相同。因此，第二存储器装置的状态输出控制器可以对读取使能信号的翻转次数CTN进行计数，并且当翻转次数CTN等于参考翻转次数2时，第二存储器装置的状态输出控制器可以向存储器控制器1200输出自身状态信息SDATA2。
以相同的方法，第三存储器装置和第四存储器装置的唯一地址LUN3和LUN4可以大于通过输入/输出焊盘DQ接收的第二存储器装置的唯一地址LUN2。因此，第三存储器装置的状态输出控制器可以对读取使能信号的翻转次数CTN进行计数，并且当翻转次数CTN等于参考翻转次数3时，第三存储器装置的状态输出控制器可以向存储器控制器1200输出自身状态信息SDATA3。另外，第四存储器装置的状态输出控制器可以对读取使能信号的翻转次数CTN进行计数，并且当翻转次数CTN等于参考翻转次数4时，第四存储器装置的状态输出控制器可以向存储器控制器1200输出自身状态信息SDATA4。
与图8A相反，参照图8B，作为将通过输入/输出焊盘DQ接收到的唯一地址与通过设置寄存器获得的自身地址进行比较的结果，当自身地址小于或等于第二地址LUN2时，具有这种唯一地址的状态输出控制器可以开始对读取使能信号的翻转次数CTN进行计数。另外，当计数出的翻转次数CTN等于参考翻转次数时，对应存储器装置可以向输入/输出焊盘DQ输出自身状态信息。此时，自身地址大于第二地址LUN2的状态输出控制器可以不执行状态信息读取操作。
例如，因为从设置寄存器获得的唯一地址LUN1小于通过输入/输出焊盘DQ接收的第二存储器装置的唯一地址LUN2，所以第一存储器装置的状态输出控制器可以对读取使能信号的翻转次数CTN进行计数，并且当计数出的翻转次数CTN等于参考翻转次数1时，第一存储器装置的状态输出控制器可以向存储器控制器1200输出自身状态信息SDATA1。
从设置寄存器获得的唯一地址LUN2与通过输入/输出焊盘DQ接收的第二存储器装置的唯一地址LUN2相同。因此，第二存储器装置的状态输出控制器可以对读取使能信号的翻转次数CTN进行计数，并且当翻转次数CTN等于参考翻转次数2时，第二存储器装置的状态输出控制器可以向存储器控制器1200输出自身状态信息SDATA2。
以相同的方法，第三存储器装置和第四存储器装置的唯一地址LUN3和LUN4大于通过输入/输出焊盘DQ接收到的第二存储器装置的唯一地址LUN2。因此，第三存储器装置和第四存储器装置的状态输出控制器可以结束状态信息读取操作，而不对读取使能信号的翻转次数CTN进行计数或输出状态信息。
根据上述第四状态读取命令7Yh，可以通过向输入/输出焊盘DQ发出单个状态读取命令和唯一地址，来读取小于或大于所发出的唯一地址的全部存储器装置的状态信息。因此，可以提高状态信息的读取速度，并且可以读取一个存储器组当中的一些存储器装置的状态信息。
图9是例示在存储器控制器和存储器装置之间的操作的波形图，以描述与根据图8A和图8B的状态读取命令不同的、根据实施方式的状态读取命令。
在图9中，与图8A至图8B相似，假设在从第一存储器装置到第四存储器装置的逐渐增加的方向上分配相应存储器装置的唯一地址，但是不限于此。
参照图9，存储器控制器1200可以通过输入/输出焊盘DQ将第四状态读取命令7Yh与连接到输入/输出焊盘DQ的存储器装置当中的两个唯一地址一起发出。例如，存储器控制器1200可以将第四状态读取命令7Yh与第二存储器装置的唯一地址LUN2和第三存储器装置的唯一地址LUN3一起向输入/输出焊盘DQ发出。
连接到输入/输出焊盘DQ并且将第四状态读取命令7Yh与两个唯一地址LUN2和LUN3一起接收的多个存储器装置中所包括的每个状态输出控制器可以将通过输入/输出焊盘DQ接收的两个唯一地址LUN2和LUN3与通过设置寄存器获得的自身唯一地址进行比较。
作为将通过输入/输出焊盘DQ接收到的两个唯一地址LUN2和LUN3与通过设置寄存器获得的自身地址进行比较的结果，当自身地址是两个唯一地址之间的地址时，具有这种唯一地址的状态输出控制器可以开始对读取使能信号的翻转次数CTN进行计数。另外，当计数出的翻转次数CTN等于参考翻转次数时，对应存储器装置可以向输入/输出焊盘DQ输出自身状态信息。此时，当自身地址不是两个唯一地址之间的地址时，具有这种唯一地址的状态输出控制器可以结束状态信息读取操作，而不对读取使能信号的翻转次数CTN进行计数或输出状态信息。
例如，因为从设置寄存器获得的唯一地址LUN1和LUN4不对应于通过输入/输出焊盘DQ接收的两个唯一地址LUN2和LUN3之间，所以第一存储器装置和第四存储器装置的状态输出控制器可以结束状态信息读取操作，而不对读取使能信号的翻转次数CTN进行计数或不输出状态信息。
关于第二存储器装置至第三存储器装置的状态输出控制器，由于从设置寄存器获得的唯一地址LUN2或LUN3对应于通过输入/输出焊盘DQ接收的两个唯一地址LUN2和LUN3之间，因此第二存储器装置的状态输出控制器可以对读取使能信号的翻转次数CTN进行计数，并且当翻转次数CTN等于参考翻转次数2时，第二存储器装置可以向输入/输出焊盘DQ输出自身状态信息SDATA2。另外，第三存储器装置的状态输出控制器可以对读取使能信号的翻转次数CTN进行计数，并且当翻转次数CTN等于参考翻转次数3时，第三存储器装置可以向输入/输出焊盘DQ输出自身状态信息SDATA3。
依据根据图9的第四状态读取命令7Yh，通过仅向输入/输出焊盘DQ发出一个状态读取命令和两个唯一地址，可以顺序地读取具有在两个发出的唯一地址之间的唯一地址的全部存储器装置的状态信息。因此，可以提高状态信息的读取速度，并且可以读取一个存储器组的一些存储器装置的状态信息。
图10是例示根据实施方式的操作存储器装置的方法的流程图。图11是补充根据图10的操作方法的流程图。
参照图10，操作存储器装置的方法可以包括：从存储器控制器接收状态读取命令(S100)；响应于状态读取命令而对从存储器控制器接收的信号的翻转次数进行计数(S110)；确定计数出的翻转次数是否对应于预设的参考翻转次数(S120)，并且响应于确定结果而向存储器控制器输出状态寄存器中所存储的存储器装置的状态信息(S130)。
信号可以是指示存储器装置向存储器控制器发送数据的读取使能信号。
向存储器控制器输出状态信息(S130)可以包括：当计数出的翻转次数等于参考翻转次数时，控制状态寄存器向存储器控制器发送状态信息。
向存储器控制器输出状态信息(S130)可以包括将单独分配给每个存储器装置的唯一地址与状态信息一起向存储器控制器输出。
接收状态读取命令(S100)可以包括将状态读取命令和至少一个唯一地址一起接收。
此外，参照图11，操作存储器装置的方法可以还包括：在接收到状态读取命令之后，将设置寄存器中所存储的唯一地址与至少一个唯一地址进行比较(S102)。
当根据比较(S102)的比较结果对应于预设状态输出条件(S104)时，可以执行确定(S120)。然而，当根据比较(S102)的比较结果不对应于预设状态输出条件(S104)时，可以不执行确定(S120)以及向存储器控制器输出状态信息(S130)。
预设状态输出条件的示例如下。
例如，至少一个唯一地址可以包括第一唯一地址。
当设置寄存器中所存储的唯一地址大于或等于第一唯一地址时，可以执行确定(S120)。
另选地，当设置寄存器中所存储的唯一地址小于或等于第一唯一地址时，可以执行确定(S120)。
例如，至少一个唯一地址可以包括第一唯一地址和第二唯一地址。
当设置寄存器中所存储的唯一地址是第一唯一地址和第二唯一地址之间的地址时，可以执行确定(S120)。
图12是用于具体描述图1的存储器控制器的图。
参照图12，存储器控制器1200可以包括内部存储器1210、中央处理单元(CPU)1220、纠错块1230、主机接口1240、缓冲存储器接口1250和存储器接口1260。
内部存储器1210可以存储存储器控制器1200的操作所需的信息。例如，内部存储器1210可以包括逻辑和物理地址映射表。内部存储器1210可以被配置为包括随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)、缓存存储器和紧耦合存储器(TCM)中的至少一个。
CPU 1220可以执行用于控制存储器装置1100的各种操作或生成各种命令。当CPU1220从主机2000接收到请求时，CPU 1220可以根据接收到的请求来生成命令，并将所生成的命令发送给纠错块1230。
纠错块1230被配置为使用纠错码(ECC)来检测和校正从存储器装置1100接收的数据的错误。CPU 1220可以根据纠错块1230的错误检测结果来控制存储器装置1100以调整读取电压并执行重新读取。作为实施方式，纠错块可以设置为存储器控制器1200的组件。
主机接口1240可以在存储器控制器1200和主机2000之间交换命令、地址和数据。例如，主机接口1240可以从主机2000接收请求、地址和数据并向主机2000输出从存储器装置1100读取的数据。主机接口1240可以使用诸如快速外围组件互连(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行附接SCSI(SAS)或快速非易失性存储器(NVMe)之类的协议与主机2000通信。主机接口1240不限于上述示例，并且可以包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或集成驱动电子设备(IDE)之类的各种接口。
缓冲存储器接口1250可以在存储器系统1000的缓冲存储器(未示出)和CPU1220之间传输数据。缓冲存储器(未示出)可以用作存储器控制器1200的操作存储器或缓存存储器，并且除了上述信息之外，还可以存储在存储器系统1000中使用的系统数据。根据实施方式，缓冲存储器(未示出)可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、DDR4 SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)或Rambus动态随机存取存储器(RDRAM)。当缓冲存储器包括在存储器控制器1200中时，可以省略缓冲存储器接口1250。
存储器接口1260可以在存储器控制器1200和存储器装置1100之间交换命令、地址和数据。例如，存储器接口1260可以通过通道向存储器装置1100发送命令、地址和数据，并且可以从存储器装置1100接收数据等。
图13是用于描述根据图1的存储器系统的另一实施方式的图。
参照图13，存储器系统可以包括主机2000和存储卡70000。
存储卡70000可以被实现为智能卡。存储卡70000可以包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。根据实施方式，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是不限于此。另外，卡接口7100可以根据主机2000的协议来对主机2000和存储器控制器1200之间的数据交换进行接口连接。根据实施方式，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口7100可以是指能够支持主机2000所使用的协议的硬件、安装在硬件中的软件、或信号传输方法。
相关申请的交叉引用
本申请要求于2020年6月15日在韩国知识产权局提交的韩国专利申请No.10-2020-0072471的优先权，其全部公开内容通过引用合并于此。

Claims (20)

1.一种存储器装置，该存储器装置包括：
输入/输出电路，所述输入/输出电路被配置为从存储器控制器接收状态读取命令；
翻转计数器，所述翻转计数器被配置为对从所述存储器控制器接收的信号的翻转次数进行计数；
状态寄存器，所述状态寄存器被配置为存储所述存储器装置的状态信息并且被配置为向所述输入/输出电路输出所述状态信息；以及
状态输出控制器，所述状态输出控制器被配置为响应于状态读取命令而确定由所述翻转计数器计数的所述翻转次数是否对应于参考翻转次数并且控制所述状态寄存器以通过所述输入/输出电路向所述存储器控制器发送所述状态信息。
2.根据权利要求1所述的存储器装置，其中，所述状态信息包括关于以下各项中的至少一项的信息：写入保护是否被激活；所述存储器装置的存储器阵列是否处于活动状态；以及根据在接收所述状态读取命令之前接收到的命令的操作是否已经失败。
3.根据权利要求1所述的存储器装置，其中，所述信号是读取使能信号，所述读取使能信号指示所述存储器装置向所述存储器控制器发送数据。
4.根据权利要求1所述的存储器装置，其中，当计数出的所述翻转次数等于所述参考翻转次数时，所述状态输出控制器控制所述状态寄存器以向所述存储器控制器发送所述状态信息。
5.根据权利要求1所述的存储器装置，该存储器装置还包括：
设置寄存器，所述设置寄存器被配置为存储针对每个存储器装置单独分配的唯一地址。
6.根据权利要求5所述的存储器装置，其中，所述参考翻转次数是基于所述唯一地址确定的。
7.根据权利要求5所述的存储器装置，其中，所述状态输出控制器被配置为将所述唯一地址与所述状态信息一起向所述存储器控制器发送。
8.根据权利要求5所述的存储器装置，其中，所述输入/输出电路被配置为将所述状态读取命令与至少一个唯一地址一起接收。
9.根据权利要求8所述的存储器装置，其中，所述状态输出控制器被配置为将所述设置寄存器中存储的唯一地址与所述至少一个唯一地址进行比较，并且被配置为根据比较结果来确定所述翻转次数是否对应于所述参考翻转次数。
10.根据权利要求9所述的存储器装置，其中，所述至少一个唯一地址包括第一唯一地址，并且
所述状态输出控制器被配置为当所述设置寄存器中存储的唯一地址大于或等于所述第一唯一地址时，确定所述翻转次数是否对应于所述参考翻转次数。
11.根据权利要求9所述的存储器装置，其中，所述至少一个唯一地址包括第一唯一地址，并且
所述状态输出控制器被配置为当所述设置寄存器中存储的唯一地址小于或等于所述第一唯一地址时，确定所述翻转次数是否对应于所述参考翻转次数。
12.根据权利要求9所述的存储器装置，其中，所述至少一个唯一地址包括第一唯一地址和第二唯一地址，并且
所述状态输出控制器被配置为当所述设置寄存器中存储的唯一地址是所述第一唯一地址和所述第二唯一地址之间的地址时，确定所述翻转次数是否对应于所述参考翻转次数。
13.一种操作存储器装置的方法，该方法包括以下步骤：
从存储器控制器接收状态读取命令；
响应于所述状态读取命令而对从所述存储器控制器接收的信号的翻转次数进行计数；
确定计数出的所述翻转次数是否对应于预设的参考翻转次数；以及
响应于所述确定而向所述存储器控制器输出存储在状态寄存器中的所述存储器装置的状态信息。
14.根据权利要求13所述的方法，其中，所述信号是读取使能信号，所述读取使能信号指示所述存储器装置向所述存储器控制器发送数据。
15.根据权利要求13所述的方法，其中，向所述存储器控制器输出所述状态信息的步骤包括以下步骤：当计数出的所述翻转次数等于所述参考翻转次数时，控制所述状态寄存器以向所述存储器控制器发送所述状态信息。
16.根据权利要求13所述的方法，其中，向所述存储器控制器输出所述状态信息的步骤包括以下步骤：将针对每个存储器装置单独分配的唯一地址与所述状态信息一起向所述存储器控制器输出。
17.根据权利要求13所述的方法，其中，接收所述状态读取命令的步骤包括以下步骤：将所述状态读取命令与至少一个唯一地址一起接收。
18.根据权利要求17所述的方法，该方法还包括以下步骤：
在接收到所述状态读取命令之后，将设置寄存器中存储的唯一地址与所述至少一个唯一地址进行比较。
19.根据权利要求18所述的方法，其中，所述至少一个唯一地址包括第一唯一地址，并且
其中，当所述设置寄存器中存储的唯一地址大于或等于所述第一唯一地址时，执行所述确定。
20.根据权利要求18所述的方法，其中，所述至少一个唯一地址包括第一唯一地址和第二唯一地址，并且
其中，当所述设置寄存器中存储的唯一地址是所述第一唯一地址和所述第二唯一地址之间的地址时，执行所述确定。
CN202110191207.1A 2020-06-15 2021-02-20 存储器装置及其操作方法 Pending CN113808649A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0072471 2020-06-15
KR1020200072471A KR20210155228A (ko) 2020-06-15 2020-06-15 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN113808649A true CN113808649A (zh) 2021-12-17

Family

ID=78825461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110191207.1A Pending CN113808649A (zh) 2020-06-15 2021-02-20 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11416426B2 (zh)
KR (1) KR20210155228A (zh)
CN (1) CN113808649A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11935595B2 (en) 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11972146B2 (en) 2022-02-24 2024-04-30 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US11977752B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device
US11977776B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021103872A1 (de) * 2020-07-13 2022-01-13 Samsung Electronics Co., Ltd. Nichtflüchtige speichervorrichtung, die eine hocheffiziente e/a-schnittstelle unterstützt
KR20220008428A (ko) * 2020-07-13 2022-01-21 삼성전자주식회사 고효율 입출력 인터페이스를 지원하는 불휘발성 메모리 장치
CN116679887B (zh) * 2023-07-24 2023-10-24 合肥奎芯集成电路设计有限公司 用于NAND Flash的通用控制模块及方法
CN116881090B (zh) * 2023-09-06 2024-01-26 北京壁仞科技开发有限公司 计算装置以及控制计算装置中的计算核的能耗的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1048525A (en) * 1965-07-16 1966-11-16 Ibm Data processing system
US20120120741A1 (en) * 2010-11-15 2012-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, read method for nonvolatile memory device, and memory system incorporating nonvolatile memory device
US20120159271A1 (en) * 2010-12-20 2012-06-21 Advanced Micro Devices, Inc. Memory diagnostics system and method with hardware-based read/write patterns
US20130254454A1 (en) * 2012-03-23 2013-09-26 Kabushiki Kaisha Toshiba Memory system and bank interleaving method
US20160365127A1 (en) * 2015-06-09 2016-12-15 SK Hynix Inc. Memory system and operating method thereof
US20180061510A1 (en) * 2016-08-29 2018-03-01 SK Hynix Inc. Data storage device and operating method thereof
US20190051336A1 (en) * 2017-08-14 2019-02-14 SK Hynix Inc. Memory system and method for operating the same
US20190080766A1 (en) * 2017-09-12 2019-03-14 SK Hynix Inc. Microcontroller, memory system having the same, and method for operating the same
US20190324690A1 (en) * 2018-04-19 2019-10-24 SK Hynix Inc. Memory controller and memory system having the same
US20200050393A1 (en) * 2018-08-07 2020-02-13 Micron Technology, Inc. Memories for reading data corresponding to multiple addresses associated with a read command
CN111209224A (zh) * 2018-11-21 2020-05-29 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365485A (en) * 1993-11-22 1994-11-15 Texas Instruments Incorporated Fifo with fast retransmit mode
US6098139A (en) * 1998-05-27 2000-08-01 3Com Corporation Frequency independent asynchronous clock crossing FIFO
DE102006010316A1 (de) * 2006-03-07 2007-09-13 Karl Storz Gmbh & Co. Kg Kupplungsmechanismus
US20080212983A1 (en) * 2007-02-06 2008-09-04 Sang Gyu Park Image forming apparatus and control method thereof
US8006114B2 (en) * 2007-03-09 2011-08-23 Analog Devices, Inc. Software programmable timing architecture
US8495438B2 (en) * 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
JP2010086415A (ja) * 2008-10-01 2010-04-15 Panasonic Corp メモリインターフェース
KR101098431B1 (ko) 2009-12-31 2011-12-26 주식회사 하이닉스반도체 반도체 메모리 장치의 동작 방법
KR102165736B1 (ko) * 2013-12-18 2020-10-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법
US9368172B2 (en) * 2014-02-03 2016-06-14 Rambus Inc. Read strobe gating mechanism
KR20160030717A (ko) * 2014-09-11 2016-03-21 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10599794B2 (en) * 2014-10-06 2020-03-24 Synopsys, Inc. Efficient power analysis
KR20160045461A (ko) * 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US10114690B2 (en) * 2015-02-13 2018-10-30 Sandisk Technologies Llc Multi-die status mode for non-volatile storage
WO2016158010A1 (ja) * 2015-03-27 2016-10-06 株式会社大真空 圧電振動デバイス
KR102390917B1 (ko) * 2015-10-16 2022-04-27 삼성전자주식회사 리드 인터페이스 장치의 클린 데이터 스트로브 신호 생성회로
KR20190061957A (ko) * 2017-11-28 2019-06-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 시스템
KR20190066844A (ko) 2017-12-06 2019-06-14 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 및 이들을 포함하는 스토리지 장치
KR102508312B1 (ko) * 2018-04-23 2023-03-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 동작 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1048525A (en) * 1965-07-16 1966-11-16 Ibm Data processing system
US20120120741A1 (en) * 2010-11-15 2012-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, read method for nonvolatile memory device, and memory system incorporating nonvolatile memory device
US20120159271A1 (en) * 2010-12-20 2012-06-21 Advanced Micro Devices, Inc. Memory diagnostics system and method with hardware-based read/write patterns
US20130254454A1 (en) * 2012-03-23 2013-09-26 Kabushiki Kaisha Toshiba Memory system and bank interleaving method
US20160365127A1 (en) * 2015-06-09 2016-12-15 SK Hynix Inc. Memory system and operating method thereof
US20180061510A1 (en) * 2016-08-29 2018-03-01 SK Hynix Inc. Data storage device and operating method thereof
US20190051336A1 (en) * 2017-08-14 2019-02-14 SK Hynix Inc. Memory system and method for operating the same
US20190080766A1 (en) * 2017-09-12 2019-03-14 SK Hynix Inc. Microcontroller, memory system having the same, and method for operating the same
US20190324690A1 (en) * 2018-04-19 2019-10-24 SK Hynix Inc. Memory controller and memory system having the same
US20200050393A1 (en) * 2018-08-07 2020-02-13 Micron Technology, Inc. Memories for reading data corresponding to multiple addresses associated with a read command
CN110825657A (zh) * 2018-08-07 2020-02-21 美光科技公司 用于读取对应于与读取命令相关联的多个地址的数据的存储器
CN111209224A (zh) * 2018-11-21 2020-05-29 爱思开海力士有限公司 存储器系统及其操作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11935595B2 (en) 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11972146B2 (en) 2022-02-24 2024-04-30 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US11977752B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device
US11977776B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes

Also Published As

Publication number Publication date
US11416426B2 (en) 2022-08-16
US20210390065A1 (en) 2021-12-16
KR20210155228A (ko) 2021-12-22

Similar Documents

Publication Publication Date Title
US11416426B2 (en) Memory device and method of operating the same
US9659638B1 (en) Data storage device and the operating method thereof
US10303378B2 (en) Data storage device
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
KR20200022641A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN112783433A (zh) 存储装置及其操作方法
US11474939B2 (en) Memory device for improving speed of cache read operation and method of operating the same
US20220050632A1 (en) Memory system and method of operating a memory device included in the memory system
CN107066201B (zh) 数据存储装置及其方法
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
US11961561B2 (en) Memory device and method of operating the same
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
US9837166B2 (en) Data storage device and operating method thereof
CN112988045A (zh) 数据存储装置及其操作方法
US11586379B2 (en) Memory system and method of operating the same
US9728234B1 (en) Operating method of semiconductor memory device
US11036433B2 (en) Memory controller, data storage device, and storage system having the same
CN112309470B (zh) 存储器装置及其操作方法
US20190179744A1 (en) Memory system and operating method thereof
US11782644B2 (en) Memory system and method of operating the same
US11755247B2 (en) Storage device and operating method thereof
CN115083482A (zh) 存储器装置和包括该存储器装置的存储装置
CN114089910A (zh) 储存装置及储存装置的操作方法
CN111143255A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination