CN115525210A - 存储设备及其操作方法、操作非易失性存储器装置的方法 - Google Patents

存储设备及其操作方法、操作非易失性存储器装置的方法 Download PDF

Info

Publication number
CN115525210A
CN115525210A CN202210259765.1A CN202210259765A CN115525210A CN 115525210 A CN115525210 A CN 115525210A CN 202210259765 A CN202210259765 A CN 202210259765A CN 115525210 A CN115525210 A CN 115525210A
Authority
CN
China
Prior art keywords
memory
memory block
block
erase
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210259765.1A
Other languages
English (en)
Inventor
李址华
金有焕
李庚德
安浩圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115525210A publication Critical patent/CN115525210A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了一种存储设备及其操作方法、操作非易失性存储器装置的方法。存储设备包括控制器，控制器被配置为控制在其中具有多个存储块的非易失性存储器装置。控制器包括安全擦除控制逻辑，被配置为：(i)响应于从主机接收的安全擦除请求来控制对多个存储块的安全擦除操作，以及(ii)设置与多个存储块对应的标志，使得与已经经历了至少两次安全擦除操作的第一存储块对应的第一标志具有第一值。提供了自适应控制逻辑，其被配置为：响应于检测到第一标志具有第一值，改变与针对第一存储块的写入操作和/或读取操作相关联的至少一个操作条件。

Description

存储设备及其操作方法、操作非易失性存储器装置的方法
相关申请的交叉引用
本申请要求于2021年6月25日提交的韩国专利申请No.10-2021-0083119的优先权，该韩国专利申请的公开内容在此通过引用并入本文。
技术领域
本发明构思涉及一种存储设备，更具体地，涉及用于在存储设备内执行安全擦除操作的控制器、包括该控制器的存储设备以及操作该存储设备的方法。
背景技术
作为非易失性存储器，闪存即使在断电时也可以保留存储在其中的数据。包括闪存的存储设备(诸如，固态驱动器(SSD)和存储卡)被广泛使用。存储设备用于存储或移动大量数据。随着存储设备在各种领域中被广泛使用，存储在存储设备中的数据的安全性越来越重要。具体地，在使用存储设备的计算系统中，即使用户删除了数据，与数据对应的信息也可以物理地保留在存储设备中。通常，在重复擦除数据从而安全地删除数据的情况下，较高的擦除频率可能导致阈值电压分布特性劣化。在这种情况下，当向存储块编程数据或从存储块读取数据时，数据可靠性可能降低。
发明内容
本发明构思提供了一种存储设备和操作该存储设备的方法，该存储设备能够减少或防止响应于安全擦除操作的重复而劣化的存储块的数据可靠性的降低。
根据本发明构思的一个方面，提供了一种存储设备，该存储设备包括被配置为控制包括多个块的非易失性存储器装置的控制器。控制器可以包括安全擦除控制逻辑，安全擦除控制逻辑被配置为响应于从主机接收的安全擦除请求来控制对多个块的安全擦除操作，以及设置与多个块对应的标志，使得与多个块之中的已经被请求进行了至少两次安全擦除操作的块对应的标志具有第一值。提供了自适应控制逻辑，自适应控制逻辑被配置为执行控制操作使得当与第一块对应的标志具有第一值时从写入操作和读取操作选择的至少一个操作的操作条件从正常写入操作或正常读取操作改变，第一块受(来自主机的)写入或读取请求的影响。
根据本发明构思的另一方面，提供了一种存储设备的操作方法，存储设备控制包括多个块的非易失性存储器装置的存储器操作。该操作方法包括：响应于来自主机的安全擦除请求，对多个块执行安全擦除操作；以及设置与多个块对应的标志，使得与多个块之中的已经被请求进行了至少两次连续的安全擦除操作的块对应的标志具有第一值。另外，当与第一块对应的标志具有第一值时，与正常写入操作或读取操作相比改变至少一个操作条件之后对第一块执行写入操作或读取操作。
根据本发明构思的另一方面，提供了一种操作存储设备的方法，该方法包括控制在其中具有多个存储块的非易失性存储器装置的存储器操作。该操作方法包括：响应于来自主机的安全擦除请求，对多个存储块执行安全擦除操作，并且对对多个存储块执行的安全擦除操作的次数进行计数。然后，可以基于与来自主机的写入请求对应的第一存储块的计数值对第一存储块执行正常写入操作或具有改变的操作条件的写入操作，并且可以响应于来自主机的写入请求对第一存储块顺序地执行擦除操作和编程操作。
根据本发明构思的另一方面，一种操作非易失性存储器装置的方法包括：对非易失性存储器装置内的第一存储块执行正常写入操作，然后通过以下操作对第一存储块执行安全擦除操作：(i)对第一存储块执行多次连续的擦除操作，以及(ii)设置与第一存储块相关联的标志，该标志指示第一存储块已经经历了安全擦除操作。此后，响应于检测到所设置的与第一存储块相关联的标志，使用相对于正常写入操作的至少一个修改的写入操作条件对第一存储块执行修改的写入操作。修改的写入操作的执行还可以包括重置与第一存储块相关的标志，并且之后可以对第一存储块执行正常写入操作。为了提高编程可靠性，至少一个修改的写入操作条件考虑了第一存储块内的由安全擦除操作引起的过度擦除情况(over-erase condition)。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1是根据实施例的存储系统的框图；
图2是图1中的控制器的示例性实施方式的框图；
图3是根据示例实施例的控制器的示例性实施方式的框图；
图4是根据实施例的非易失性存储器装置的实施方式的框图；
图5是根据实施例的图4中的块的透视图；
图6和图7是根据示例实施例的存储设备的操作方法的流程图；
图8是示出根据存储设备的每个状态的阈值电压分布的图；
图9A和图9B是示出确定存储块的劣化程度的示例的图；
图10是根据示例实施例的控制器的框图；
图11、图12A和图12B示出了读取操作中的自适应控制方法；
图13至图15示出了读取操作中的自适应控制方法；
图16A和图16B是根据示例实施例的存储设备的示例操作的图；
图17是根据实施例的将存储设备应用于固态驱动器(SSD)系统的示例的框图。
具体实施方式
在下文中，将参照附图详细描述实施例。
图1是根据实施例的存储系统10的框图。参照图1，存储系统10可以包括存储设备100和主机11。存储设备100可以包括控制器110和非易失性存储器(NVM)装置120。存储设备100可以经由各种接口与主机11通信。例如，主机11可以包括应用处理器(AP)或片上系统(SoC)。存储设备100可以经由各种以下接口与主机11通信：诸如，通用串行总线(USB)接口、多媒体卡(MMC)接口、嵌入式MMC(eMMC)接口、外围组件互连(PCI)接口、快速PCI(PCI-E)接口、高级技术附件(ATA)接口、串行ATA接口、并行ATA接口、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)接口、Firewire、通用闪存(UFS)接口、和快速NVM(NVMe)接口。
NVM装置120可以包括NVM(诸如NAND闪存、垂直NAND闪存、NOR闪存、电阻随机存取存储器(RAM)、相变存储器、或磁阻RAM)，然而，也可以使用其他类型的非易失性存储器。控制器110可以响应于来自主机11的请求执行控制操作，从而将数据写入到NVM装置120或从NVM装置120读取数据。例如，控制器110可以控制NVM装置120的数据写入和读取操作、或者从NVM装置120擦除数据的擦除操作。
NVM装置120可以包括存储单元阵列。存储单元阵列可以包括多个存储块，诸如，第一块BLK1至第z块BLKz。每个存储块可以包括多条字线和至少一条虚设字线，并且连接到每条字线的存储单元可以形成单个页。用户数据可以存储在与每条字线对应的页中，而合法数据可以不存储在与虚设字线对应的页中。
控制器110可以基于各种单位对NVM装置120执行控制操作。例如，存储块可以是擦除单位，并且页可以是写入单位和读取单位。控制器110可以向NVM装置120提供命令CMD和地址ADD以执行来自主机11的各种请求。
存储系统10可以包括例如个人计算机(PC)、数据服务器、网络附接存储(NAS)、物联网(IoT)设备或便携式电子设备。便携式电子设备可以包括膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静态相机、数字视频相机、音频设备、便携式多媒体播放器(PMP)、个人导航设备(PND)、MP3播放器、手持式游戏控制台、电子书或可穿戴设备。
根据示例实施例，存储设备100可以从主机11接收针对数据的安全擦除请求Req_SE。并且，响应于安全擦除请求Req_SE，存储设备100可以支持安全地擦除由用户选择的数据的功能，使得擦除的数据不能被恢复。存储设备100可以经由各种类型的接口从主机11接收安全擦除请求Req_SE。例如，存储设备100可以基于在NVMe接口中定义的安全擦除设置(SES)字段的值来接收与安全擦除相关的各种请求。
当从主机11接收到安全擦除请求Req_SE时，存储设备100可以执行一系列处理操作以物理擦除由用户选择的数据。根据实施方式，主机11可以包括用于选择用户想要安全地擦除的数据的配置。例如，能够生成用于安全擦除的请求的主机应用可以安装在主机11中，并且用户可以运行主机应用，并且选择要安全地擦除的数据。根据实施例的安全地擦除数据的一系列处理操作可以由各种术语定义。为了描述的方便，一系列处理操作可以定义为被包括在下面实施例中的安全擦除操作中。
根据示例实施例，控制器110可以包括安全擦除控制逻辑111和自适应控制逻辑112。安全擦除控制逻辑111和自适应控制逻辑112中的每一者可以通过硬件、软件或其组合来实现。例如，当安全擦除控制逻辑111和自适应控制逻辑112中的每一者由包括固件的软件实现时，控制器110可以包括执行软件的至少一个处理器(未示出)和存储软件的存储器(未示出)，安全擦除控制逻辑111和自适应控制逻辑112中的每一者可以作为软件加载到存储器。根据实施例，控制器110可以包括闪存转换层(FTL)，安全擦除控制逻辑111和自适应控制逻辑112中的每一者的功能的至少一部分可以被包括在FTL中。
在示例实施例中，术语“自适应控制”的概念可以包括与改变对已经由于至少两次安全擦除操作而劣化的存储块执行的写入和读取操作的条件有关的各种控制操作。在实施例的描述中，包括控制操作的概念可以被定义为“自适应控制”以外的其他各种术语。
安全擦除控制逻辑111可以输出安全擦除控制信号Ctrl_SE并且控制一系列操作以安全地擦除由用户选择的数据。当从主机接收到针对至少一个存储块的安全擦除请求Req_SE时，安全擦除控制逻辑111可以控制对存储在存储块中的数据的擦除操作。例如，在对存储块执行擦除操作之后，安全擦除控制逻辑111可以执行使得编程操作(例如，单次(one-shot)编程)被执行以将存储块的存储单元编程为具有特定阈值电压分布的控制操作。
根据示例实施例，自适应控制逻辑112可以执行控制操作以自适应地控制诸如写入或读取操作的存储器操作。例如，自适应控制逻辑112可以基于确定存储块(已经请求针对该存储块的写入或读取)的安全擦除状态和/或劣化程度的结果来输出自适应控制信号Ctrl_AD，以不同地控制写入或读取操作的条件。控制器110可以基于安全擦除控制逻辑111和自适应控制逻辑112的控制结果，通过向NVM装置120提供命令CMD、地址ADD、安全擦除控制信号Ctrl_SE和自适应控制信号Ctrl_AD，来控制对NVM装置120的安全擦除操作以及写入或读取操作。
通常，每当存储设备100从主机11接收到安全擦除请求Req_SE时，存储设备100可以对与安全擦除请求Req_SE对应的存储块重复执行物理擦除操作。当针对一个存储块重复执行多次安全擦除操作时，存储块的存储单元的阈值电压分布可以逐渐改变(或向左偏移)。当之后对存储块执行后续写入或读取操作时，阈值电压分布的这种改变可能导致数据可靠性的降低。
当针对第一存储块描述实施例时，指示是否已经对第一存储块执行了多次安全擦除操作的信息(例如，标志(未示出))可以存储在存储设备100中。安全擦除控制逻辑111可以确定是否已经针对第一存储块连续地请求或执行了至少两次安全擦除操作，并且基于确定结果将与第一存储块对应的标志设置为值“1”。可以以各种方式确定是否已经请求了至少两次安全擦除操作。例如，当针对第一存储块连续两次接收到安全擦除请求Req_SE时，可以确定已经请求了至少两次安全擦除操作。然而，实施例不限于此。此外，即使在第一次接收到安全擦除请求Req_SE之后，在中间请求(例如，读取请求)被接收到之后第二次接收到安全擦除请求Req_SE，这未改变第一存储块的阈值电压分布，与第一存储块对应的标志仍然可以设置为值“1”。将标志设置为“1”所基于的安全擦除操作的次数可以设置为2或大于2的其它各种值。
当接收到针对第一存储块的写入或读取请求时，可以首先评估/确定第一存储块的安全擦除状态和/或劣化程度，然后可以基于评估/确定的结果自适应地控制所请求的写入或读取操作。
如上所述，当特定存储块的阈值电压分布响应于对特定存储块的多次安全擦除操作的执行而劣化时，此后可以通过自适应地调整写入操作的性质来控制阈值电压分布移动到适当位置，并且可以通过自适应地调整读取操作的性质使用(一个或更多个)最优读取电平来控制读取相应存储块内的数据。在示例实施例中，为了确定特定(例如，第一)存储块的劣化，可以首先参考和评估与特定存储块对应的标志。可以通过分析第一存储块的存储单元的阈值电压分布来确定第一存储块的劣化程度。在示例操作中，当与第一存储块对应的标志为“1”时，可以基于第一存储块的存储单元的阈值电压分布来确定第一存储块的劣化程度，并且可以根据劣化程度对第一存储块执行自适应写入和/或读取操作。
根据本示例实施例，可以基于确定特性由于连续的安全擦除操作而劣化的存储块的安全擦除状态和/或劣化程度的结果，来自适应地执行写入和读取操作。因此，可以通过编程操作适当地定位阈值电压分布，并且可以使用(一个或更多个)最优读取电平来执行读取操作。结果，可以增加数据可靠性，并且可以减少响应于数据读取操作而发生不可纠正的错误的情况。因此，还可以减少用于数据错误恢复(例如，输入恢复代码)的操作频率，从而还可以减少读取时延。
图2是图1中的控制器110的实施方式的框图。参照图2，控制器110可以包括安全擦除控制逻辑111、自适应控制逻辑112和标志存储电路113。安全擦除控制逻辑111可以如上所述控制对每个存储块的安全擦除操作，并且可以包括：可以在执行安全擦除操作时确定每个存储块的安全擦除计数的元件(例如，计数器)。例如，安全擦除控制逻辑111可以确定已经对其请求安全擦除的存储块的位置，并且与存储块对应的计数器可以执行计数操作。
根据上述实施例，安全擦除控制逻辑111可以将与具有2的计数值或至少为2的设置值的存储块对应的标志改变为第一值(例如，“1”)，并且该标志可以存储在标志存储电路113中。相反，当存储块具有1或更小的计数值时，标志可以保持在第二值(例如，“0”)。换句话说，可以基于标志来确定是否已经对存储块执行了至少两次安全擦除操作，这些标志分别与存储块对应地存储在标志存储电路113中。
自适应控制逻辑112可以包括标志确定器112_1、劣化确定器112_2和自适应控制器112_3。标志确定器112_1可以确定标志值，并且输出指示是否已经对存储块执行了至少两次安全擦除操作的信号。劣化确定器112_2可以基于至少一条信息输出指示存储块的劣化程度(即，劣化的水平)的信号。例如，劣化确定器112_2可以基于计数值CNT_OC来确定存储块的劣化程度，计数值CNT_OC是通过基于特定读取电平对存储块的至少一个页的存储单元之中的关断单元(off-cell)的数目进行计数而获得的。参考第一存储块，第一存储块的阈值电压分布可以根据第一存储块的劣化程度而向左偏移，因此，至少一个页的存储单元之中的关断单元的数目可以与特定参考值进行比较，并且当关断单元的数目小于特定参考值时，可以将第一存储块的劣化程度确定为相对高。
自适应控制器112_3可以接收确定结果，并且输出自适应控制信号Ctrl_AD。当接收到针对已经经历了安全擦除操作的第一存储块的写入请求时，可以顺序地执行用于将第一存储块的存储单元的阈值电压分布偏移到擦除状态的擦除操作以及用于将阈值电压分布偏移到与要写入的数据对应的编程状态的编程操作。当与第一存储块对应的标志为1时，可以根据第一存储块的劣化程度来调整从编程电压和擦除电压选择的至少一个的电平，或者可以调整从编程时间(或编程循环计数)和擦除时间(或擦除循环计数)选择的至少一个。可选地，在数据写入处理期间，可以通过控制对第一存储块的包括擦除操作和编程操作的多个操作的流程来执行写入操作。
假设不使用自适应写入操作，当针对已经在正常操作条件下写入用户数据的第一存储块请求读取操作时，可以基于上述实施例中的确定结果来执行自适应读取操作。例如，与数据被写入到特性未劣化的存储块时相比，当数据被写入到特性已劣化的第一存储块时，第一存储块的存储单元的阈值电压分布特性可以不同。在这种情况下，根据实施例，可以执行自适应读取操作，从而可以使用最优读取电平来读取数据。
虽然图2示出了基于对关断单元进行计数的结果来确定劣化的实施例，但是实施例不限于此。可以基于对导通单元(on-cell)进行计数的结果来执行确定。随着在自适应写入处理期间第一存储块的阈值电压分布从安全擦除状态偏移到用户数据的阈值电压分布，可以重置与第一存储块对应的标志。
图3是根据示例实施例的控制器的实施方式的框图。参照图3，控制器200可以包括主机接口210、处理器220、RAM 230、纠错码(ECC)电路240、缓冲器250和存储器接口260。RAM230可以用作工作存储器。处理器220可以通过执行加载到RAM 230的固件来总体控制控制器200的操作。RAM 230可以包括各种存储器(例如，高速缓存存储器、动态RAM(DRAM)、静态RAM、相变RAM(PRAM)和闪存)中的至少一种。FTL可以作为固件加载到RAM 230，并且可以通过驱动FTL来执行与闪存操作相关的各种功能。
主机接口210可以经由上述各种接口与主机通信。存储器接口260可以在控制器200与NVM装置之间提供物理连接。可以经由存储器接口260在控制器200与NVM装置之间传输命令、地址、数据等。由主机请求写入NVM装置的数据以及从NVM装置读取的数据可以临时存储在缓冲器250中。ECC电路240可以对要写入的数据和已经读取的数据执行ECC编码和解码，并且可以检测和校正数据中的错误。当基于软件执行安全擦除控制操作和自适应控制操作时，安全擦除控制模块231和自适应控制模块232可以作为固件包括至少一个程序，并且可以被加载到RAM 230并由处理器220执行。
图4是根据实施例的NVM装置的实施方式的框图。图4示出了作为NVM装置的闪存器件的实施方式。参照图4，NVM装置300可以包括存储单元阵列310、电压生成器320、控制逻辑330、行译码器340和页缓冲器350。存储单元阵列310可以包括多个存储块(包括第一存储块BLK1至第z存储块BLKz)。第一存储块BLK1至第z存储块BLKz的存储单元可以连接到字线WL、串选择线SSL、接地选择线GSL和位线BL。存储单元阵列310可以通过字线WL、串选择线SSL和接地选择线GSL连接到行译码器340，并且通过位线BL连接到页缓冲器350。每个存储单元可以存储一位或更多位。例如，每个存储单元可以对应于多阶单元(MLC，multi-levelcell))、三阶单元(TLC，triple-level cell)或四阶单元(QLC，quad-level cell)。
控制逻辑330可以基于从控制器接收到的命令CMD、地址ADD和控制信号，来输出用于控制存储单元阵列310的编程、读取和擦除操作的各种内部控制信号。例如，控制逻辑330可以输出用于控制由电压生成器320生成的各种电压的电平的电压控制信号CTRL_vol，并且将行地址X-ADD提供给行译码器340，将列地址Y-ADD提供给页缓冲器350。电压生成器320可以生成由NVM装置300使用的各种电压。例如，电压生成器320可以生成用于编程操作的编程电压Vpgm和用于擦除操作的擦除电压Vers。
根据示例实施例，控制逻辑330可以从控制器接收安全擦除控制信号Ctrl_SE和自适应控制信号Ctrl_AD，并且可以基于安全擦除控制信号Ctrl_SE和自适应控制信号Ctrl_AD对存储单元阵列310执行安全擦除操作以及自适应写入或读取操作。例如，NVM装置300可以执行正常写入/读取操作，或根据自适应控制信号Ctrl_AD在改变的操作条件下执行写入/读取操作。
图5是根据实施例的图4中的第一存储块BLK1的透视图。参照图5，第一存储块BLK1垂直地形成在衬底SUB上。衬底SUB具有第一导电类型(例如，p型)。公共源极线CSL在衬底SUB中沿第二水平方向Y延伸，并且掺杂有第二导电类型(例如，n型)的杂质。在衬底SUB的两个相邻公共源极线CSL之间的区域中，多个绝缘层IL在第二水平方向Y上延伸，并且在垂直方向Z上顺序地设置。绝缘层IL在垂直方向Z上彼此间隔特定距离。例如，绝缘层IL可以包括诸如氧化硅的绝缘材料。
在衬底SUB的两个相邻公共源极线CSL之间的区域中，多个柱P在垂直方向Z上穿过绝缘层IL。多个柱P在第一水平方向X上布置。例如，柱P穿过绝缘层IL以与衬底SUB接触。详细地，每个柱P的表面层S可以包括第一导电类型的硅材料，并且可以用作沟道区域。每个柱P的内部层I可以包括诸如氧化硅或气隙的绝缘材料。
在两个相邻公共源极线CSL之间的区域中，沿着绝缘层IL、柱P和衬底SUB的暴露表面设置电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(或称为“隧道绝缘层”)、电荷俘获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。在两个相邻公共源极线CSL之间的区域中，诸如接地选择线GSL、串选择线SSL和字线WL1至WL8的栅电极GE设置在电荷存储层CS的暴露表面上。
漏极或漏极接触件DR分别设置在柱P上。例如，漏极或漏极接触件DR可以包括掺杂有第二导电类型的杂质的硅材料。位线BL1至BL3在漏极或漏极接触件DR上沿第一水平方向X延伸，并且在第二水平方向Y上彼此间隔特定距离。
虽然在图5中未示出，但是第一存储块BLK1可以包括至少一条虚设字线。例如，第一存储块BLK1还可以包括位于字线WL1至WL8上方的至少一条虚设字线(或上虚设线)以及位于字线WL1至WL8下方的至少一条虚设字线(或下虚设线)。当连接到虚设字线的存储单元的阈值电压分布由于存储单元的劣化而向左偏移时，连接到虚设字线的存储单元可以在数据编程期间具有过导通状态(excessive turn-on state)，因此与存储单元的劣化较低时相比，相对大的电流流动。结果，连接到字线WL1至WL8的存储单元的阈值电压分布特性可能劣化。
图6和图7是根据示例实施例的存储设备的操作方法的流程图。参照图6，存储设备可以包括控制器和NVM装置，并且可以在操作S11中从主机接收安全擦除请求。存储设备可以在操作S12中响应于安全擦除请求对NVM装置的至少一个存储块执行安全擦除操作。在示例实施例中，存储设备可以响应于来自主机的请求对至少一个存储块执行安全擦除操作。存储设备可以在操作S13中对对与安全擦除请求对应的存储块执行的安全擦除操作的次数进行计数。存储设备可以在操作S14中基于计数结果来确定存储块是否具有N或更大的计数值。此时，N可以是至少为2的整数。当存储块具有小于N的计数值时，可以在操作S15中将与存储块对应的标志保持为0。否则，当存储块具有N或更大的计数值时，可以在操作S16中将与存储块对应的标志改变为1。
参照图7，存储设备可以在操作S21中从主机接收针对第一存储块的写入或读取请求，并且在操作S22中确定与第一存储块对应的标志是否为1。当确定标志不为1(或为0)时，可以指示第一存储块不处于安全擦除状态或者已经经历了一次安全擦除操作或经历了相对少次数的安全擦除操作。在这种情况下，可以在操作S23中在正常操作条件下对第一存储块执行写入或读取操作。否则，当与第一存储块对应的标志为1时，可以在操作S24中基于上述劣化确定方法来确定第一存储块的劣化程度。根据劣化程度，可以在操作S25中在不同于正常操作条件的操作条件下对第一存储块执行自适应写入或读取操作。
在下文中，描述根据实施例的具体示例操作。图8是示出根据存储设备的每个状态的阈值电压分布的图。参照图8，存储设备的存储单元对应于TLC，因此，当用户数据已经有效地存储在存储单元中时，存储单元具有八个阈值电压分布。根据实施例，安全擦除操作包括擦除操作和单次编程操作。
如图8的(a)中所示，当用户数据已经有效地存储在存储单元中时，存储单元可以具有多个阈值电压分布，多个阈值电压分布具有彼此不同的阈值电压Vth的电平。如图8的(b)中所示，当存储单元处于擦除状态时，存储单元可以具有与擦除状态对应的单个阈值电压分布。然而，如图8的(c)中所示，当存储单元处于安全擦除状态时，对存储单元顺序地执行擦除操作和单次编程操作，因此，存储单元可以具有单个阈值电压分布，该单个阈值电压分布具有比擦除状态下的阈值电压电平高的阈值电压电平。当针对已经经历了包括单次编程操作的安全擦除操作的存储块请求数据写入时，可以对该存储块执行擦除操作，此后，可以对该存储块执行用于形成与实际用户数据对应的阈值电压分布的编程操作。
图9A和图9B是示出确定存储块的劣化程度的示例的图。图9A和图9B示出了连接到存储块的虚设字线的存储单元的阈值电压分布的示例。参照图9A，在安全擦除操作期间，不对连接到虚设字线的存储单元执行擦除操作或编程操作，因此，连接到虚设字线的存储单元最初可以具有单个阈值电压分布。然而，当对存储块重复执行安全擦除操作时，在连接到虚设字线的存储单元中可能发生干扰。因此，连接到虚设字线的存储单元的阈值电压分布可以响应于安全擦除操作而向左偏移。例如，随着对存储块执行的安全擦除操作的次数增加到N(其中，N是2或更大的整数)，连接到虚设字线的存储单元的阈值电压分布的偏移的量可以增加。
图9B示出了基于连接到虚设字线的存储单元的阈值电压分布来确定块的劣化程度的示例。在图9B的示例中，在对连接到虚设字线的存储单元的读取操作期间，基于默认读取电平来改变读取电平，并且对由于读取操作产生的关断单元进行计数。如图9B中所示，随着对存储块执行的安全擦除操作的次数增加，连接到虚设字线的存储单元的阈值电压分布可以向左偏移，并且可以根据连接到虚设字线的存储单元的劣化程度基于特定读取电平来对关断单元的数目进行不同地计数。例如，可以通过确定改变的读取电平来确定存储块的劣化程度，改变的读取电平给出至少特定的值(例如，100)作为基于默认读取电平的关断单元的数目与基于改变的读取电平的关断单元的数目之间的关断单元差。
图9B中读取电平的数值可以对应于与默认读取电平相关的偏移。当不对存储块执行安全擦除操作时，连接到虚设字线的存储单元的阈值电压分布位于图9B的示例中的最右侧。在改变读取电平的同时执行读取操作的处理中，当使用比默认读取电平高0.1V的读取电平执行读取操作时，可以确定关断单元差为100或更大。当由于对存储块执行的安全擦除操作而发生劣化时，给出至少100的关断单元差的读取电平可以逐渐减小。在已经对存储块执行了一次安全擦除操作的情况下，当使用比默认读取电平低0.3V的读取电平对存储块执行读取操作时，关断单元差可以是至少100。
类似地，在已经对存储块执行两次安全擦除操作的情况下，当使用比默认读取电平低0.5V的读取电平对存储块执行读取操作时，关断单元差可以是至少100。在已经对存储块执行了三次安全擦除操作的情况下，当使用比默认读取电平低0.7V的读取电平对存储块执行读取操作时，关断单元差可以是至少100。在已经对存储块执行了四次安全擦除操作的情况下，当使用比默认读取电平低0.8V的读取电平对存储块执行读取操作时，关断单元差可以是至少100。
可以基于使用上述方法确定的读取电平来确定连接到虚设字线的存储单元的劣化程度。当连接到虚设字线的存储单元的劣化程度高时，可以确定包括存储单元的存储块的劣化程度高。基于确定结果，可以根据上述实施例执行自适应写入或读取操作。
虽然图9A和图9B中示出了一种情况下的数值，但是实施例不限于此。可以使用基于其他各种值的各种方法来确定存储块的劣化程度。例如，在不改变读取电平的情况下，可以使用一个特定的读取电平或少量的读取电平来对关断单元进行计数，并且可以基于计数值来确定劣化程度。尽管图9A和图9B示出了对连接到虚设字线的存储单元之中的关断单元进行计数的情况，但是可以对连接到虚设字线的存储单元之中的导通单元进行计数，或者对连接到正常字线的存储单元之中的关断单元(或导通单元)进行计数。
图10是根据示例实施例的控制器的框图。图10示出了在不设置标志的情况下基于计数操作执行上述各种确定的示例。图10中的各种元件可以通过硬件、软件或其组合来实现，并且各种元件中的至少一些可以通过由处理器可执行的固件来实现。参照图10，存储设备或存储设备的控制器400可以包括安全擦除计数器410和自适应控制逻辑420。尽管在图10中未示出，但是控制器400还可以包括上述安全擦除控制逻辑。
安全擦除计数器410可以基于计数操作向自适应控制逻辑420输出计数值CNT[1:Z]，计数值CNT[1:Z]指示对多个存储块(例如，z个块)中的每个块执行的安全擦除操作的次数。例如，安全擦除计数器410可以接收安全擦除信息Info_SE和块地址ADD_B，并且对与块地址ADD_B对应的存储块的安全擦除操作的次数进行计数。
自适应控制逻辑420可以基于计数值CNT[1:Z]输出用于上述自适应控制操作的自适应控制信号Ctrl_AD。例如，自适应控制逻辑420可以包括擦除状态确定器421、劣化确定器422和自适应控制器423。擦除状态确定器421可以基于计数值CNT[1:Z]确定在后续数据写入或读取操作期间是否使用自适应控制。例如，当存储块的计数值CNT[1:Z]为至少N时(其中，N是至少为2的整数)，擦除状态确定器421可以输出指示使用自适应控制的信号。劣化确定器422可以基于计数值CNT[1:Z]输出确定存储块的劣化程度的信号。例如，当计数值CNT[1:Z]增加时，可以确定存储块的劣化程度增加。
自适应控制器423可以基于来自擦除状态确定器421和劣化确定器422的信号通过输出自适应控制信号Ctrl_AD来改变对存储块的写入或读取操作的条件。在实施方式中，自适应控制器423可以包括表(该表存储关于从写入操作和读出操作选择的至少一个操作的条件的信息)，并且基于存储在表中的信息输出自适应控制信号Ctrl_AD。
根据实施例，下面描述将自适应控制应用于写入和读取操作的示例。图11、图12A和图12B示出了在读取操作中的自适应控制方法。参照图11，存储设备可以在操作S31中接收针对多个存储块之中的存储块(例如，第N存储块)的页的读取请求或读取命令，并且在操作S32中确定与第N存储块对应的标志是否为1。当与第N存储块对应的标志不为1时，在操作S33中，可以在正常操作条件下对第N存储块的页执行读取操作。
否则，当与第N存储块对应的标志为1时，在操作S34中，可以使用各种方法来确定第N存储块的劣化程度。例如，可以基于分析第N存储块的阈值电压分布的结果来确定第N存储块的劣化程度。存储设备可以从存储关于自适应控制的各种类型的信息的预定义表(PDT)读取关于读取条件的信息，并且在操作S35中基于从PDT读取的信息对页执行读取操作。可以根据劣化程度基于不同的读取电平对页执行读取操作。
图12A示出了存储在PDT中的信息的示例，图12B示出了针对多阶单元(例如，TLC)的每个状态的自适应读取电平的示例。参照图12A，正常操作条件下的每个状态的读取电平定义为默认读取电平，并且自适应读取电平的值指示从默认读取电平的偏移。
根据上述实施例，当与第N存储块对应的标志为1时，可以基于存储在PDT中的自适应读取电平信息来确定状态P0至P6中的每个状态。例如，可以通过使用比默认读取电平高200mV的读取电平的读取操作来确定位于最左侧的第一阈值电压分布的状态P0。可以通过使用比默认读取电平高100mV的读取电平的读取操作来确定第二阈值电压分布的状态P1。在第七阈值电压分布的状态P6的情况下，第七阈值电压分布的偏移基本上很小，因此，可以通过使用默认读取电平的读取操作来确定第七阈值电压分布。
图13至图15示出了编程操作中的自适应控制方法。参照图13，存储设备可以在操作S41中接收针对多个存储块之中的存储块(例如，第N存储块)的页的写入请求(或写入命令)，并且在操作S42中确定与第N存储块对应的标志是否为1。当与第N存储块对应的标志不为1时，在操作S43中，可以在正常操作条件下对第N存储块的页执行编程操作。
否则，当与第N存储块对应的标志为1时，在操作S44中，可以如上所述使用各种方法来确定第N存储块的劣化程度。存储设备可以在操作S45中使用存储在PDT中的写入操作相关信息来对页执行编程操作。例如，写入操作可以包括对第N存储块的擦除操作和编程操作，并且自适应控制可以应用于从擦除操作和编程操作选择的至少一个操作。例如，可以改变从擦除电压、编程电压、擦除时间(或擦除循环计数)和编程时间(或编程循环计数)选择的至少一个条件，并且可以根据劣化程度基于所选择的条件来执行写入操作。
图14示出根据示例实施例的与写入操作相关的表信息的示例。图14示出了作为指示劣化程度的参考的安全擦除操作的次数的示例。图14中的数值可以对应于从正常安全擦除操作的擦除电压、编程电压、擦除时间和编程时间的偏移。
参照图14，在已经执行了连续安全擦除操作的存储块的情况下，存储块的阈值电压分布趋向于向左偏移，因此，可以设置操作条件，使得存储块的阈值电压分布在自适应写入操作中比在正常写入操作中位于更向右的位置。例如，当正常安全擦除操作的擦除电压Vers、擦除时间、编程电压Vpgm和编程时间的相应值被定义为默认值时，可以根据存储块由于安全擦除操作的劣化程度来不同地设置偏移。例如，当没有对第一存储块执行安全擦除操作时，可以根据分别对应于默认值的擦除电压Vers、擦除时间、编程电压Vpgm和编程时间来执行安全擦除操作。
然而，当请求写入的存储块的劣化增加时，擦除电压Vers的电平可以从默认值减小。图14示出了擦除电压Vers的电平从默认值减小100mV或200mV的示例。随着擦除电压Vers的电平减小，存储单元的阈值电压分布由于擦除操作而向左偏移的量可以减小。另外，随着存储块的劣化增加，擦除时间(或擦除循环计数)可以减少。随着擦除时间或擦除循环计数减少，存储单元的阈值电压分布由于擦除操作而向左偏移的量可以减少。
此外，随着存储块的劣化增加，编程电压Vpgm的电平可以从默认值增加。图14示出了编程电压Vpgm的电平从默认值增加50mV或100mV的示例。随着编程电压Vpgm的电平增加，存储单元的阈值电压分布由于编程操作而向右偏移的量可以增加。另外，随着存储块的劣化增加，编程时间(或编程循环计数)可以增加。随着编程时间或编程循环计数增加，存储单元的阈值电压分布由于编程操作而向右偏移的量可以增加。
图15示出了在自适应写入处理期间控制写入操作的操作流程的示例。参照图15，存储设备可以在操作S51中接收针对多个存储块之中的存储块(例如，第N存储块)的页的写入请求(或写入命令)，并且在操作S52中确定与第N存储块对应的标志是否为1。当与第N存储块对应的标志不为1时，在操作S53中，可以在正常操作条件下对第N存储块的页执行编程操作。否则，当与第N存储块对应的标志为1时，在操作S54中，可以如上所述使用各种方法来确定第N存储块的劣化程度。
根据第N存储块的劣化程度，可以在自适应写入处理中顺序地执行各种操作。当在操作S55中对第N存储块执行擦除操作时，第N存储块的存储单元可以具有与擦除状态对应的阈值电压分布。此后，在操作S56中可以执行编程操作(例如，虚设编程操作)，使得连接到第N存储块的至少一些字线的存储单元编程为特定阈值电压分布，或者在操作S56中可以仅对第N存储块的字线之中的特定字线(例如，虚设字线)执行虚设编程操作。例如，对第N存储块的虚设编程操作可以包括用于将第N存储块的存储单元的阈值电压分布偏移到与未发生劣化的情况对应的分布的编程操作。可选地，对虚设字线的虚设编程操作可以包括用于将连接到虚设字线的存储单元的阈值电压电平增加到劣化发生之前的分布的编程操作。
在完成上述虚设编程操作之后，在操作S57和操作S58中可以顺序地执行擦除操作和数据编程操作以将有效用户数据存储在第N存储块中。根据示例实施例，在操作S55中对第N存储块的擦除操作可以不被包括在自适应写入处理中。
图16A和图16B是根据示例实施例的存储设备的示例操作的图。图16A和图16B示出了在存储设备的后台操作中使用标志的示例。存储设备可以在用户数据既不被写入也不被读取的时段中执行与提高数据可靠性相关的后台操作。后台操作的示例可以包括垃圾收集、坏块管理、读取回收和读取替换。此时，后台操作包括用于增加劣化数据的可靠性的操作。因此，描述了基于存储块的标志值首先对具有相对高的劣化可能性的存储块执行后台操作的示例。
存储设备的控制器可以在操作S61中确定是否开始对第一存储块至第N存储块的后台操作。当开始对第一存储块至第N存储块的后台操作时，控制器可以在操作S62中确定分别与第一存储块至第N存储块对应的标志，并且基于确定标志的结果来设置第一存储块至第N存储块的后台操作顺序。例如，在操作S63中可以确定与第N存储块对应的标志是否为1。例如，当第N存储块的标志不为1时，在操作S64中可以向下移动第N存储块在后台操作顺序中的位置。否则，当第N存储块的标志为1时，在操作S65中可以向上移动第N存储块在后台操作顺序中的位置。
在操作S66中，可以将关于根据第一存储块至第N存储块的标志向下和向上移动第一存储块至第N存储块的后台操作顺序的多条信息彼此合并，因此，可以确定第一存储块至第N存储块的后台操作顺序。在操作S67中可以根据后台操作顺序对第一存储块至第N存储块执行后台操作。图16B示出了根据示例实施例的对第一存储块BLK1至第四存储块BLK4顺序地执行后台操作的情况以及基于标志信息将后台操作顺序改变为第一存储块BLK1、第四存储块BLK4、第二存储块BLK2和第三存储块BLK3的顺序的情况。
图17是根据实施例的将存储设备应用于固态驱动器(SSD)系统的示例的框图。参照图17，SSD系统500可以包括主机510和SSD 520。SSD 520可以通过信号连接器与主机510交换信号SIG，并且可以通过电力连接器接收电力PWR。SSD 520可以包括SSD控制器521、辅助电源522和NVM装置523_1至523_n。NVM装置523_1至523_n可以包括NAND闪存。可以通过通道Ch1至Chn在SSD控制器521与NVM装置523_1至523_n之间交换数据。此时，可以使用上面参照图1至图16描述的实施例来实现SSD 520。换句话说，根据上述实施例，SSD 520的SSD控制器521可以包括安全擦除控制逻辑521_1和自适应控制逻辑521_2。安全擦除控制逻辑521_1可以响应于来自主机510的安全擦除请求，控制对NVM装置523_1至523_n的安全擦除操作，自适应控制逻辑521_2可以根据存储块的劣化控制自适应写入和读取操作。根据上述实施例，自适应控制逻辑521_2可以包括表(该表存储与数据写入和读出有关的自适应控制的各种信息)，并且基于存储在表中的信息执行控制操作。
虽然已经参照本发明构思的实施例具体示出和描述了本发明构思，但是将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储设备，包括：
控制器，所述控制器被配置为控制在其中具有多个存储块的非易失性存储器装置，所述控制器包括：
安全擦除控制逻辑，所述安全擦除控制逻辑被配置为：(i)响应于从主机接收的安全擦除请求来控制对所述多个存储块的安全擦除操作，以及(ii)设置与所述多个存储块对应的标志，使得与已经经历了至少两次所述安全擦除操作的第一存储块对应的第一标志具有第一值；以及
自适应控制逻辑，所述自适应控制逻辑被配置为：响应于检测到所述第一标志具有所述第一值，改变与针对所述第一存储块的写入操作和/或读取操作相关联的至少一个操作条件。
2.根据权利要求1所述的存储设备，其中，所述控制器还包括标志存储电路，所述标志存储电路用于存储由所述安全擦除控制逻辑设置的所述标志。
3.根据权利要求1所述的存储设备，其中，所述安全擦除控制逻辑进一步被配置为：当已经对所述第一存储块执行了至少两次连续的安全擦除操作时，将与所述第一存储块对应的所述第一标志设置为所述第一值。
4.根据权利要求1所述的存储设备，其中，所述安全擦除控制逻辑还被配置为：响应于使用改变后的至少一个操作条件对所述第一存储块执行写入操作，重置所述第一标志。
5.根据权利要求1所述的存储设备，其中，所述自适应控制逻辑包括：
标志确定器，所述标志确定器被配置为确定所述多个存储块的标志；以及
劣化确定器，所述劣化确定器被配置为：根据所述多个存储块中的每个存储块的存储单元的阈值电压分布，来确定所述多个存储块中的每个存储块的劣化程度；
其中，所述自适应控制逻辑进一步被配置为：根据与所述第一存储块相关联的所述劣化程度，来不同地改变与针对所述第一存储块的写入操作和/或读取操作相关联的所述至少一个操作条件。
6.根据权利要求5所述的存储设备，其中，所述第一存储块包括至少一条虚设字线和多条正常字线；其中，所述第一存储块的所述劣化程度根据连接到所述第一存储块的所述至少一条虚设字线的存储单元的阈值电压分布的向左偏移的量被确定。
7.根据权利要求1所述的存储设备，其中，所述自适应控制逻辑包括表，所述表被配置为存储与所述至少一个操作条件相关的至少一条信息；其中，当与所述第一存储块对应的所述第一标志具有所述第一值时，用于在所述读取操作期间确定数据状态的读取电平基于存储在所述表中的所述至少一条信息被改变。
8.根据权利要求1所述的存储设备，其中，所述自适应控制逻辑包括存储与所述至少一个操作条件相关的至少一条信息的表；其中，所述写入操作包括对所述第一存储块的存储单元的擦除操作以及在所述擦除操作之后对所述第一存储块的至少一页的存储单元进行编程的编程操作；其中，当与所述第一存储块对应的所述第一标志具有所述第一值时，在所述写入操作期间擦除电压和编程电压中的至少一者基于存储在所述表中的所述信息被改变。
9.根据权利要求8所述的存储设备，其中，当与所述第一存储块对应的所述第一标志具有所述第一值时，与正常写入操作相比，所述擦除电压的大小减小和/或所述编程电压的大小增大。
10.根据权利要求1所述的存储设备，其中，所述至少一个操作条件对应于响应于写入请求而执行的多个顺序操作；其中，当与所述第一存储块对应的所述第一标志具有所述第一值时，对所述第一存储块的至少一个页的虚设编程操作、对所述第一存储块的擦除操作以及对所述第一存储块的被请求写入的一个或更多个页的编程操作响应于所述写入请求被顺序地执行。
11.一种存储设备的操作方法，所述存储设备控制包括多个块的非易失性存储器装置的存储器操作，所述操作方法包括：
响应于从主机接收的安全擦除请求，对所述多个块执行安全擦除操作；
设置分别与所述多个块对应的标志，使得与所述多个块中的已经被请求进行了至少两次连续的安全擦除操作的第一块对应的标志具有第一值；以及
当与所述第一块对应的标志具有所述第一值时，在与正常写入操作或读取操作相比改变至少一个操作条件之后对所述第一块执行写入操作和/或读取操作。
12.根据权利要求11所述的操作方法，所述操作方法还包括：从标志存储电路读取与所述第一块对应的标志；其中，所述存储设备包括所述标志存储电路，所述标志存储电路被配置为存储分别与所述多个块对应的标志。
13.根据权利要求11所述的操作方法，所述操作方法还包括：在基于改变后的操作条件对所述第一块执行所述写入操作之后，将与所述第一块对应的标志重置为第二值。
14.根据权利要求11所述的操作方法，所述操作方法还包括：
当与所述第一块对应的标志具有所述第一值时，基于连接到所述第一块的虚设字线的存储单元的阈值电压分布来确定所述第一块的劣化程度；
其中，针对所述第一块的所述至少一个操作条件根据所述劣化程度被不同地改变。
15.根据权利要求11所述的操作方法，其中，对所述第一块的所述写入操作包括：对所述第一块的存储单元的擦除操作以及在所述擦除操作之后对所述第一块的至少一个页的存储单元进行编程的编程操作；其中，当与第一块对应的标志具有所述第一值时，与所述正常写入操作相比，在所述擦除操作中擦除电压的大小减小，或在所述编程操作中编程电压的大小增大。
16.根据权利要求11所述的操作方法，其中，当与所述第一块对应的标志具有所述第一值时，在对所述第一块的所述读取操作中用于确定数据状态的读取电压被改变。
17.根据权利要求16所述的操作方法，其中，所述多个块中的每个存储单元包括存储至少两位数据的多阶单元；其中，与所述正常读取操作相比，在对所述第一块的所述读取操作中用于区分擦除状态和编程状态的读取电压增加。
18.一种操作非易失性存储器装置的方法，包括：
对所述非易失性存储器装置内的第一存储块执行正常写入操作；
通过对所述第一存储块执行多次连续的擦除操作以及设置与所述第一存储块相关联的标志，来对所述第一存储块执行安全擦除操作，所述标志指示所述第一存储块已经经历了所述安全擦除操作；以及
响应于检测到所设置的与所述第一存储块相关联的标志，使用相对于所述正常写入操作的至少一个修改的写入操作条件对所述第一存储块执行修改的写入操作。
19.根据权利要求18所述的方法，其中，所述的执行修改的写入操作包括：重置与所述第一存储块相关联的标志；其中，所述的执行修改的写入操作之后对所述第一存储块执行正常写入操作。
20.根据权利要求18所述的方法，其中，所述至少一个修改的写入操作条件考虑了所述第一存储块内的由所述安全擦除操作引起的过度擦除情况。
CN202210259765.1A 2021-06-25 2022-03-16 存储设备及其操作方法、操作非易失性存储器装置的方法 Pending CN115525210A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0083119 2021-06-25
KR1020210083119A KR20230000690A (ko) 2021-06-25 2021-06-25 적응적인 기록/독출 제어를 수행하는 스토리지 장치 및 스토리지 장치의 동작방법

Publications (1)

Publication Number Publication Date
CN115525210A true CN115525210A (zh) 2022-12-27

Family

ID=84541193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210259765.1A Pending CN115525210A (zh) 2021-06-25 2022-03-16 存储设备及其操作方法、操作非易失性存储器装置的方法

Country Status (3)

Country Link
US (1) US11869598B2 (zh)
KR (1) KR20230000690A (zh)
CN (1) CN115525210A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116680089B (zh) * 2023-08-03 2023-11-14 上海登临科技有限公司 一种访存控制结构、方法、内存系统、处理器及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130326161A1 (en) 2012-05-31 2013-12-05 Oren Cohen Method and Host Device for Assessing Execution of Trim Commands
US20160034217A1 (en) 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Memory controller configured to control data sanitization and memory system including the same
US9972375B2 (en) 2016-04-15 2018-05-15 Via Alliance Semiconductor Co., Ltd. Sanitize-aware DRAM controller
US9633738B1 (en) * 2016-06-28 2017-04-25 Sandisk Technologies Llc Accelerated physical secure erase
KR102609177B1 (ko) 2016-07-04 2023-12-06 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 불휘발성 메모리 장치의 동작 방법
TWI639918B (zh) 2017-05-11 2018-11-01 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
KR102027543B1 (ko) 2017-05-30 2019-10-01 한국과학기술원 플래시메모리의 영구적 데이터 삭제 및 저장장치의 재사용을 가능케 하는 하드웨어 기반의 보안 장치 및 방법
US11216218B2 (en) 2019-07-15 2022-01-04 Micron Technology, Inc. Unmap data pattern for coarse mapping memory sub-system
US11462273B2 (en) * 2020-05-14 2022-10-04 Intel Corporation SSD with reduced secure erase time and endurance stress

Also Published As

Publication number Publication date
US20220415404A1 (en) 2022-12-29
KR20230000690A (ko) 2023-01-03
US11869598B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
CN108573722B (zh) 操作非易失性存储器件的方法和非易失性存储器件
CN107068190B (zh) 修正编程电压的存储器设备编程方法
KR20170097267A (ko) 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
US20140043901A1 (en) Nonvolatile memory device and operating method with variable memory cell state definitions
CN109308931B (zh) 存储装置及其操作方法
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20140031556A (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
CN111916136A (zh) 存储控制器和存储装置
US9672931B2 (en) Non-volatile memory device, memory system, and methods of operating the device and system
CN111128280B (zh) 存储装置及其操作方法
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN108986861B (zh) 对非易失性存储器装置进行编程的方法
CN111833949A (zh) 存储器控制器、存储器系统及其操作方法
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US10679705B2 (en) Controller and operating method thereof
US11869598B2 (en) Nonvolatile memory devices having adaptive write/read control to improve read reliability and methods of operating the same
US11848054B2 (en) Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device
KR20170075835A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN113806254B (zh) 存储器系统、存储器控制器及存储器系统的操作方法
US11061615B2 (en) Memory system, memory controller and operating method thereof
US11941271B2 (en) Storage devices performing secure erase and operating methods thereof
US11656790B2 (en) Memory system, memory controller, and operation method of memory system
EP4180962A1 (en) Memory controller with improved data reliability and memory system including the same
US20230195367A1 (en) Memory system, memory controller, and operation method of memory system
CN115705908A (zh) 存储设置数据的存储器件及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination