CN112992206A - 防止nand存储器中的读取干扰的技术 - Google Patents

防止nand存储器中的读取干扰的技术 Download PDF

Info

Publication number
CN112992206A
CN112992206A CN202011000638.7A CN202011000638A CN112992206A CN 112992206 A CN112992206 A CN 112992206A CN 202011000638 A CN202011000638 A CN 202011000638A CN 112992206 A CN112992206 A CN 112992206A
Authority
CN
China
Prior art keywords
word line
data
data stored
slc
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011000638.7A
Other languages
English (en)
Inventor
A·S·阿斯赫亚
S·纳塔拉詹
张屹华
S·纳加拉坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112992206A publication Critical patent/CN112992206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

描述了用于防止NAND存储设备中的读取干扰的技术。在一个示例中，跟踪针对子组的读取。当对子组的读取次数满足阈值时，满足阈值的字线处的数据连同相邻字线处的数据被移动到SLC块，而不移动整个块。可以在维持一些数据连续性的同时显著减少对减轻读取干扰的性能影响和写入放大影响。

Description

防止NAND存储器中的读取干扰的技术
技术领域
本说明书通常与诸如NAND闪存存储器的非易失性储存介质以及用于使读取干扰最小化的技术有关。
背景技术
诸如NAND闪存存储器的闪存储存器是非易失性储存介质。非易失性储存器是指即使设备被中断电源也具有确定的状态的储存器。三维(3D)NAND闪存存储器是指在其中可以垂直地构建NAND串，使得串的场效应晶体管(FET)堆叠在彼此的顶部上的NAND闪存存储器。3D NAND和其他3D架构是引人注目的，部分由于相对于二维(2D)架构可以实现更高的位密度。因此，闪存储存器越来越多地用于移动电话、客户端和企业部门。除了高的位密度之外，在储存技术中，其他指标(例如，低错误率)也是期望的。
附图说明
以下描述包括对附图的讨论，这些附图具有通过本发明的实施例的实施方式的示例的方式而给出的图示。附图应以示例性方式而非限制性方式来理解。如本文所使用的，对一个或多个“实施例”或“示例”的引用应理解为描述了本发明的至少一种实施方式中所包括的特定的特征、结构、和/或特性。因此，本文中出现的诸如“在一个实施例中”或“在一个示例中”的短语描述了本发明的各种实施例和实施方式，并且不一定全都指同一实施例。然而，它们也不一定相互排斥。
图1描述了NAND闪存存储阵列的在其中可以实施防止读取干扰技术的示例性部分。
图2示出了SLC单元和QLC单元的阈值电压分布的示例。
图3A描述了示例性系统。
图3B是用于处理读取干扰的固件的示例的块图。
图4是示出用于NAND设备的读取计数器的示例的块图。
图5以热表的形式示出了计数器的示例性表示。
图6是防止读取干扰的方法的示例的流程图。
图7A和图7B示出了用于防止读取干扰的两种不同的数据移动策略的状态图。
图8提供了可以实施读取干扰防止技术的计算系统的示例性绘图。
以下对某些细节和实施方式的描述包括可以描绘下面所描述的实施例中的一些或全部的对附图的描述，而且讨论了本文提出的发明性构想的其他潜在的实施例或实施方式。
具体实施方式
本文描述了用于有效率地处理诸如三维(3D)NAND存储器的非易失性存储器中的读取干扰的技术。
当前的NAND存储器技术中的存储器访问可能导致各种错误，例如程序干扰或读取干扰错误。读取干扰是指在读取操作期间对一个或多个位进行非故意的编程。某些访问模式可能会增加读取干扰错误的可能性。例如，对单个页的重复读取可能导致热电子式读取干扰错误，热电子式读取干扰错误可能引起ECC无法校正的事件。热电子读取干扰是指存储器的字线或块的一部分中的数据值的意外变化，该部分不是读取命令的目标，而是负责提供读取请求。
一些使读取干扰减轻的现有解决方案涉及：在达到读取阈值之前，监测对QLC块的读取次数，并将整个块的数据移动到另一个QLC块。将整个块的数据从一个QLC块移动到另一个QLC块会导致显著的性能损失并带来数据损坏的风险。
与现有技术相反，仅将QLC块的热字线和相邻字线移动到SLC块可以防止读取干扰，而没有显著的性能损失。此外，仅移动受影响的字线而不是整个QLC块(或超级块)减少了写入次数，并且因此减少了写入放大影响。另外，通过移动三个连续的字线，数据的一部分仍然是顺序排列的，这能够传递与性能相关的一致的服务质量。
图1描述了NAND闪存存储阵列(或NAND储存阵列)100的示例性部分，可以对该部分实施防止读取干扰技术。NAND阵列100包括被布置成列的多个非易失性存储单元102A-102F(缩写为102)，例如，串联串104A和104B(缩写为104)。在一个示例中，存储单元102包括具有替换栅极的晶体管。具有替换栅极的单元通常具有低电阻栅极(例如，钨栅极)以及在栅极和沟道之间的电荷捕获层，在该电荷捕获层中，电荷被捕获或储存以表示一个或多个位值。在另一个示例中，存储单元102可以包括具有浮置栅极(例如，高电阻多晶硅栅极)的晶体管，该浮置栅极储存指示一个或多个位值的电荷。其他架构也是可能的。在串联串104中，单元102的漏极区域(除了顶部单元之外)耦合到另一个单元102的源极区域。
阵列100也包括字线106A-106C。字线106A-106C可以跨越多个串联串104(例如，字线可以耦合到每个串联串104的一个存储单元)并且连接到阵列100的一行的每个存储单元102的控制栅极，并且字线106A-106C用于对该行中的NAND存储单元102的控制栅极进行偏置。位线108A和108B(缩写为108)均通过选择栅漏极(SGD)114和感测电路120A和120B耦合到串联串104，感测电路120A和120B通过感测特定位线108上的电压或电流来检测每个单元的状态。
存储单元的多个串联串104通过选择栅源极(SGS)112A和112B(缩写为112)耦合到源极线110，并且通过选择栅漏极114A和114B(缩写为114)耦合到个体的位线108。SGS 112由源极选择栅控制线116控制，并且SGD 114由漏极选择栅控制线118控制。因此，SGD信号线选择性地将串耦合到位线(BL)。SGS信号线选择性地将串耦合到源极线(SL)。可以将SGS分割为多个分段的SGS(SSGS)以作为单独的SGS信号线有效率地操作，从而控制单独的储存单元堆栈组的操作。由SSGS控制的存储单元组可以被称为SSGS组、子块、或子组。同样地，可以分割SGD以提供对不同子块的单独控制，每个子块具有一个SGD段。
可以根据诸如SLC(单级单元)、MLC(多级单元)、TLC(三级单元)、QLC(四级单元)中的一种或多种编码方案、或其他编码方案来对每个存储单元102进行编程。在SLC NAND闪存存储器中，每个存储单元具有对应于两个状态(0、1)的两个电压电平来表示一个位。在MLC、TLC和QLC NAND闪存存储器中，每个存储单元储存两个或更多位。MLC NAND闪存存储器中的每个单元使用对应于四个状态(00、01、10、11)的四个电压电平来表示2位的二进制数据。TLC NAND闪存存储器中的每个单元使用对应于八个状态(000至111)的八个电压电平来表示3位的二进制数据。QLC NAND闪存存储器中的每个单元使用对应于十六个状态(0000至1111)的十六个电压电平来表示4位的二进制数据。在一个示例中，每个单元的阈值电压(Vt)指示储存在单元中的数据。例如，图2示出了SLC单元和QLC单元的阈值电压分布的示例。
图3A描述了示例性系统。该系统包括主机350和非易失性储存或存储设备300。主机350和存储设备300可以是存在于计算机的封装范围内(例如，在膝上型计算机/笔记本计算机、服务器、或其他计算机内)的系统的示例。在其他示例中，也可以经由诸如局域网(例如，以太网)、或广域网(例如，无线蜂窝网络、因特网等)的较大网络来访问存储设备300。这样的示例可以符合诸如NVMe-oF(在交换结构之上表示的非易失性存储器)的标准。主机350包括一个或多个处理器352、存储器354、以及为清楚起见从图中省略的其他部件。
该存储设备包括用于储存数据的存储介质302。存储介质302可以是可以在存储单元中储存一个或多个位的存储或储存介质。在一个示例中，存储介质302包括储存阵列，该储存阵列包括存储单元的串(例如，图1中所示的NAND串)。存储介质302可以包括非易失性和/或易失性类型的存储器。在一个示例中，存储介质302包括均被划分为多个平面或组的一个或多个非易失性存储管芯。在一些示例中，存储介质302可以包括块可寻址存储设备，例如NAND技术。在一个示例中，存储介质302包括诸如图1中的NAND闪存存储阵列。存储介质302也可以包括非易失性类型的存储器，例如交叉点存储器(例如，三维(3D)交叉点)、或其他可字节寻址的非易失性存储器。其他技术(例如，一些NOR闪存存储器)可能是可字节寻址的以用于读取和/或写入，并且可能是可块寻址的以用于擦除。存储介质302可以包括使用硫族相变材料(例如，硫族玻璃)、多阈值电平NAND闪存存储器、NOR闪存存储器、单级或多级相变存储器(PCM)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、结合了忆阻器技术的磁阻式随机存取存储器(MRAM)存储器、或自旋转移矩MRAM(STT-MRAM)、或以上中的任一种的组合、或其他存储器类型。存储介质302可以包括单级单元(SLC)NAND单元、多级单元(MLC)NAND单元、三级单元(TLC)NAND单元、四级单元(QLC)单元、可以用作多于一种类型的NAND(例如，取决于模式的SLC或QLC)的动态NAND单元、或其他NAND单元。
根据一些示例，包括在存储介质302中的易失性类型的存储器可以包括但不限于随机存取存储器(RAM)、动态RAM(D-RAM)、双倍数据速率同步动态RAM(DDR SDRAM)、静态随机存取存储器(SRAM)、晶闸管RAM(T-RAM)或零电容RAM(Z-RAM)。易失性类型的存储器可以与若干存储技术兼容，所述存储技术例如DDR4(DDR版本4，由JEDEC于2012年9月发布的初始规范)、LPDDR4(低功耗双倍数据速率(LPDDR)版本4，JESD209-4，最初由JEDEC于2014年8月发布)、WIO2(宽I/O 2(WideIO2)，JESD229-2，最初由JEDEC于2014年8月发布)、HBM(高带宽存储DRAM，JESD235，最初由JEDEC于2013年10月发布)、DDR5(DDR版本5，目前由JEDEC研讨)、LPDDR5(LPDDR版本5，目前由JEDEC研讨)、HBM2(HBM版本2，目前由JEDEC研讨)、和/或其他、以及基于这样的规范的派生物或扩展物的技术。
存储设备300可以使用相应的接口320和356与主机系统350通信。在一个示例中，接口356是外围控制集线器(PCH)的一部分。在所示的示例中，控制器304使用接口320与诸如主机350的计算平台耦合。在一个示例中，控制器304是ASIC(专用集成电路)。在一个示例中，接口符合诸如PCI Express(PCIe)、串行高级技术附件(ATA)、并行ATA、通用串行总线(USB)、和/或其他接口协议的标准。控制器304可以与计算平台的元件通信以从存储介质302读取数据或将数据写入到存储介质302。虽然在本公开中，术语“主机”是指具有处理器(或发送请以访问储存在非易失性存储器中的数据的其他设备)和用于与NAND通信的接口的系统(例如，主机350)，但是一些实施方式可以指相对于非易失性存储介质302作为“主机”的控制器304。
控制器304可以被配置为从主机350接收请求，并生成和执行与存储介质302的使用有关的命令(例如，以读取数据、写入、或擦除数据)。控制器304和/或固件315可以实施各种写入算法，例如“通过SLC缓冲器写入”或“围绕SLC缓冲器写入”。直写和绕写方式两者涉及将主机数据写入到前端SLC缓冲器。SLC缓冲器可以包括专用SLC区域、在SLC模式中使用的动态区域、或两者。“通过SLC缓冲器写入”方式包括通过SLC缓冲器写入所有的主机数据。一旦SLC缓冲器已满，就可通过将数据移动到一个或多个QLC块来在SLC缓冲器中获得空间。然后可以将新的主机数据写入到SLC缓冲器。只要空间是可获得的，“围绕SLC缓冲器写入”方式就涉及写入到SLC缓冲器。一旦SLC缓冲器已满，主机数据将被直接写入到QLC块。绕写方式通常需要板上的超级电容器以在功率损耗时保护先前编程的数据。相比之下，“通过SLC缓冲器写入”方式通常不需要电容器来保护以免受功率损失。本文描述的技术适用于通过SLC写入和围绕SLC写入方式两者。
控制器可以用硬件(例如，逻辑电路)、软件、固件、或硬件、软件和固件的组合来实施。逻辑电路的示例包括专用的硬连线逻辑电路(包括例如一个或多个状态机器逻辑电路)、可编程逻辑电路(例如，现场可编程门阵列(FPGA)、和可编程逻辑阵列(PLA))。在一个示例中，逻辑电路被设计为执行一些形式的程序代码，例如SSD固件(例如，嵌入式处理器、嵌入式控制器等)。该存储设备通常也包括耦合到逻辑电路311的存储器317，逻辑电路311可以用于缓存来自非易失性介质的数据和储存由控制器304执行的固件315。术语“控制逻辑”可以用于指逻辑电路、固件两者、软件、或组合。例如，控制逻辑可以指控制逻辑311、固件315、或两者。
控制器304与存储介质302耦合以控制或命令存储器以使操作发生。存储介质302与控制器304之间的通信可以包括向特定的寄存器(例如，寄存器308)写入和/或从特定的寄存器(例如，寄存器308)读取。这样的寄存器可以位于控制器304中、位于存储介质302中、或者位于控制器304和存储介质302的外部。可以由控制器304通过例如存储设备300的存在于控制器304和存储介质302之间的内部接口(例如，开放NAND闪存接口(ONFI)接口、专有接口、或其他接口)来达到存储介质302内的寄存器或存储器，从而将控制器304和存储介质302通信耦合。输入/输出(I/O)引脚和信号线将控制器304与存储介质302通信耦合，以实现在控制器304与存储介质302之间传输读取和写入数据。
控制器304可以耦合到存储介质302的字线以选择字线中的一个，施加读取电压，施加与位线电势电平组合的编程电压，施加验证电压，或施加擦除电压。控制器304可以耦合到存储介质302的位线以读取储存在存储单元中的数据，在编程操作期间确定存储单元的状态，并且控制位线的电势电平以促进或禁止编程和擦除。
如上所述，可以(例如，由控制器304)执行储存在存储设备上的固件315以执行存储设备300的某些功能并控制存储设备300的某些方面。在一个示例中，固件315包括用于处理防止读取干扰的逻辑单元。图3B是用于处理读取干扰的固件315的示例的块图。在图3B中的示例中，固件包括：计数器303，所述计数器303使得能够跟踪对存储单元的组或子组的读取访问；以及逻辑单元305，所述逻辑单元305用于基于计数器303来处理数据的移动以防止这种读取干扰错误。
如上所述，超过阈值的重复单页读取能够在NAND设备(例如，2D和3D NAND技术两者)中产生热电子ECC无法校正的事件。
常规地，固件将在块级处跟踪读取访问，并作为读取干扰的结果(或优选地在读取干扰的发生之前)触发数据移动。使用常规技术，当作为读取干扰的结果而触发数据移动时，将整个块移动到新的目的地块。由于QLC块变大，编程时间变慢。因此，移动整个块可能引起对主机性能的显著影响。
例如，考虑一个示例，其中在触发针对QLC块的读取干扰阈值时，整个QLC块的数据作为阻塞调用或阻塞操作被移动到新的目的地QLC块。通过将整个块作为阻塞调用进行移动，直到完成移动为止，将不再提供任何其他主机命令。结果，在完成数据移动之后更新地址表(例如，逻辑到物理(L2P))页表以确保从新的目的地块执行任何其他主机读取。虽然该技术确保了用户数据是完整的，但由于作为针对数据从一个QLC块移动到另一个QLC块的阻塞调用的结果而耗尽主机，因此可能导致超时。此外，因为即使一些页可能不会被影响，但是整个QLC块的数据被移动，因此这种技术具有高的写入放大(WA)影响。
在另一个示例中，在触发读取干扰阈值时，分配数据移动使得主机不被耗尽。分配数据移动确保了在数据移动期间性能是稳定的和一致的。然而，直到目的地QLC块被完全编程(例如，在客户端SSDS不具有PLI电容器(即时功率损耗电容器)的情况下)，才可以执行对地址表的更新。因为地址表直到该块被关闭才更新，因此主机将继续从达到读取阈值的原始受害块继续进行读取。因此，受害页可能具有大量的读取压力，从而导致违反NAND要求和潜在的用户数据丢失。因为即使一些页可能不被影响，但是整个块的数据被移动，所以该技术也导致高的写入放大影响。
相比之下，可以通过仅将受影响的字线和相邻字线处的数据移动到快速介质块(例如SLC块)来避免对减轻读取干扰的性能和写入放大影响。例如，一旦在QLC块上达到读取干扰阈值，固件将存储在WLn(在其上锤击该页的字线)、WLn–1、和WLn+1处的数据移动到SLC块。在一个示例中，在数据移动之后更新地址表(例如，逻辑到物理表)，并且随后将从NAND上的新位置进行对相同的LBA(逻辑块地址)的读取。在一个示例中，固件执行作为阻塞操作的对三个字线处的数据移动，因此直到数据移动已经完成才将提供任何主机命令。然而，因为移动到了SLC块，因此相对较快地完成了数据移动，并且阻塞调用不会导致显著的性能影响或导致主机超时。
在一个示例中，为了仅移动受影响的字线和相邻字线以防止读取干扰，固件跟踪存储单元的子组所接收的读取次数。例如，图4是示出了如何将NAND设备和计数器逻辑地组织成块和子组的块图。因此，图4示出了可以跟踪读取访问的粒度的一个示例。图4中的示例包括四个管芯：管芯0、管芯1、管芯2、和管芯3。每个管芯包括k+1个块。NAND存储块通常是NAND闪存管芯中最小的可擦除实体。超级块通常被定义为跨多个管芯的同一块地址(例如，跨多个NAND管芯的同一字线地址)。每个块包括n+1个子组，其中每个子组包括一个或多个页。在一个示例中，子组包括3个SLC页、9个TLC页、或12个QLC页。因此，取决于设计和实施方式，每个块可以包括大量的页。固件也可以保持跟踪和更新计数，以用于对不同粒度的页进行读取访问。图4中所示的示例示出了在每个管芯的块级(框402)处和在跨所有管芯的子组级(框404)处的计数器。管芯块级计数器记录块中的任何页上的读取。SSGS(子级)读取计数器记录在较小的页范围上的读取。在一个示例中，管芯块级读取计数器旨在跟踪同一块内的分布式读取，然而SSGS读取计数器旨在跟踪锤击读取压力或单页读取压力。其他的计数器的粒度可以用于跟踪读取访问。在一个示例中，可以单独地跟踪每个管芯的每个子组的读取访问计数(而不是跨越所有管芯的子组级处的计数器)。
如上所述，常规技术涉及移动整个块以防止读取干扰。因此，在块级处跟踪读取访问，并且一旦达到阈值，就将数据移出整个块。与常规技术相比，在子组级处跟踪访问可以实现仅传输受影响的字线并减少数据传输。在一个示例中，计数器以固件(例如，表、阵列、链接的列表、或其他数据结构)来实施。
图5以“热表”的形式示出了计数器的示例性表示。热表是用于跟踪哪些子组是“热”的(这意味着哪些子已经接收到满足或接近阈值的若干读取访问)的数据结构。在图5中所示的示例中，块0和1的“WLn”表示热字线，因为来自该字线的至少一个子组已经满足读取阈值。块k中没有字线满足阈值。“WLn–1”是指紧在WLn之前的字线，并且“WLn+1”是指紧在WLn之后的WL。热表可以跟踪子组是否已经满足阈值(例如，满足或不满足阈值)，或者可以跟踪“热”的程度。例如，图5中的示例跟踪变化的热水平。具体而言，图5中的热表示出了一些子组正在接近阈值(例如，在阈值的75％处)，并且其他子组远远低于阈值(例如，在小于阈值的75％处)。跟踪变化的访问水平可以为不同水平启用不同的策略。然而，由于二进制切换(例如，指示阈值已满足的“逻辑1”或指示阈值未满足的“逻辑0”，反之亦然)，热表或其他数据结构可以跟踪是否已满足阈值。通过跟踪对子组的读取访问次数，可以在与读取干扰相关的数据损坏之前将数据从热字线移动。
图5中的热表示出了针对每个SSGS(分段的SGS)或子组的计数器，类似于图4的计数器404。每个SSGS跨越多个管芯。图5中的示例示出了两个管芯(管芯0和管芯1)，然而，本文所述的技术适用于一个管芯或多于两个的管芯。每个管芯包括四个平面(P0、P1、P2和P3)和k+1个块(示出了块0、1和k)。每个块包括多个子组，每个子组包括多个页。每个字线包括三个子组，然而，其他示例可以包括更少的或多于三个的子组。图5中所示的分组是非限制性示例，本文所描述的技术适用于存储器的各种分组和逻辑段。
固件维护针对每个子组(例如，SSGS)的读取访问的计数或计数器。当存储设备接收到对特定子组的读取请求时，固件更新(例如，递增)针对该子组的计数器。然后，固件确定针对子组的计数是否达到(或超过)阈值。除了计数器之外，在一个示例中，数据结构中还包括一个或多个位，以跟踪子组或字线是否已经满足读取阈值。在跟踪热程度的一个示例中，针对每个子组或每个字线或两者可以包括多个位以指示热水平。当字线中的子组中的一个或多个已经达到阈值时，数据移动被触发以将数据从QLC块上的热字线移动到SLC块。
虽然可能尚未达到相邻字线的读取计数器阈值，但是相邻字线可能会经历最大栅极压力(可能比热字线更大的栅极压力)，并且因此可能比目标WLn更容易受到读取干扰的攻击。因此，在热字线之前和之后的字线处的数据也被移动到SLC块。例如，如图5中的块0所示，如果WLn已经满足读取阈值，则WLn–1和WLn+1也将从QLC块被移动到SLC块。虽然本文的示例通常涉及移动两个相邻字线，但是在一个示例中，移动多于两个相邻字线但少于整个块(例如，除了热字线外，还可以移动字线WLn–2、WLn–1、WLn+1、WLn+2等)。因此，与常规技术不同，传输较少量的数据以防止读取干扰错误。此外，因为传输较少量的数据，所以可以将数据移动到SLC块。与将数据移动到另一个QLC块相比，将数据移动到SLC块要快得多，并且是不容易出错的。因此，快速完成数据移动，并防止了由于防止读取干扰而导致的显著的性能下降。
图6是防止读取干扰的方法的示例的流程图。在一个示例中，该方法由非易失性存储设备的逻辑单元执行。在一个这样的示例中，该方法由3D NAND管芯上的固件、微代码、和/或电路执行。
该方法开始于在602处接收读取请求。例如，参考图3A，存储设备300经由接口356和320从主机350接收读取请求。然后，在604处，固件确定读取请求的(一个或多个)目标子组并且递增针对(一个或多个)目标子组的(一个或多个)计数器。在其他实施方式中，计数器可以从初始数量向下计数到零以指示达到阈值。在这样的示例中，计数器将在接收到对目标子组的读取请求时递减。
在一个示例中，一旦更新适当的读取计数器，则固件检查针对任何子组的计数器是否大于阈值。可以采用各种策略以用于检查是否满足针对特定的子组或字线的读取阈值。例如，可以在读取访问之后检查由读取访问作为目标的针对每个子组的计数器。在另一个示例中，可以以预定的、可编程的、或基于触发器的一些频率来检查所有读取计数器。不管检查读取访问计数是否满足阈值的时序和频率，如果没有计数器大于阈值(606否分支)，则该方法从块602继续。
如果计数中的任一个大于阈值(606是分支)，则在608处移动在其上满足阈值的字线处的数据。另外，也可以移动储存在两个或多个相邻字线处(例如，储存在先前和下一个字线处)的数据，以防止对那些字线的读取干扰并维持一些数据连续性。然而，与常规技术不同，响应于在块中检测到满足阈值，不会移动整个块。响应于满足阈值而移动的数据量小于整个块(例如，块中的一个或多个字线的数据)。
在一个示例中，将那些字线处的数据移动到SLC块。在一个这样的示例中，将数据复制到SLC块上的连续位置，使得来自热字线和相邻字线的数据保持连续。然后，该方法涉及更新地址映射指针以将针对字线的后续读取请求引导到SLC缓冲器。在一个示例中，可以在完成整个数据移动之后或在将每个页写入到SLC块之后，更新地址映射指针。在写入每个页之后更新针对目的地SLC块的映射指针的示例中，即使未关闭SLC块，也将会从SLC块读取后续的主机读取。
因此，该方法涉及仅将热数据及其相邻字线从QLC块移动到SLC缓冲器，而不移动QLC块中的所有数据。一旦数据已经被移动到SLC，逻辑到物理页表就会被更新，并且如果主机请求数据，将从新的SLC块读取数据。虽然图6中的示例涉及移动三个字线，但是可以移动其他粒度的数据。例如，当满足阈值时，可以移动一个或多个子组处的数据，而不是整个字线和相邻字线。
另外，尽管图6中的示例涉及将热数据移动到SLC块，但是其他示例可以将热数据(例如，字线和相邻字线)移动到另一种类型的存储块，例如MLC、TLC、QLC等。不管将热数据移动到什么类型的存储器，都是移动少量的数据(例如，几个字线)而不是移动整个块，并且因此，与需要移动整个块的传统技术相比，该移动完成得更快。然而，将热字线和相邻字线移动到SLC块会导致完成数据移动的时间进一步减少，并且因此对主机的性能影响显著小于常规技术。由于仅移动受影响的字线而不是移动整个超级块，所以该方法也具有较小的写入放大影响。此外，由于几个连续的字线被移动到SLC块，因此数据仍然是顺序排列的。
图7A和图7B示出了用于防止读取干扰的两种不同的数据移动策略的状态图。图7A是针对常规数据移动策略的状态图的示例。在图7A的状态图的状态702中，已经将QLC块标识为热数据块，其具有将从当前源QLC块移动到另一个目的地QLC块的有效数据。根据常规策略，如果块中的任何子组或字线是热的，则移动整个块。例如，然后将来自整个源QLC块的所有有效数据移动到目的地QLC块。当块被移动时(例如，当被移动的当前页是＜最后页时)，状态机器移动到状态704。一旦整个块被成功移动，则地址映射将被更新为指向新的QLC块。然后，状态机器移动到状态706。然后，监测对新的QLC块的读取访问次数。当读取访问次数达到阈值时，将重复该过程，并将数据移动到另一个QLC块。因此，由图7A中的状态图所示的策略涉及将整个QLC块的数据移动到另一个QLC块的数据。
相比之下，图7B示出了其中仅将热字线和相邻字线移动到SLC块的状态图的示例。在图7B的状态图的状态708中，块的子组已经被标识为热的并且具有有效数据。代替移动整个QLC块中的数据，仅将热字线处以及在热字线之前和之后的字线处的有效数据移动到目的地SLC块。然后将地址映射更新为指向新的SLC块，从而使状态图进入状态710。因为移动了较小量的数据，并且因为数据被移动到SLC块而不是QLC块，所以数据移动比根据图7A中的数据移动策略的数据移动完成得更块。因此，可以显著减少完成数据移动和更新映射指针的次数。在一个示例中，被移动的数据保留在SLC块中，直到SLC块中需要额外的空间为止。如果需要在SLC块中释放额外的空间，则可以在那时将被移动的字线移动到另一个QLC块。
图8提供了计算系统800(例如，智能电话、平板计算机、膝上型计算机、台式计算机、服务器计算机等)的示例性描述。如图8中所观察到的，系统800可以包括一个或多个处理器或处理单元801。(一个或多个)处理器801可以包括一个或多个中央处理单元(CPU)，其中每个中央处理单元可以包括例如多个通用处理核心。(一个或多个)处理器801也可以或替代地包括一个或多个图形处理单元(GPU)或其他处理单元。(一个或多个)处理器801可以包括存储器管理逻辑单元(例如，存储器控制器)和I/O控制逻辑单元。(一个或多个)处理器801可以与图3的处理器352类似或相同。
系统800也包括存储器802(例如，系统存储器)、非易失性储存器804、通信接口806、和可以与图3的主机350的部件类似或相同的其他部件808。其他部件可以包括例如显示设备(例如，触摸屏、平板)、电源(例如，电池和/或其他电源)、传感器、电源管理逻辑单元、或其他部件。通信接口806可以包括支持通信接口的逻辑单元和/或特征。对于这些示例，通信接口806可以包括根据各种通信协议或标准进行操作以在直接或网络通信链路或信道之上进行通信的一个或多个通信接口。直接通信可以经由使用一种或多种行业标准(包括子代和变体)中描述的通信协议或标准(例如与PCIe规范关联的协议)来发生。网络通信可以经由使用诸如在由IEEE发布的一种或多种标准中描述的那些的通信协议或标准来发生。例如，一种这样的以太网标准可以包括IEEE 802.3。网络通信也可以根据一个或多个OpenFlow规范(例如OpenFlow交换规范)进行。通信接口的其他示例包括例如本地有线点对点链接(例如USB)接口、无线局域网(例如WiFi)接口、无线点对点链接(例如蓝牙)接口、全球定位系统接口、和/或其他接口。
计算系统也包括可以是系统的大容量储存部件的非易失性储存器804。如上所述，非易失性储存设备804可以与图3的存储设备300类似、相同或包括图3的存储设备300。非易失性储存器804可以包括固态驱动器(SSD)、双列直插式存储模块(DIMM)、或其他非易失性储存器。非易失性储存器804可以包括具有3维(3D)交叉点存储结构的字节或可块寻址类型的非易失性存储器，该3维交叉点存储结构包括硫族相变材料。非易失性类型的存储器也可以包括其他类型的可字节或块寻址的非易失性存储器，例如但不限于多阈值电平NAND闪存存储器(例如3D NAND闪存存储器)、NOR闪存存储器、单级或多级相变存储器(PCM)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、结合了忆阻器技术的磁阻式随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、或以上中的任一种的组合。在一个示例中，非易失性储存器804可以包括由一个或多个SSD组成的大容量储存器。SSD可以由能够实施本文所述的防止读取干扰技术的闪存存储器芯片组成。
本发明的实施例可以包括如上所阐述的各种过程。所述过程可以被体现在机器可执行指令中。该指令可以用于使通用或专用处理器来执行某些处理。替代地，这些过程可以通过包含用于执行过程的硬连线逻辑电路或可编程逻辑电路(例如，FPGA、PLD)的特定/定制的硬件部件来执行，或者通过编程的计算机部件和定制的硬件部件的任意组合来执行。
本发明的元件也可以被提供为用于储存机器可执行指令的机器可读介质。机器可读介质可以包括但不限于光盘、CD-ROM、和磁光盘、闪存存储器、ROM、RAM、EPROM、EEPROM、磁卡或光卡、传播介质、或其他类型的介质/适用于储存电子指令的机器可读介质。例如，本发明可以作为计算机程序被下载，该计算机程序可以通过经由通信链路(例如，调制解调器或网络连接)被体现在载波或其他传播介质的数据信号的方式来从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。
如本文中示出的流程图提供了各种过程动作的顺序的示例。流程图可以指示将由软件或固件例程执行的操作以及物理操作。在一个示例中，流程图可以示出可以以硬件、软件、或组合来实施的有限状态机器(FSM)的状态。尽管以特定的序列或顺序示出，但除非另有明确说明，否则可以修改动作的顺序。因此，所示出的实施例应仅被理解为示例，并且该过程可以以不同的顺序执行，并且一些动作可以并行执行。另外，在各种示例中，可以省略一个或多个动作；因此，并非在每个实施例中都需要所有动作。其他处理流程也是可能的。
就本文中描述的各种操作或功能而言，它们可以被描述或定义为软件代码、指令、配置、数据、或组合。该内容可以是直接可执行(“对象”或“可执行”形式)的、源代码、或差异代码(“德尔塔”或“补丁”代码)。可以经由具有储存在其上的内容的产品的物品、或经由操作通信接口以经由通信接口发送数据的方法来提供本文描述的实施例的软件内容。机器可读储存介质可以使机器执行所描述的功能或操作，并且包括可通过机器(例如，计算设备、电子系统等)访问的形式储存信息的任何机制，例如可记录/不可记录介质(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘储存介质、光储存介质、闪存存储设备等)。通信接口包括与硬连线、无线、光等介质中的任一种接口连接以与另一个设备通信的任何机制，例如存储器总线接口、处理器总线接口、因特网连接、盘控制器等。通信接口可以被配置为通过提供配置参数、或发送信号、或两者来准备通信接口，以提供描述软件内容的数据信号。可以经由被发送到通信接口的一个或多个命令或信号来访问通信接口。
本文所描述的各种部件可以是用于执行所描述的操作或功能的装置。本文所描述的每个部件包括软件、硬件、或它们的组合。部件可以被实施为软件模块、硬件模块、特殊用途硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路等。
除了本文描述的内容之外，在不脱离本发明的范围的情况下，可以对本发明所公开的实施例和实施方式进行各种修改。因此，本文中的图示和示例应以说明性而非限制性的意义来解释。本发明的范围应仅通过参考所附权利要求来衡量。

Claims (25)

1.一种非易失性储存设备，包括：
包括存储单元块的NAND储存阵列；
逻辑单元，所述逻辑单元用于：
接收对访问第一NAND存储块中的字线的读取请求，所述字线处的每个存储单元储存两个或更多位；
检测对所述字线的读取次数超过阈值；并且
将储存在所述字线处的数据移动到SLC(单级单元)缓冲器。
2.根据权利要求1所述的非易失性储存设备，其中：
所述第一NAND存储块是QLC(四级单元)NAND存储块。
3.根据权利要求1所述的非易失性储存设备，其中，用于移动所述数据的所述逻辑单元用于：
仅将储存在所述字线和相邻字线处的所述数据移动到所述SLC缓冲器。
4.根据权利要求3所述的非易失性储存设备，其中：
所述相邻字线邻近所述字线。
5.根据权利要求1所述的非易失性储存设备，其中，用于移动所述数据的所述逻辑单元用于：
移动储存在两个或更多相邻字线处的数据，而不移动储存在所述第一NAND存储块中的所有数据。
6.根据权利要求3所述的非易失性储存设备，其中，用于移动所述数据的所述逻辑单元用于：
将储存在所述字线和所述相邻字线处的数据复制到所述SLC缓冲器中的连续位置。
7.根据权利要求1所述的非易失性储存设备，其中，所述逻辑单元用于：
更新地址映射指针以将针对所述字线的后续读取请求引导到所述SLC缓冲器。
8.根据权利要求7所述的非易失性储存设备，其中：
所述数据移动到所述SLC缓冲器是阻塞操作；并且
所述逻辑单元用于在移动每个页之后更新所述地址映射指针。
9.根据权利要求1所述的非易失性储存设备，其中，用于检测对所述字线的所述读取次数超过阈值的所述逻辑单元用于：
检测针对所述字线的读取计数器超过所述阈值。
10.根据权利要求9所述的非易失性储存设备，其中，所述读取计数器包括：
针对超级块的读取计数器，所述超级块包括跨多个NAND管芯的同一字线地址。
11.根据权利要求1所述的非易失性储存设备，其中，所述非易失性储存设备包括固态驱动器(SSD)。
12.一种系统，包括：
包括NAND存储单元块的三维(3D)NAND阵列；
用于访问所述3D NAND阵列的控制器；以及
逻辑单元，所述逻辑单元用于：
检测对第一NAND存储块中的字线的读取次数超过阈值，所述字线处的每个存储单元储存两个或更多位；并且
使储存在所述字线处的数据移动到SLC(单级单元)缓冲器。
13.根据权利要求12所述的系统，还包括：
以下中的一个或多个：处理器、电源、或显示设备。
14.根据权利要求12所述的系统，其中：
所述第一NAND存储块是QLC(四级单元)NAND存储块。
15.根据权利要求12所述的系统，其中，用于使储存在所述字线处的所述数据移动的所述逻辑单元用于：
仅使储存在所述字线和相邻字线处的所述数据移动到所述SLC缓冲器。
16.根据权利要求15所述的系统，其中：
所述相邻字线邻近所述字线。
17.根据权利要求12所述的系统，其中，用于使储存在所述字线处的所述数据移动的所述逻辑单元用于：
使储存在两个或更多相邻字线处的数据移动，而不移动储存在所述第一NAND存储块中的所有数据。
18.根据权利要求15所述的系统，其中，用于使储存在所述字线处的所述数据移动的所述逻辑单元用于：
使储存在所述字线和所述相邻字线处的数据复制到所述SLC缓冲器中的连续位置。
19.一种方法，包括：
接收对访问第一NAND存储块中的字线的读取请求，所述字线处的每个存储单元储存两个或更多位；
检测对所述字线的读取次数超过阈值；以及
将储存在字线处的数据移动到SLC(单级单元)缓冲器。
20.根据权利要求19所述的方法，其中：
所述第一NAND存储块是QLC(四级单元)NAND存储块。
21.根据权利要求19所述的方法，其中，移动所述数据包括：
仅将储存在所述字线和相邻字线处的所述数据移动到所述SLC缓冲器。
22.根据权利要求21所述的方法，其中：
所述相邻字线邻近所述字线。
23.根据权利要求19所述的方法，其中，移动所述数据包括：
移动储存在两个或更多相邻字线处的数据，而不移动储存在所述第一NAND存储块中的所有数据。
24.根据权利要求21所述的方法，其中，移动所述数据包括：
将储存在所述字线和所述相邻字线处的数据复制到所述SLC缓冲器中的连续位置。
25.根据权利要求19所述的方法，还包括：
更新地址映射指针以将针对所述字线的后续读取请求引导到所述SLC缓冲器。
CN202011000638.7A 2019-12-16 2020-09-22 防止nand存储器中的读取干扰的技术 Pending CN112992206A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/715,791 US11769557B2 (en) 2019-12-16 2019-12-16 Techniques for preventing read disturb in NAND memory
US16/715,791 2019-12-16

Publications (1)

Publication Number Publication Date
CN112992206A true CN112992206A (zh) 2021-06-18

Family

ID=70160367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011000638.7A Pending CN112992206A (zh) 2019-12-16 2020-09-22 防止nand存储器中的读取干扰的技术

Country Status (4)

Country Link
US (2) US11769557B2 (zh)
KR (1) KR20210077586A (zh)
CN (1) CN112992206A (zh)
DE (1) DE102020130044A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220468A (zh) * 2021-12-14 2022-03-22 北京得瑞领新科技有限公司 Nand闪存的数据保护方法及装置、计算机可读介质
CN114783485A (zh) * 2022-06-21 2022-07-22 阿里云计算有限公司 用于刷新相变存储器的方法及相变存储设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366763B2 (en) 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
US11769557B2 (en) * 2019-12-16 2023-09-26 Intel Corporation Techniques for preventing read disturb in NAND memory
US11205495B1 (en) 2020-08-07 2021-12-21 Micron Technology, Inc. Read disturb mitigation based on signal and noise characteristics of memory cells collected for read calibration
US11227666B1 (en) * 2020-08-07 2022-01-18 Micron Technology, Inc. Track charge loss based on signal and noise characteristics of memory cells collected in calibration operations
JP2022032569A (ja) * 2020-08-12 2022-02-25 キオクシア株式会社 メモリシステム
US11527280B2 (en) 2020-08-25 2022-12-13 Microsoft Technology Licensing, Llc Monitoring and mitigation of row disturbance in memory
US11568938B2 (en) 2020-11-03 2023-01-31 Western Digital Technologies, Inc. QLC data programming
US11379304B1 (en) * 2021-01-27 2022-07-05 Micron Technology, Inc. Mitigating read disturb effects in memory devices
US11748195B2 (en) 2022-01-05 2023-09-05 International Business Machines Corporation Detect multifold disturbance and minimize read-disturb errors in NAND flash
US11934685B2 (en) * 2022-01-18 2024-03-19 Micron Technology, Inc. Performing memory access operations based on quad-level cell to single-level cell mapping table
US11853572B2 (en) * 2022-05-05 2023-12-26 Western Digital Technologies, Inc. Encoding-aware data routing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112983B2 (en) * 2019-08-28 2021-09-07 Micron Technology, Inc. Recovery of memory device from a reduced power state
US11769557B2 (en) * 2019-12-16 2023-09-26 Intel Corporation Techniques for preventing read disturb in NAND memory
US11443798B1 (en) * 2021-04-29 2022-09-13 Micron Technology, Inc. High voltage switch with mitigated gate stress

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220468A (zh) * 2021-12-14 2022-03-22 北京得瑞领新科技有限公司 Nand闪存的数据保护方法及装置、计算机可读介质
CN114783485A (zh) * 2022-06-21 2022-07-22 阿里云计算有限公司 用于刷新相变存储器的方法及相变存储设备

Also Published As

Publication number Publication date
US11769557B2 (en) 2023-09-26
US20230395166A1 (en) 2023-12-07
DE102020130044A1 (de) 2021-06-17
KR20210077586A (ko) 2021-06-25
US20200118636A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US11769557B2 (en) Techniques for preventing read disturb in NAND memory
US11609712B2 (en) Write operations to mitigate write disturb
CN112542201A (zh) 存储设备及操作该存储设备的方法
US11721402B2 (en) Method and system for improving word line data retention for memory blocks
US20220359033A1 (en) Health scan for content addressable memory
US11699498B2 (en) Managing probabilistic data integrity scan intervals
US20230230645A1 (en) Media management operations based on health characteristics of memory cells
US20230214133A1 (en) Selectively programming retired wordlines of a memory device
US20230068702A1 (en) On-die cross-temperature management for a memory device
CN117957519A (zh) 管理存储器子系统中的存储器单元的写入干扰
US11776611B2 (en) Managing write disturb for units of a memory device using weighted write disturb counts
US11914878B2 (en) Media management
US20240192878A1 (en) Media management
TWI767584B (zh) 資料儲存裝置以及非揮發式記憶體控制方法
US11474738B1 (en) Probabilistic data integrity scan enhanced by a supplemental data integrity scan
US20230386588A1 (en) Media management
US11250913B2 (en) Scrambling using different scrambling seeds for defect reduction and improved programming efficiency
US11579797B2 (en) Memory sub-system refresh
US11837275B2 (en) Techniques for saturating a host interface
US20240071522A1 (en) Read counter adjustment for delaying read disturb scans
US20230393932A1 (en) Managing data integrity using a change in a number of data errors and an amount of time in which the change occurred
US20240071427A1 (en) Cross-temperature compensation in a memory sub-system
US20230386578A1 (en) Partial block handling protocol in a non-volatile memory device
CN115249506A (zh) 基于经编程存储器单元的数目的近接干扰修复

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination