DE4229129A1 - Nand-masken-nur-lesespeicher - Google Patents

Description

Die vorliegende Erfindung betrifft einen Halbleiterspeicher und insbesondere Stringauswahltransistoren eines NAND-Masken-Nur-Lese­ speichers (im folgenden als Masken-ROM bezeichnet).

Im allgemeinen weist ein Masken-ROM eine Vielzahl von Verarmungs-Transistoren auf, die in Serie mit einer Vielzahl von Anreicherungs/Transistoren durch Diffusionsschichten verbunden sind. Eine Gruppe von Zellen, die in Serie zwischen einer Bitleitung und einem Erdanschluß verschaltet sind, wird als ein String bezeichnet.

Fig. 1 zeigt einen Teil einer Ersatzschaltung eines NAND-Masken-ROMs, die erste und zweite Stringauswahltransistoren aufweist, die in Serie mit Bitleitungen verbunden sind, und die n-MOS-Transistoren aufweist, die in Serie zwischen den Sources der Stringauswahltransistoren und dem Erdanschluß verschaltet sind, um Speicherzellen zu bilden. Die Gates der Stringauswahltransistoren in der gleichen Reihe teilen sich gemeinsam eine Stringauswahlleitung und die Gates der Speicherzellen der gleichen Reihe belegen die gleiche Wortleitung.

Im folgenden wird die Betriebsweise des NAND-Masken-ROMs beschrieben. Um eine ausgewählte Speicherzelle auszulesen, werden entsprechend die Lesespannung von 1 V der Versorgungsspannung V_cc und die Erdspannung 0 V an die ausgewählten Bit- und Wortleitungen gelegt. 0(Null) V oder V_cc wird an dem Gate des Stringauswahltransistors jeweils entsprechend dazu angelegt, ob der Stringauswahltransistor vom Verarmungs- oder Anreicherungstyp ist. Die nichtausgewählten Wortleitungen liegen an V_cc an. Folglich wird die ausgewählte Speicherzelle vom Verarmungstyp durch eine an ihrem Gate angelegte Erdspannung eingeschaltet, so daß die Bitleitung die Auslesespannung überträgt, wobei eine logische "1" angezeigt ist. Im Gegensatz dazu wird die ausgewählte Speicherzelle vom Anreicherungstyp durch die an ihrem Gate angelegte Erdspannung ausgeschaltet, so daß die Bitleitung von der Auslesespannung abgeschnitten ist und eine logische "0" zeigt. Folglich werden der normal eingeschaltete Verarmungstransistor und der normalerweise ausgeschaltete Anreicherungstransistor verwendet, um entsprechend eine logische "1" und "0" durch Anlegen der Erdspannung an das Gate der ausgewählten Speicherzelle anzuzeigen.

Gemäß Fig. 2 wird die Anordnung der Ersatzschaltung nach Fig. 1 dargestellt. Die Schaltung weist eine aktive Leitung 20 auf, die aus einem n⁺-Dif­ fusionsbereich eines Halbleitersubstrates gebildet ist und sich in einer ersten Richtung erstreckt. Stringauswahlleitungen 22, 23, Wortleitungen 24, 25, 26 und Erdleitungen 28 sind oberhalb der aktiven Leitung 20 parallel zueinander in der ersten Richtung angeordnet und erstrecken sich in einer zweiten Richtung. Bitleitung 30 erstreckt sich über die Wortleitungen 24, 25, 26 in der ersten Richtung.

Weiterhin ist ein Kontaktbereich 32 zum Kontaktieren der aktiven Leitung 20 und der Bitleitung 30 angeordnet. Die Bezugszeichen 34, 35, 36 kennzeichnen Verarmungs-MOS-Transistoren.

Inzwischen, da die Forderung nach Speichereinrichtungen mit hoher Kapazität anwachsen, ist die Kanallänge der Stringauswahltransistoren und Zellentransistoren in dem Zellenfeld in den Nanometerbereich reduziert worden. Folglich tritt häufig ein Leckstrom auf, der in nichtausgewählte Stringauswahltransistoren fließt und eine Fehlfunktion verursacht. Insbesondere wenn die Zellengröße verkleinert wird, sind die Kanallänge der Zelle und das Profil deren Dotierungskonzentration sehr empfindlich gegenüber Umweltveränderungen in den Herstellungsverfahren, wie Musterbildung, Ätzen des polykristallinen Siliziums und Ionenimplantation zur Justierung der Schwellenspannung. Demgemäß, wie in Fig. 2 dargestellt, wenn der Stringauswahltransistor und der Zellentransistor die gleiche Größe aufweisen, fließt ein Leckstrom in den nicht ausgewählten Stringauswahltransistor und verursacht eine Fehlfunktion, wenn er eine ausgeschaltete Zelle liest. Dieses Problem tritt noch stärker in dem Fall auf, indem die Bitleitung für eine Hochgeschwindigkeitsauslesung mit V_cc vorgeladen ist.

Der Erfindung liegt daher die Aufgabe zugrunde, ein NAND-Masken-ROM bereitzustellen, welches die Auslesefunktion präzise durchführt, auch wenn die Größe der Zellentransistoren bis in den Nanometerbereich verkleinert ist.

Zur Lösung der Aufgabe ist bei einem ersten und zweiten Stringauswahltransistor, die in einem String eines Masken-ROMs geschaltet sind, die Kanallänge des Anreicherungs-Stringauswahltransistors länger als die des Verarmungs-Stringauswahltransistors und des Zellentransistors.

Eine vorteilhafte Ausführungsform der Erfindung wird im folgenden anhand der in der Zeichnung beigefügten Figuren mehr erläutert und beschrieben.

Es zeigen:

Fig. 1 eine schematische Darstellung eines Teiles einer Ersatzschaltung eines NAND-Masken-ROMs;

Fig. 2 ein Layout eines NAND-Masken-ROMs nach Fig. 1, wie es aus dem Stand der Technik bekannt ist; und

Fig. 3 ein Layout eines NAND-Masken-ROMs nach Fig. 1 gemäß der Erfindung.

In Fig. 3 ist eine Aktivleitung 40 dargestellt, die aus einem n⁺-Diffusionsbereich in einem Halbleitersubstrat gebildet ist und sich in einer ersten Richtung erstreckt. Stringauswahlleitungen 42, 43 und Wortleitungen 44, 45, 46 sind oberhalb der Aktivleitung 40 parallel zueinander entlang der ersten Richtung angeordnet, wobei sie entlang einer zweiten Richtung verlaufen. Über den Wortleitungen ist eine Bitleitung 50 gebildet, die entlang der ersten Richtung verläuft. Ein Kontaktbereich 52 ist zum Kontaktieren der Aktivleitung 40 und der Bitleitung 50 gebildet. Bezugszeichen 50, 55 und 56 kennzeichnen Verarmungs-MOS-Transistoren. Gemäß Fig. 3 ist die Kanallänge der Anreicherungs-String­ auswahltransistoren größer als die der anderen Transistoren, da die Breite des Layouts für die Anreicherungs-Transistoren entlang der ersten Richtung vergrößert ist. Die aufgeweitete Kanallänge ist lang genug, um keinen Durchgriff (Punch-through) zu verursachen, selbst wenn die Drainspannung V_cc übersteigt. Im Falle von Einrichtungen mit mehr als 16 M, die eine Betriebsspannung von 2,5 bis 3,5 V verwenden, weist der Anreicherungs-String­ auswahltransistor eine um ungefähr 0,1 µm größere Kanallänge als die anderen Stringauswahltransistoren auf. Bei einem anderen Fall, das heißt bei Einrichtungen mit weniger als vier M bei Spannungen von 4,5 bis 5,5 V, weist der Anreicherungs-Stringauswahltransistor eine ungefähr 0,2 µm größere Kanallänge auf. Folglich wird der Durchgriff der nicht ausgewählten Stringauswahltransistoren verhindert und daher tritt eine Fehlfunktion aufgrund eines Leckstromes nicht auf.

Wie vorstehend beschrieben, weist ein NAND-Masken-ROM gemäß der Erfindung Anreicherungs-String­ auswahltransistoren mit einer Kanallänge größer als die der anderen Stringauswahltransistoren auf, so daß selbst wenn die effektive Kanallänge der Transistoren und das Profil der Dotierungskonzentration der Dosis in dem Kanal zum Justieren der Schwellenspannung sich etwas aufgrund von Verfahrensparametern bei der Herstellung des Masken-ROM ändern, ein Durchgreifen der Anreicherungs-Stringauswahltransistoren verhindert wird. Folglich fließt kein Leckstrom in nicht ausgewählte Strings, so daß eine Fehlfunktion verhindert ist. Weiterhin weist nur einer der zwei Stringauswahltransistoren die vergrößerte Kanalbreite auf und daher ist die Betriebssicherheit des Speichers ohne merkliche Vergrößerung der Layoutfläche in Richtung der Stringlänge gesichert.

Auch wenn die Erfindung insbesondere im Hinblick auf ein bevorzugtes Ausführungsbeispiel dargestellt ist, sind Änderungen in Form und Detail möglich, ohne den Schritt zum Fang der Erfindung zu verlassen.

Claims (3)

1. Ein NAND-Masken-Nur-Lesespeicher, gekennzeichnet durch,
erste und zweite Stringauswahltransistoren, von denen jeder Verarmungs- und Anreicherungsmoden aufweist, welche in Reihe mit einer Bitleitung (50) geschaltet sind, wobei die Kanallänge der Anreicherungs-String­ auswahltransistoren größer ist als die Kanallänge der Verarmungs-Stringauswahltransistoren; und
eine Vielzahl von Zellentransistoren, die in Reihe zwischen den Stringauswahltransistoren und einem Erdanschluß verschaltet sind.

2. Ein NAND-Nur-Lesespeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Kanallänge der Anreicherungs-String­ auswahltransistoren größer als die Kanallänge der Zellentransistoren ist.

3. Ein NAND-Masken-Nur-Lesespeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Länge des Kanals des Anreicherungs-String­ auswahltransistors so lang ist, daß kein Durchgreifen (Punsch-through) auftritt, selbst bei einer Stringspannung höher als die Versorgungsspannung.