JP5675046B2 - 半導体メモリおよびビット線制御方法 - Google Patents

半導体メモリおよびビット線制御方法 Download PDF

Info

Publication number
JP5675046B2
JP5675046B2 JP2008306130A JP2008306130A JP5675046B2 JP 5675046 B2 JP5675046 B2 JP 5675046B2 JP 2008306130 A JP2008306130 A JP 2008306130A JP 2008306130 A JP2008306130 A JP 2008306130A JP 5675046 B2 JP5675046 B2 JP 5675046B2
Authority
JP
Japan
Prior art keywords
bit line
bit
lines
column
column selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008306130A
Other languages
English (en)
Other versions
JP2010129161A (ja
Inventor
中井　潔
潔 中井
修一 塚田
修一 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2008306130A priority Critical patent/JP5675046B2/ja
Priority to US12/628,835 priority patent/US8094483B2/en
Publication of JP2010129161A publication Critical patent/JP2010129161A/ja
Priority to US14/152,842 priority patent/USRE45753E1/en
Application granted granted Critical
Publication of JP5675046B2 publication Critical patent/JP5675046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体メモリに関し、特に、階層化ビット線を備えた半導体メモリに関する。
本発明に関連する技術として、特許文献１に記載の半導体記憶装置がある。この半導体記憶装置では、一つのリード／ライトアンプに対して複数のビット線が設けられており、それらビット線のうちから選択されたビット線がリード／ライトアンプに電気的に接続される。
特開２００８−７１３８４号公報
特許文献１に記載されたような半導体記憶装置にいては、以下のような問題が生じることを、本願発明者らは発見した。
選択ビット線に隣接する非選択ビット線がフローティング状態である場合、ノイズがワード線や基板を経由してフローティング状態の非選択ビット線に伝わり、この非選択ビット線に伝わったノイズが選択ビット線に影響することがある。このようなノイズの影響を低減するために、通常は、非選択ビット線を基準電位（通常、接地電位）にクランプ（固定）する。
クランプ手段として、各ビット線と基準電位との間に例えばＮＭＯＳトランジスタを設け、このＮＭＯＳトランジスタのオン／オフを対応するビット線選択信号の反転レベルを用いて制御するものが考えられる。しかし、そのような固定手段では、ビット線毎に、ビット線選択信号のレベルを反転させるためのインバータを設ける必要があるため、回路を構成する素子の数が増大する。
本発明の一態様によれば、半導体メモリは、第１および第２のリード／ライトアンプと、該第１のリード／ライトアンプに選択的に接続される第１のビット線群と、前記第２のリード／ライトアンプに選択的に接続される第２のビット線群とを備える。前記第１および第２のビット線群は混在して配置されている。前記第１および第２のビット線群のそれぞれから１つのビット線が並行して選択され、該選択ビット線に隣接する非選択状態のビット線が基準電位にクランプされるとともに、残りの非選択状態のビット線の少なくとも一つがフローティング状態とされる。
上記のビット線の制御形態によれば、選択ビット線に隣接するビット線は基準電位にクランプされるので、ワード線または基板からのノイズが非選択ビット線を通じて選択ビット線に影響することを抑制することができる。
また、ビット線毎にインバータを設ける回路では、上記のビット線の制御形態を実現することはできない。上記のビット線の制御形態は、例えば、ビット線毎に設けられたカラムスイッチを制御するカラム選択信号の論理和または否定論理和をとり、その論理和または否定論理和に基づいてビット線をクランプするような回路によって実現される。このような回路の構成素子数は、ビット線毎にインバータを設ける回路に比べて少ない。
本発明の他の態様によれば、半導体メモリは、複数の第１ビット線、これら第１ビット線内に混在して配置された複数の第２ビット線、第１および第２リード/ライトアンプ、夫々が前記複数の第１ビット線のうちの対応する第１ビット線と前記第１リード/ライトアンプとの間に設けられ複数のカラム選択信号のうちの対応するカラム選択信号により導通して前記複数の第１ビット線のうちの一つを選択し前記第１リード/ライトアンプに接続する複数の第１カラムスイッチ、夫々が前記複数の第２ビット線のうちの対応する第２ビット線と前記第２リード/ライトアンプとの間に設けられ前記複数のカラム選択信号のうちの対応するカラム選択信号により導通して前記複数の第２ビットのうちの一つを選択し前記第２リード/ライトアンプに接続する複数の第２カラムスイッチ、夫々が前記第１および第２ビットの対応するビット線と基準電位点との間に接続された複数のビット線制御スイッチ、並びに、前記複数のカラム選択信号よりも少ない信号のいずれかに応答して、前記第１および第２ビット線の中の選択されたビット線の両隣に位置するビット線に接続された前記ビット線制御スイッチを少なくとも導通せしめる論理ゲートを備える。
上記の構成においても、前述の半導体メモリと同様に、ノイズの選択ビット線への影響を抑制することが可能であり、回路の構成素子数を、ビット線毎にインバータを設ける回路よりも少なくすることが可能である。
本発明によれば、ノイズを抑制することができる、安定性に優れた、低コストの半導体メモリを提供することができる。
次に、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態である半導体メモリの主要な部分の構成を示すブロック図である。
図１を参照すると、半導体メモリは、並列に配置された複数のワード線ＷＬ00〜ＷＬ0nと、これらワード線ＷＬ00〜ＷＬ0nと交差するように並列に配置された、複数のビット線ＢＬ00〜ＢＬ07、ＢＬ10〜ＢＬ17と、これらワード線ＷＬ00〜ＷＬ0nとビット線ＢＬ00〜ＢＬ07、ＢＬ10〜ＢＬ17との各交差部にそれぞれ配置された複数のメモリセルＭＣとを有する。
ビット線ＢＬ00〜ＢＬ07は、カラムスイッチＣＳ00〜ＣＳ07を介してリード／ライトアンプ１０に接続される。ビット線ＢＬ10〜ＢＬ17は、カラムスイッチＣＳ10〜ＣＳ17を介してリード／ライトアンプ１１に接続される。リード／ライトアンプ１０、１１は、複数のメモリセルＭＣがマトリクス状に配置されたメモリセルアレイ部の両側に配置されている。
ビット線ＢＬ00〜ＢＬ07とビット線ＢＬ10〜ＢＬ17とは、二本ずつ、交互に配置されている。すなわち、一方の側から、ビット線ＢＬ00、ＢＬ01、ビット線ＢＬ10、ＢＬ11、ビット線ＢＬ02、ＢＬ03、ビット線ＢＬ12、ＢＬ13、ビット線ＢＬ04、ＢＬ05、ビット線ＢＬ14、ＢＬ15、ビット線ＢＬ06、ＢＬ07、ビット線ＢＬ16、ＢＬ17の順番で配置されている。
メモリセルＭＣは、記憶データに応じてその抵抗値が変化し、選択状態において流れる電流が異なる抵抗素子より構成される。そのような抵抗素子としては、例えば、相変化素子がある。相変化素子は、結晶状態からアモルファス状態への変化およびその逆の変化（相変化）がなされるものである。通常、結晶状態における抵抗値が、アモルファス状態における抵抗値より低い。このような相変化素子としては、例えばＧＴＳ（GeSbTe）合金を用いたものがある。
図２に、相変化素子を用いたメモリセルＭＣの一例を示す。このメモリセルＭＣは、相変化素子ＧＴＳとＮＭＯＳトランジスタＱMCからなる。ＮＭＯＳトランジスタＱMCのソースおよびドレインに相当する二つの端子のうち、一方の端子は、相変化素子ＧＴＳを介してビット線ＢＬに接続され、他方の端子は、接地ラインに接続されている。ＮＭＯＳトランジスタＱMCのゲートは、ワード線ＷＬに接続されている。ワード線ＷＬがアクティブレベルになると、ＮＭＯＳトランジスタＱMCが導通状態とされ、ビット線が接地ラインに電気的に接続される。
メモリセルＭＣとして、上記の構造の他、フラッシュメモリのような、トランジスタの閾値電圧の差を利用してデータ「１」又は「０」を記憶する素子を用いることができる。
再び、図１を参照する。カラムスイッチＣＳ00〜ＣＳ07、ＣＳ10〜ＣＳ17のそれぞれは、８本のカラム選択信号線Ｙj0〜Ｙj7のうちの対応する選択信号がアクティブレベルになると導通する。
図３に、カラムスイッチの一例を示す。このカラムスイッチは、ＮＭＯＳトランジスタＱCS-1よりなる。ＮＭＯＳトランジスタＱCS-1のソースおよびドレインに相当する二つの端子のうち、一方の端子は、グローバルビット線ＧＢに接続され、他方の端子は、ビット線ＢＬに接続されている。グローバルビット線ＧＢは、グローバルビット線ＧＢ00、ＧＢ10のうちの、このカラムスイッチと接続されるグローバルビット線である。ビット線ＢＬは、ビット線ＢＬ00〜ＢＬ07、ＢＬ10〜ＢＬ17のうちの、このカラムスイッチと接続されるビット線である。
ＮＭＯＳトランジスタＱCS-1のゲートは、カラム選択信号線Ｙj0〜Ｙj7のうちの対応する選択信号線に接続される。図３に示した例では、ＮＭＯＳトランジスタＱCS-1のゲートは、カラム選択信号線Ｙj0に接続されている。これは、図３に示したカラムスイッチをカラムスイッチＣＳ00、ＣＳ10に適用した場合の接続例である。
図３に示したカラムスイッチにおいては、カラム選択信号線Ｙj0がアクティブレベルになると、ＮＭＯＳトランジスタＱCS-1が導通し、ビット線ＢＬがグローバルビット線ＧＢに電気的に接続される。アクティブレベルは、通常の選択レベルまたは昇圧（ブート）したレベルとされる。
なお、図３に示したカラムスイッチをカラムスイッチＣＳ00として用いる場合は、ビット線ＢＬがビット線ＢＬ00とされ、グローバルビット線ＧＢがグローバルビット線ＧＢ00とされる。図３に示したカラムスイッチをカラムスイッチＣＳ10として用いる場合は、ビット線ＢＬがビット線ＢＬ10とされ、グローバルビット線ＧＢがグローバルビット線ＧＢ10とされる。他のカラムスイッチＣＳ01〜ＣＳ07、ＣＳ11〜ＣＳ17に適用する場合は、ＮＭＯＳトランジスタＱCS-1の各端子（ソース、ドレイン、ゲート）に接続されるビット線、グローバルビット線およびカラム選択信号線の各符号を、それぞれ対応するビット線、グローバルビット線およびカラム選択信号線の各符号に置き換える。
上記のカラムスイッチによれば、ＮＭＯＳトランジスタのみで構成されているので、逆相信号を生成するインバータ回路は不要である。したがって、カラムスイッチの形成に必要な面積を削減することができる。
図４に、カラムスイッチの別の例を示す。このカラムスイッチは、セルフブート回路であって、二つのＮＭＯＳトランジスタＱCS-2、ＱCS-3からなる。ＮＭＯＳトランジスタＱCS-2のソースおよびドレインに相当する二つの端子のうち、一方の端子は、カラム選択信号線Ｙj0〜Ｙj7のうちの対応する選択信号線に接続され、他方の端子は、ＮＭＯＳトランジスタＱCS-3のゲートに接続されている。
ＮＭＯＳトランジスタＱCS-2のゲートには、電源電圧ＶDDが供給される。ＮＭＯＳトランジスタＱCS-3のソースおよびドレインに相当する二つの端子のうち、一方の端子は、グローバルビット線ＧＢに接続され、他方の端子は、ビット線ＢＬに接続されている。グローバルビット線ＧＢは、グローバルビット線ＧＢ00、ＧＢ10のうちの、このカラムスイッチと接続されるグローバルビット線である。ビット線ＢＬは、ビット線ＢＬ00〜ＢＬ07、ＢＬ10〜ＢＬ17のうちの、このカラムスイッチと接続されるビット線である。
図４に示した例では、ＮＭＯＳトランジスタＱCS-3のゲートは、ＮＭＯＳトランジスタＱCS-2を介してカラム選択信号線Ｙj0に接続されている。これは、図４に示したカラムスイッチをカラムスイッチＣＳ00、ＣＳ10に適用した場合の接続例である。
図４に示したカラムスイッチにおいて、ＮＭＯＳトランジスタＱCS-2のゲートに電源電圧ＶDDが供給されており、ＮＭＯＳトランジスタＱCS-3のゲートは、電源電圧ＶDDを昇圧した電圧ＶPPからＮＭＯＳトランジスタの閾値電圧Ｖthを差し引いた電位（ＶPP-Ｖth）にチャージされる。ビット線ＢＬが書き込み電圧レベルになると、ＮＭＯＳトランジスタＱCS-3のゲート電位は、電位（ＶPP-Ｖth）にビット線ＢＬの電位を加えた値まで上昇する。このように、ゲートの供給電圧が昇圧されることで、ＮＭＯＳトランジスタＱCS-3の電流駆動力が確保されるセルフブースト回路を構成している。
なお、図４に示したカラムスイッチをカラムスイッチＣＳ01〜ＣＳ07、ＣＳ11〜ＣＳ17に適用する場合は、ＮＭＯＳトランジスタＱCS-2、ＱCS-3に接続されるビット線、グローバルビット線およびカラム選択信号線の各符号を、それぞれ対応するビット線、グローバルビット線およびカラム選択信号線の各符号に置き換える。
上記のセルフブースト回路を用いた構成においても、ＮＭＯＳトランジスタのみで構成されているので、逆相信号を生成するインバータ回路は不要である。したがって、カラムスイッチの形成に必要な面積を削減することができる。
図５に、カラムスイッチの他の例を示す。このカラムスイッチは、インバータＩCS、ＮＭＯＳトランジスタＱCS-4およびＰＭＯＳトランジスタＱCS-5からなるＣＭＯＳ型スイッチである。ＮＭＯＳトランジスタＱCS-4のソースおよびドレインに相当する二つの端子のうち、一方の端子は、グローバルビット線ＧＢに接続され、他方の端子は、ビット線ＢＬに接続されている。グローバルビット線ＧＢは、グローバルビット線ＧＢ00、ＧＢ10のうちの、このカラムスイッチと接続されるグローバルビット線である。ビット線ＢＬは、ビット線ＢＬ00〜ＢＬ07、ＢＬ10〜ＢＬ17のうちの、このカラムスイッチと接続されるビット線である。
ＮＭＯＳトランジスタＱCS-4のゲートは、カラム選択信号線Ｙj0〜Ｙj7のうちの対応する選択信号線に接続される。この対応選択信号線は、インバータＩCSを介してＰＭＯＳトランジスタＱCS-5のゲートに接続されている。図５に示した例では、対応選択信号線は、カラム選択信号線Ｙj0とされている。これは、図５に示したカラムスイッチをカラムスイッチＣＳ00、ＣＳ10に適用した場合の接続例である。
図５に示したカラムスイッチにおいても、図３に示したカラムスイッチと同様なビット線選択動作を提供することができる。なお、図５に示したカラムスイッチをカラムスイッチＣＳ01〜ＣＳ07、ＣＳ11〜ＣＳ17に適用する場合は、ＮＭＯＳトランジスタＱCS-4およびＰＭＯＳトランジスタＱCS-5に接続されるビット線、グローバルビット線およびカラム選択信号線の各符号を、それぞれ対応するビット線、グローバルビット線およびカラム選択信号線の各符号に置き換える。
上記のカラムスイッチによれば、インバータ回路を備えるため、図３および図４に示したカラムスイッチのような面積削減の効果を得ることはできないものの、ＣＭＯＳ構造を採用したことにより、省電力化を図ることができる。
再び、図１を参照する。ビット線ＢＬ00は、カラムスイッチＣＳ00側において、ＮＭＯＳトランジスタＢＱ00を介して、基準電位としての接地ラインに接続されている。これと同様に、ビット線ＢＬ01〜ＢＬ07も、カラムスイッチＣＳ00側において、ＮＭＯＳトランジスタＢＱ01〜ＢＱ07を介して、基準電位としての接地ラインに接続されている。
一方、ビット線ＢＬ10は、カラムスイッチＣＳ10側において、ＮＭＯＳトランジスタＢＱ10を介して、基準電位としての接地ラインに接続されている。これと同様に、ビット線ＢＬ11〜ＢＬ17も、カラムスイッチＣＳ10側において、ＮＭＯＳトランジスタＢＱ11〜ＢＱ17を介して、基準電位としての接地ラインに接続されている。
２本のビット線制御信号線Ｙod、Ｙevが、メモリセルアレイ部の両側にそれぞれ配置されている。ＮＭＯＳトランジスタＢＱ00、ＢＱ02、ＢＱ04、ＢＱ06のゲートは、リード／ライトアンプ１０側のビット線制御信号線Ｙodに共通に接続され、ＮＭＯＳトランジスタＢＱ01、ＢＱ03、ＢＱ05、ＢＱ07のゲートは、リード／ライトアンプ１０側のビット線制御信号線Ｙevに共通に接続されている。これと同様に、ＮＭＯＳトランジスタＢＱ10、ＢＱ12、ＢＱ14、ＢＱ16のゲートは、リード／ライトアンプ１１側のビット線制御信号線Ｙodに共通に接続され、ＮＭＯＳトランジスタＢＱ11、ＢＱ13、ＢＱ15、ＢＱ17のゲートは、リード／ライトアンプ１１側のビット線制御信号線Ｙevに共通に接続されている。
第１の信号発生回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙodに供給される。第１の信号発生回路は、奇数番目に位置するビット線に設けられたカラムスイッチに接続されたカラム選択信号線を受けこれらカラム選択信号のいずれかが選択レベル（アクティブレベル）を取るときに活性レベルをとる出力信号を発生する。
図６Ａに、第１の信号発生回路の一例として、ビット線制御信号線Ｙodにビット線制御信号を供給するＯＲ回路を示す。このＯＲ回路は、奇数番号が付与されたカラム選択信号線Ｙj1、Ｙj3、Ｙj5、Ｙj7からのカラム選択信号を入力とし、これら入力の論理和をとる。このＯＲ回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙodに供給される。
カラム選択信号線Ｙj1、Ｙj3、Ｙj5、Ｙj7からのカラム選択信号は、奇数番号が付与されたビット線（偶数番目のビット線）を選択するための信号である。これらカラム選択信号線Ｙj1、Ｙj3、Ｙj5、Ｙj7のいずれかがアクティブレベルになると、ＯＲ回路の出力信号がアクティブレベルになる。この結果、リード／ライトアンプ１０側およびリード／ライトアンプ１１側のビット線制御信号線Ｙodがともにアクティブレベルになる。
リード／ライトアンプ１０側のビット線制御信号線Ｙodがアクティブレベルになると、偶数番号が付与されたＮＭＯＳトランジスタＢＱ00、ＢＱ02、ＢＱ04、ＢＱ06が導通する。この結果、ビット線ＢＬ00〜ＢＬ07のうち、偶数番号が付与されたビット線ＢＬ00、ＢＬ02、ＢＬ04、ＢＬ06（ビット線ＢＬ00側から数えて奇数番目に位置するビット線）が接地ラインに電気的に接続される。これと同様に、リード／ライトアンプ１１側のビット線制御信号線Ｙodがアクティブレベルになると、偶数番号が付与されたＮＭＯＳトランジスタＢＱ10、ＢＱ12、ＢＱ14、ＢＱ16が導通する。この結果、ビット線ＢＬ10〜ＢＬ17のうち、偶数番号が付与されたビット線ＢＬ10、ＢＬ12、ＢＬ14、ＢＬ16（ビット線ＢＬ10側から数えて奇数番目に位置するビット線）が接地ラインに電気的に接続される。
第２の信号発生回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙevに供給される。第２の信号発生回路は、偶数番目に位置するビット線に設けられたカラムスイッチに接続されたカラム選択信号線を受けこれらカラム選択信号のいずれかが選択レベル（アクティブレベル）を取るときに活性レベルをとる出力信号を発生する。
図６Ｂに、第２の信号発生回路の一例として、ビット線制御信号線Ｙevにビット線制御信号を供給する信号発生回路の一例を示す。このＯＲ回路は、偶数番号が付与されたカラム選択信号線Ｙj0、Ｙj2、Ｙj4、Ｙj6からのカラム選択信号を入力とし、これら入力の論理和をとる。このＯＲ回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙevに供給される。
カラム選択信号線Ｙj0、Ｙj2、Ｙj4、Ｙj6からのカラム選択信号は、偶数番号が付与されたビット線（奇数番目のビット線）を選択するための信号である。これらカラム選択信号線Ｙj0、Ｙj2、Ｙj4、Ｙj6のいずれかがアクティブレベルになると、ＯＲ回路の出力信号がアクティブレベルになる。この結果、リード／ライトアンプ１０側およびリード／ライトアンプ１１側のビット線制御信号線Ｙevがともにアクティブレベルになる。
リード／ライトアンプ１０側のビット線制御信号線Ｙevがアクティブレベルになると、奇数番号が付与されたＮＭＯＳトランジスタＢＱ01、ＢＱ03、ＢＱ05、ＢＱ07が導通する。この結果、ビット線ＢＬ00〜ＢＬ07のうち、奇数番号が付与されたビット線ＢＬ01、ＢＬ03、ＢＬ05、ＢＬ07（ビット線ＢＬ00側から数えて偶数番目に位置するビット線）が接地ラインに電気的に接続される。これと同様に、リード／ライトアンプ１１側のビット線制御信号線Ｙevがアクティブレベルになると、奇数番号が付与されたＮＭＯＳトランジスタＢＱ11、ＢＱ13、ＢＱ15、ＢＱ17が導通する。この結果、ビット線ＢＬ10〜ＢＬ17のうち、奇数番号が付与されたビット線ＢＬ11、ＢＬ13、ＢＬ15、ＢＬ17（ビット線ＢＬ10側から数えて偶数番目に位置するビット線）が接地ラインに電気的に接続される。
上述した本実施形態の半導体メモリでは、カラム選択信号線Ｙj0〜Ｙj7のいずれか１つがアクティブレベルになると、第１のビット線群（ビット線ＢＬ00〜ＢＬ07）のうちの一つのビット線と第２のビット線群（ビット線ＢＬ10〜ＢＬ17）のうちの一つのビット線が並行に選択され、これら選択されたビット線に隣接するビット線は基準電位にクランプされる。また、残りの非選択状態にあるビット線の少なくとも一つはフローティング状態とされる。
一例として、カラム選択信号線Ｙj3をアクティブレベルにして、第１のビット線群のうちのビット線ＢＬ03および第２のビット線群のうちのビット線ＢＬ13をそれぞれ選択する場合の動作を説明する。
カラム選択信号線Ｙj3がアクティブレベルになると、カラムスイッチＣＳ03、ＣＳ13が導通するとともに、リード／ライトアンプ１０側およびリード／ライトアンプ１１側のビット線制御信号線Ｙodがともにアクティブレベルになる。
カラムスイッチＣＳ03が導通すると、ビット線ＢＬ03がグローバルビット線ＧＢ00を介してリード／ライトアンプ１０に電気的に接続される。同様に、カラムスイッチＣＳ13が導通すると、ビット線ＢＬ13がグローバルビット線ＧＢ10を介してリード／ライトアンプ１１に電気的に接続される。
リード／ライトアンプ１０側のビット線制御信号線Ｙodがアクティブレベルになると、ＮＭＯＳトランジスタＢＱ00、ＢＱ02、ＢＱ04、ＢＱ06が導通し、ビット線ＢＬ00、ＢＬ02、ＢＬ04、ＢＬ06が接地ラインに電気的に接続される。同様に、リード／ライトアンプ１１側のビット線制御信号線Ｙodがアクティブレベルになると、ＮＭＯＳトランジスタＢＱ10、ＢＱ12、ＢＱ14、ＢＱ16が導通し、ビット線ＢＬ10、ＢＬ12、ＢＬ14、ＢＬ16が接地ラインに電気的に接続される。なお、ビット線制御信号線Ｙevはインアクティブレベルであるため、ビット線ＢＬ01、ＢＬ03、ＢＬ05、ＢＬ07、ＢＬ11、ＢＬ13、ＢＬ15、ＢＬ17は、フローティング状態とされる。
本実施形態の半導体メモリによれば、複数のビット線をそれぞれ個別に選択するための複数のカラム選択信号（具体的には、カラム選択信号線Ｙj0〜Ｙj7）を用いて、ビット線を基準電位にクランプするためのトランジスタＢＱ（具体的には、ＮＭＯＳトランジスタＢＱ00〜ＢＱ07、ＢＱ10〜ＢＱ17）を制御する。具体的には、奇数番目に位置するビット線を選択するためのカラム選択信号の論理和である第１のビット線制御信号（ビット線制御信号線Ｙod）により、偶数番目に位置するビット線を基準電位にクランプするためのトランジスタを制御し、かつ、偶数番目に位置するビット線を選択するためのカラム選択信号の論理和である第２のビット線制御信号（ビット線制御信号線Ｙev）により、奇数番目に位置するビット線を基準電位にクランプするためのトランジスタを制御する。
上記の動作によれば、選択ビット線に隣接する非選択ビット線は基準電位にクランプされるので、ワード線または基板からのノイズが非選択ビット線を通じて選択ビット線に影響することを抑制することができる。
また、第１および第２のビット線制御信号は、それぞれ論理回路（ＯＲ回路）により形成することができる。すなわち、クランプ用の各トランジスタを制御するのに必要な回路は、２つのＯＲ回路で構成することができる。この場合の回路構成素子数は、ビット線毎にインバータを設ける場合の回路構成素子数に比べて少ない。よって、メモリのコスト削減および小型化を図ることができる。
なお、図１に示した構成において、メモリセル、カラムスイッチ、トランジスタおよびビット線については、その数および配置を適宜に変更することができる。ただし、選択ビット線に隣接する非選択ビット線は必ず基準電位にクランプされるようにビット線の配置および選択手順を設定する必要がある。
（第２の実施形態）
図７は、本発明の第２の実施形態である半導体メモリの主要部の構成を示すブロック図である。
本実施形態の半導体メモリは、図１に示した構成を４セット設けたものであって、各セットにおいて、ワード線が共用される。なお、図７において、ワード線およびメモリセルＭＣは省略されている。また、カラムスイッチはスイッチの記号で示され、ビット線を基準電位にクランプするためのトランジスタＢＱは丸記号で示されている。丸記号のうち、黒丸は導通状態を示し、白丸は非導通状態を示す。
本実施形態の半導体メモリにおいても、第１の実施形態の場合と同様、各セットにおいて、カラムスイッチＣＳが、カラム選択信号線Ｙj0〜Ｙj7に基づいてビット線を選択する。カラム選択信号線Ｙj1、Ｙj3、Ｙj5、Ｙj7の論理和であるビット線制御信号Ｙodにより、リード／ライトアンプ１０側のＮＭＯＳトランジスタＢＱ00、ＢＱ02、ＢＱ04、ＢＱ06およびリード／ライトアンプ１１側のＮＭＯＳトランジスタＢＱ10、ＢＱ12、ＢＱ14、ＢＱ16が制御される。カラム選択信号線Ｙj0、Ｙj2、Ｙj4、Ｙj6の論理和であるビット線制御信号Ｙevにより、リード／ライトアンプ１０側のＮＭＯＳトランジスタＢＱ01、ＢＱ03、ＢＱ05、ＢＱ07およびリード／ライトアンプ１１側のＮＭＯＳトランジスタＢＱ11、ＢＱ13、ＢＱ15、ＢＱ17が制御される。これにより、第１の実施形態と同様な動作を実現する。
図７では、カラム選択信号線Ｙj2がアクティブレベルになった場合の接続状態が示されている。各リード／ライトアンプ１０では、３番目のビット線ＢＬ（図１のビット線ＢＬ02）がカラムスイッチＣＳ（図１のカラムスイッチＣＳ02）を介してグローバルビット線ＧＢ00に電気的に接続されている。同様に、各リード／ライトアンプ１１では、３番目のビット線ＢＬ（図１のビット線ＢＬ12）がカラムスイッチＣＳ（図１のカラムスイッチＣＳ12）を介してグローバルビット線ＧＢ10に電気的に接続されている。
本実施形態においても、第１の実施形態と同様、選択ビット線に隣接する非選択ビット線は基準電位にクランプされるので、ワード線または基板からのノイズが非選択ビット線を通じて選択ビット線に影響することを抑制することができる。
また、第１および第２のビット線制御信号は、それぞれ論理回路（ＯＲ回路）により形成することができることに加えて、第１および第２のビット線制御信号は、各セットで共通とされている。この場合の回路構成素子数は、ビット線毎にインバータを設ける構成で各セットを構成した場合の回路構成素子数に比べて少ない。よって、メモリのコスト削減および小型化の効果を得られる。
なお、図６に示した構成において、メモリセル、カラムスイッチ、トランジスタおよびビット線については、その数および配置を適宜に設定することができる。また、セット数も、４つに限定されるものではない。セット数は、２つ以上であればよい。ただし、選択ビット線に隣接する非選択ビット線は必ず基準電位にクランプされるようにビット線の配置および選択手順を設定する必要がある。
（第３の実施形態）
図８は、本発明の第３の実施形態である半導体メモリの主要部を示すブロック図である。図８において、ワード線およびメモリセルＭＣは省略されている。また、カラムスイッチはスイッチの記号で示され、クランプ用のトランジスタＢＱは丸記号で示されている。黒丸は導通状態を示し、白丸は非導通状態を示す。
本実施形態の半導体メモリにおいて、ビット線制御信号線とクランプ用のトランジスタＢＱの接続構造、ビット線の選択動作、およびビット線のクランプ固定動作が、第２の実施形態のものと異なる。これ以外の構成は、基本的に、第２の実施形態のものと同じである。ここでは、第２の実施形態のものと異なる構造について詳細に説明し、同じ構成についてはその詳細な説明は省略する。
本実施形態の半導体メモリでは、２本のビット線制御信号線Ｙod、Ｙevに代えて、４本のビット線制御信号線Ｙb0〜Ｙb3が設けられており、これらビット線制御信号線Ｙb0〜Ｙb3を通じてクランプ用の各トランジスタＢＱ（図１のＮＭＯＳトランジスタＢＱ00〜ＢＱ07、ＢＱ10〜ＢＱ17）を制御するためのビット線制御信号が生成される。
リード／ライトアンプ１０側のビット線群（図１のビット線ＢＬ00〜ＢＬ07）とリード／ライトアンプ１１側のビット線群（図１のビット線ＢＬ10〜ＢＬ17）は、互いのビット線が交互に配置されるように、並列に設けられている。すなわち、リード／ライトアンプ１０、１１の各セットにおいて、ＢＬ00、ＢＬ10、ＢＬ01、ＢＬ11、ＢＬ02、ＢＬ12、ＢＬ03、ＢＬ13、ＢＬ04、ＢＬ14、ＢＬ05、ＢＬ15、ＢＬ06、ＢＬ16、ＢＬ07、ＢＬ17の順番でビット線ＢＬが配置されている。
リード／ライトアンプ１０側では、カラム選択信号線ＹJ0〜ＹJ7のアクティブレベルの状態に応じて、ＢＬ00、ＢＬ01、ＢＬ02、ＢＬ03、ＢＬ04、ＢＬ05、ＢＬ06、ＢＬ07の順番でビット線が選択されるように、カラムスイッチＣＳが制御される。一方、リード／ライトアンプ１１側では、カラム選択信号線ＹJ0〜ＹJ7のアクティブレベルの状態に応じて、ＢＬ04、ＢＬ05、ＢＬ06、ＢＬ07、ＢＬ00、ＢＬ01、ＢＬ02、ＢＬ03の順番でビット線が選択されるように、カラムスイッチＣＳが制御される。
本実施形態では、リード／ライトアンプ１０側で処理されるビット線とリード／ライトアンプ１１側で処理されるビット線が交互に配置されているため、４本のビット線制御信号線Ｙb0〜Ｙb3が用いられている。
ビット線制御信号線Ｙb0〜Ｙb3のそれぞれには、信号発生回路が接続されている。各信号発生回路の出力信号がそれぞれビット線制御信号としてビット線制御信号線Ｙb0〜Ｙb3のうちの対応するビット線制御信号線に供給される。各信号発生回路は、対応するビット線制御信号線に接続されたビット線群（部分ビット線群）の各ビット線に設けられたカラムスイッチに接続されたカラム選択信号線を受けこれらカラム選択信号の全てが非選択レベル（インアクティブレベル）を取るときに活性レベルをとる出力信号を発生する。
図９Ａに、ビット線制御信号線Ｙb0にビット線制御信号を供給する信号発生回路の一例であるＮＯＲ回路を示す。このＮＯＲ回路は、カラム選択信号線Ｙj0、Ｙj1からのカラム選択信号を入力とし、これら入力の否定論理和をとる。このＮＯＲ回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙb0に供給される。
リード／ライトアンプ１０側では、カラム選択信号線Ｙj0の信号レベルに応じて、ビット線ＢＬ00が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ00）が制御され、カラム選択信号線Ｙj1の信号レベルに応じて、ビット線ＢＬ01が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ01）が制御される。リード／ライトアンプ１１側では、カラム選択信号線Ｙj0の信号レベルに応じて、ビット線ＢＬ04が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ04）が制御され、カラム選択信号線Ｙj1の信号レベルに応じて、ビット線ＢＬ05が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ05）が制御される。
カラム選択信号線Ｙj0、Ｙj1のいずれかがアクティブレベルである場合は、ＮＯＲ回路の出力信号はインアクティブレベルになり、カラム選択信号線Ｙj0、Ｙj1がともにインアクティブレベルである場合には、ＮＯＲ回路の出力信号はアクティブレベルになる。
ＮＯＲ回路の出力信号がインアクティブレベルである場合は、リード／ライトアンプ１０側のビット線ＢＬ00、ＢＬ01に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ00、ＱＢ01）およびリード／ライトアンプ１１側のビット線ＢＬ04、ＢＬ05に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ04、ＱＢ05）はいずれも非導通状態とされる。ＮＯＲ回路の出力信号がアクティブレベルである場合は、リード／ライトアンプ１０側のＮＭＯＳトランジスタＱＢ00、ＱＢ01およびリード／ライトアンプ１１側のＮＭＯＳトランジスタＱＢ04、ＱＢ05はいずれも導通状態とされる。
図９Ｂに、ビット線制御信号線Ｙb1にビット線制御信号を供給する信号発生回路の一例であるＮＯＲ回路を示す。このＮＯＲ回路は、カラム選択信号線Ｙj2、Ｙj3からのカラム選択信号を入力とし、これら入力の否定論理和をとる。このＮＯＲ回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙb1に供給される。
リード／ライトアンプ１０側では、カラム選択信号線Ｙj2の信号レベルに応じて、ビット線ＢＬ02が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ02）が制御され、カラム選択信号線Ｙj3の信号レベルに応じて、ビット線ＢＬ03が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ03）が制御される。リード／ライトアンプ１１側では、カラム選択信号線Ｙj2の信号レベルに応じて、ビット線ＢＬ06が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ06）が制御され、カラム選択信号線Ｙj3の信号レベルに応じて、ビット線ＢＬ07が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ07）が制御される。
カラム選択信号線Ｙj2、Ｙj3のいずれかがアクティブレベルである場合は、ＮＯＲ回路の出力信号はインアクティブレベルになり、カラム選択信号線Ｙj2、Ｙj3がともにインアクティブレベルである場合には、ＮＯＲ回路の出力信号はアクティブレベルになる。
ＮＯＲ回路の出力信号がインアクティブレベルである場合は、リード／ライトアンプ１０側のビット線ＢＬ02、ＢＬ03に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ02、ＱＢ03）およびリード／ライトアンプ１１側のビット線ＢＬ06、ＢＬ07に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ06、ＱＢ07）はいずれも非導通状態とされる。ＮＯＲ回路の出力信号がアクティブレベルである場合は、リード／ライトアンプ１０側のＮＭＯＳトランジスタＱＢ02、ＱＢ03およびリード／ライトアンプ１１側のＮＭＯＳトランジスタＱＢ06、ＱＢ07はいずれも導通状態とされる。
図９Ｃに、ビット線制御信号線Ｙb2にビット線制御信号を供給する信号発生回路の一例であるＮＯＲ回路を示す。このＮＯＲ回路は、カラム選択信号線Ｙj4、Ｙj5からのカラム選択信号を入力とし、これら入力の否定論理和をとる。このＮＯＲ回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙb2に供給される。
リード／ライトアンプ１０側では、カラム選択信号線Ｙj4の信号レベルに応じて、ビット線ＢＬ04が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ04）が制御され、カラム選択信号線Ｙj5の信号レベルに応じて、ビット線ＢＬ05が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ05）が制御される。リード／ライトアンプ１１側では、カラム選択信号線Ｙj4の信号レベルに応じて、ビット線ＢＬ00が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ00）が制御され、カラム選択信号線Ｙj5の信号レベルに応じて、ビット線ＢＬ01が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ01）が制御される。
カラム選択信号線Ｙj4、Ｙj5のいずれかがアクティブレベルである場合は、ＮＯＲ回路の出力信号はインアクティブレベルになり、カラム選択信号線Ｙj4、Ｙj5がともにインアクティブレベルである場合には、ＮＯＲ回路の出力信号はアクティブレベルになる。
ＮＯＲ回路の出力信号がインアクティブレベルである場合は、リード／ライトアンプ１０側のビット線ＢＬ04、ＢＬ05に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ04、ＱＢ05）およびリード／ライトアンプ１１側のビット線ＢＬ00、ＢＬ01に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ00、ＱＢ01）はいずれも非導通状態とされる。ＮＯＲ回路の出力信号がアクティブレベルである場合は、リード／ライトアンプ１０側のＮＭＯＳトランジスタＱＢ04、ＱＢ05およびリード／ライトアンプ１１側のＮＭＯＳトランジスタＱＢ00、ＱＢ01はいずれも導通状態とされる。
図９Ｄに、ビット線制御信号線Ｙb3にビット線制御信号を供給する信号発生回路の一例であるＮＯＲ回路を示す。このＮＯＲ回路は、カラム選択信号線Ｙj6、Ｙj7からのカラム選択信号を入力とし、これら入力の否定論理和をとる。このＮＯＲ回路の出力信号が、ビット線制御信号としてビット線制御信号線Ｙb3に供給される。
リード／ライトアンプ１０側では、カラム選択信号線Ｙj6の信号レベルに応じて、ビット線ＢＬ06が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ06）が制御され、カラム選択信号線Ｙj7の信号レベルに応じて、ビット線ＢＬ07が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ07）が制御される。リード／ライトアンプ１１側では、カラム選択信号線Ｙj6の信号レベルに応じて、ビット線ＢＬ02が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ02）が制御され、カラム選択信号線Ｙj7の信号レベルに応じて、ビット線ＢＬ03が接続されたカラムスイッチＣＳ（図１のカラムスイッチＣＳ03）が制御される。
カラム選択信号線Ｙj6、Ｙj7のいずれかがアクティブレベルである場合は、ＮＯＲ回路の出力信号はインアクティブレベルになり、カラム選択信号線Ｙj6、Ｙj7がともにインアクティブレベルである場合には、ＮＯＲ回路の出力信号はアクティブレベルになる。
ＮＯＲ回路の出力信号がインアクティブレベルである場合は、リード／ライトアンプ１０側のビット線ＢＬ06、ＢＬ07に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ06、ＱＢ07）およびリード／ライトアンプ１１側のビット線ＢＬ02、ＢＬ03に接続されたＮＭＯＳトランジスタＱＢ（図１のＮＭＯＳトランジスタＱＢ02、ＱＢ03）はいずれも非導通状態とされる。ＮＯＲ回路の出力信号がアクティブレベルである場合は、リード／ライトアンプ１０側のＮＭＯＳトランジスタＱＢ06、ＱＢ07およびリード／ライトアンプ１１側のＮＭＯＳトランジスタＱＢ02、ＱＢ03はいずれも導通状態とされる。
上述した本実施形態の半導体メモリでは、リード／ライトアンプ１０、１１の各セットにおいて、カラム選択信号線Ｙj0〜Ｙj7のいずれか１つがアクティブレベルになると、第１のビット線群（ビット線ＢＬ00〜ＢＬ07）のうちの一つのビット線と第２のビット線群（ビット線ＢＬ10〜ＢＬ17）のうちの一つのビット線が並行に選択され、これら選択されたビット線に隣接するビット線は基準電位にクランプされる。また、残りの非選択状態にあるビット線の少なくとも一つはフローティング状態とされる。
一例として、カラム選択信号線Ｙj2をアクティブレベルにして、第１のビット線群のうちのビット線ＢＬ02および第２のビット線群のうちのビット線ＢＬ16をそれぞれ選択する場合の動作を説明する。
カラム選択信号線Ｙj2がアクティブレベルになると、カラムスイッチＣＳ02、ＣＳ14が導通する。同時に、リード／ライトアンプ１０側およびリード／ライトアンプ１１側のビット線制御信号線Ｙb1がともにインアクティブレベルになる。他のビット線制御信号線Ｙb0、Ｙb2、Ｙb3は、いずれもアクティブレベルである。
リード／ライトアンプ１０側において、カラムスイッチＣＳ02が導通すると、ビット線ＢＬ02がグローバルビット線ＧＢ00を介してリード／ライトアンプ１０に電気的に接続される。
また、ビット線制御信号線Ｙb0、Ｙb2、Ｙb3がアクティブレベルとされ、ビット線制御信号線Ｙb1がインアクティブレベルとされた場合、ＮＭＯＳトランジスタＢＱ00、ＢＱ01、ＢＱ04、ＢＱ05、ＢＱ06、ＢＱ07が導通状態となり、ＮＭＯＳトランジスタＢＱ02、ＢＱ03が非導通状態となる。この場合、ビット線ＢＬ00、ＢＬ01、ＢＬ04、ＢＬ05、ＢＬ06、ＢＬ07のそれぞれは、接地ラインに電気的に接続される。また、ビット線ＢＬ03は、フローティング状態とされる。
リード／ライトアンプ１１側において、カラムスイッチＣＳ14が導通すると、ビット線ＢＬ14がグローバルビット線ＧＢ10を介してリード／ライトアンプ１１に電気的に接続される。
また、ビット線制御信号線Ｙb0、Ｙb2、Ｙb3がアクティブレベルとされ、ビット線制御信号線Ｙb1がインアクティブレベルとされた場合、ＮＭＯＳトランジスタＢＱ10、ＢＱ11、ＢＱ12、ＢＱ13、ＢＱ14、ＢＱ15が導通状態となり、ＮＭＯＳトランジスタＢＱ16、ＢＱ17が非導通状態となる。この場合、ビット線ＢＬ10、ＢＬ11、ＢＬ12、ＢＬ13、ＢＬ14、ＢＬ15のそれぞれは、接地ラインに電気的に接続される。また、ビット線ＢＬ17は、フローティング状態とされる。
本実施形態の半導体メモリによれば、リード／ライトアンプ１０側の第１のビット線群のうちの一つのビット線とリード／ライトアンプ１１側の第２のビット線群のうちの一つのビット線が並行に選択され、これら選択されたビット線に隣接するビット線が基準電位にクランプされるとともに、残りの非選択状態にあるビット線の少なくとも一つがフローティング状態とされる。この動作により、第１および第２の実施形態と同様に、ワード線または基板からのノイズが非選択ビット線を通じて選択ビット線に影響することを抑制することができる。
また、リード／ライトアンプ１０、１１のそれぞれにおいて、ビット線を基準電位にクランプさせるためのトランジスタを制御するビット線制御信号は、４つのＮＯＲ回路により生成される。この場合の回路構成素子数は、ビット線毎にインバータを設ける場合の回路構成素子数に比べて少ない。よって、メモリのコスト削減および小型化を図ることができる。
なお、図８に示した構成において、メモリセル、カラムスイッチ、トランジスタおよびビット線については、その数および配置を適宜に設定することができる。また、セット数も、４つに限定されるものではない。セットは、１つ以上であればよい。ただし、選択ビット線に隣接する非選択ビット線は必ず基準電位にクランプされるようにビット線の配置および選択手順を設定する必要がある。
上述した各実施形態は、本発明の一例であり、その構成および動作は適宜に変更することができる。例えば、各実施形態では、メモリセルを構成するとトランジスタ、カラムスイッチを構成するトランジスタ、クランプ用トランジスタに関して、トランジスタの導電型の一例としてＮ型のものを例示したが、Ｐ型のものを用いることもできる。
本発明の一態様によれば、半導体メモリは、第１および第２のリード／ライトアンプと、第１のリード／ライトアンプに選択的に接続される第１のビット線群と、第２のリード／ライトアンプに選択的に接続される第２のビット線群とを備え、第１および第２のビット線群が、互いのビット線が一定本数ずつ交互に配置される。第１および第２のビット線群のそれぞれから１つのビット線が並行して選択されるとともに、該選択ビット線に隣接する非選択状態のビット線が基準電位にクランプされ、第１および第２のビット線群のそれぞれにおいて、残りの非選択状態のビット線の少なくとも一つがフローティング状態とされる。ここで、第１、第２のリード／ライトアンプはそれぞれ、各実施形態で説明したリード／ライトアンプ１０、１１に対応する。
上記の半導体メモリにおいて、第１および第２のビット線群をそれぞれ構成する複数のビット線を個別に指定するためのカラム選択信号を入力とし、該カラム選択信号により指定されたビット線を第１および第２のビット線群のそれぞれから選択するカラムスイッチ手段と、第１および第２のビット線群の各ビット線を個別に基準電位にクランプするクランプ手段を有し、第１および第２のビット線群をそれぞれ一定本数毎の複数の部分ビット線群とし、クランプ手段が、カラム選択信号により指定されたビット線を含む部分ビット線群をフローティング状態とし、残りの部分ビット線群を基準電位にクランプするように構成してもよい。ここで、カラムスイッチ手段は、各実施形態におけるカラムスイッチＣＳ00〜ＣＳ07およびカラムスイッチＣＳ10〜ＣＳ17に対応する。クランプ手段は、各実施形態におけるＮＭＯＳトランジスタＢＱ00〜ＢＱ07、ＢＱ10〜ＢＱ17に対応する。カラム選択信号は、各実施形態におけるカラム選択信号カラム選択信号線Ｙj0〜Ｙj7に対応する。
本発明の別の態様によれば、半導体メモリは、複数の第１ビット線、これら第１ビット線内に混在して配置された複数の第２ビット線、第１および第２リード/ライトアンプ、夫々が複数の第１ビット線のうちの対応する第１ビット線と第１リード/ライトアンプとの間に設けられ複数のカラム選択信号のうちの対応するカラム選択信号により導通して複数の第１ビット線のうちの一つを選択し第１リード/ライトアンプに接続する複数の第１カラムスイッチ、夫々が複数の第２ビット線のうちの対応する第２ビット線と第２リード/ライトアンプとの間に設けられ複数のカラム選択信号のうちの対応するカラム選択信号により導通して複数の第２ビットのうちの一つを選択し第２リード/ライトアンプに接続する複数の第２カラムスイッチ、夫々が第１および第２ビットの対応するビット線と基準電位点との間に接続された複数のビット線制御スイッチ、並びに、複数のカラム選択信号よりも少ない信号のいずれかに応答して、第１および第２ビット線の中の選択されたビット線の両隣に位置するビット線に接続されたビット線制御スイッチを少なくとも導通せしめる論理ゲート、を備える。ここで、第１、第２のリード／ライトアンプ、複数の第１カラムスイッチ、複数の第２カラムスイッチ、複数のビット線制御スイッチはそれぞれ、各実施形態で説明したリード／ライトアンプ１０、１１、カラムスイッチＣＳ00〜ＣＳ07、ＣＳ10〜ＣＳ17、ＮＭＯＳトランジスタＢＱ00〜ＢＱ07、ＢＱ10〜ＢＱ17に対応する。また、論理ゲートは、各実施形態で説明した信号発生回路（図６Ａおよび図６Ｂに示したＯＲ回路または図９Ａ〜図９Ｄに示したＮＯＲ回路）に対応する。
上述のいずれの態様によっても、ノイズの選択ビット線への影響を抑制することが可能であり、回路の構成素子数を、ビット線毎にインバータを設ける回路よりも少なくすることが可能である。したがって、安定性に優れた、低コストの半導体メモリを提供することができる。
本発明は、階層化ビット線を備える半導体メモリ全般に適用することができる。
本発明の第１の実施形態である半導体メモリの主要な部分の構成を示すブロック図である。 相変化素子を用いたメモリセルＭＣの一例を示す回路図である。 カラムスイッチの一例を示す回路図である。 カラムスイッチの別の例を示す回路図である。 カラムスイッチの他の例を示す回路図である。 図１に示す半導体メモリにおけるビット線制御信号線Ｙodにビット線制御信号を供給する信号発生回路の一例を示す回路図である。 図１に示す半導体メモリにおけるビット線制御信号線Ｙevにビット線制御信号を供給する信号発生回路の一例を示す回路図である。 本発明の第２の実施形態である半導体メモリの主要部の構成を示すブロック図である。 本発明の第３の実施形態である半導体メモリの主要部を示すブロック図である。 図８に示す半導体メモリにおけるビット線制御信号線Ｙb0にビット線制御信号を供給する信号発生回路の一例を示す回路図である。 図８に示す半導体メモリにおけるビット線制御信号線Ｙb1にビット線制御信号を供給する信号発生回路の一例を示す回路図である。 図８に示す半導体メモリにおけるビット線制御信号線Ｙb2にビット線制御信号を供給する信号発生回路の一例を示す回路図である。 図８に示す半導体メモリにおけるビット線制御信号線Ｙb3にビット線制御信号を供給する信号発生回路の一例を示す回路図である。
符号の説明
１０、１１ リード／ライトアンプ
ＢＬ00〜ＢＬ07、ＢＬ10〜ＢＬ17 ビット線
ＢＱ00〜ＢＱ07、ＢＱ10〜ＢＱ17 ＮＭＯＳトランジスタ
ＣＳ00〜ＣＳ07、ＣＳ10〜ＣＳ17 カラムスイッチ
ＷＬ00〜ＢＬ0n ワード線
ＧＢ00、ＧＢ01 グローバルビット線
ＢＬ00〜ＢＬ07、ＢＬ10〜ＢＬ17
Ｙj0〜Ｙj7 カラム選択信号線
Ｙod、Ｙev ビット線制御信号線

Claims (14)

  1. 第１および第２のリード／ライトアンプと、該第１のリード／ライトアンプに選択的に接続される第１のビット線群と、前記第２のリード／ライトアンプに選択的に接続される第２のビット線群とを備え、前記第１および第２のビット線群は混在して配置され、第１の選択ビット線および第２の選択ビット線として前記第１および第２のビット線群のそれぞれから１つのビット線を並行して選択し、前記第１のビット線群の残りのビット線を第１の非選択状態のビット線とし、前記第２のビット線群の残りのビット線を第２の非選択状態のビット線とするカラムスイッチ手段と、前記第１の非選択状態のビット線のうちの前記第１の選択ビット線に隣接する非選択状態のビット線および前記第２の非選択状態のビット線のうちの前記第２の選択ビット線に隣接する非選択状態のビット線を基準電位にクランプするとともに、残りの非選択状態のビット線の少なくとも一つをフローティング状態とするクランプ手段とを有する半導体メモリ。
  2. 前記カラムスイッチ手段は、前記第１および第２のビット線群をそれぞれ構成する複数のビット線を個別に指定するためのカラム選択信号を入力とし、該カラム選択信号により指定されたビット線を前記第１および第２のビット線群のそれぞれから選択し、
    前記クランプ手段は、前記第１および第２のビット線群の各ビット線を個別に前記基準電位にクランプするように構成され、
    前記第１および第２のビット線群をそれぞれ一定本数毎の複数の部分ビット線群とし、前記クランプ手段が、前記カラム選択信号により指定されたビット線を含む部分ビット線群をフローティング状態とし、残りの部分ビット線群を前記基準電位にクランプする、請求項１に記載の半導体メモリ。
  3. 前記第１および第２のビット線群は、互いのビット線が２本ずつ交互に配置されており、
    前記カラムスイッチ手段は、前記第１および第２のビット線群をそれぞれ構成するビット線毎に設けられた複数のカラムスイッチを備え、各カラムスイッチには、スイッチ動作を制御するためのカラム選択信号線が接続されており、
    前記クランプ手段は、前記第１および第２のビット線群のそれぞれについて、一方の側から数えて奇数番目に位置するビット線に設けられたカラムスイッチに接続されたカラム選択信号線により供給されるカラム選択信号の論理和に基づいて、前記一方の側から数えて偶数番目に位置するビット線を前記基準電位にクランプし、前記一方の側から数えて偶数番目に位置するビット線に設けられたカラムスイッチに接続されたカラム選択信号線により供給されるカラム選択信号の論理和に基づいて、前記一方の側から数えて奇数番目に位置するビット線を前記基準電位にクランプする、請求項２に記載の半導体メモリ。
  4. 前記奇数番目に位置するビット線に設けられたカラムスイッチに接続されたカラム選択信号線を受けこれらカラム選択信号のいずれかが選択レベルを取るときに活性レベルをとる出力信号を発生する第１の信号発生回路と、
    前記偶数番目に位置するビット線に設けられたカラムスイッチに接続されたカラム選択信号線を受けこれらカラム選択信号のいずれかが選択レベルを取るときに活性レベルをとる出力信号を発生する第２の信号発生回路を、さらに有し、
    前記クランプ手段は、前記第１および第２のビット線群をそれぞれ構成するビット線毎に設けられた複数のクランプ用スイッチを備え、
    前記第１および第２のビット線群の、前記偶数番目に位置するビット線に設けられたクランプ用スイッチが、前記第１の信号発生回路の出力信号が供給される第１のビット線制御信号線に共通に接続され、
    前記第１および第２のビット線群の、前記奇数番目に位置するビット線に設けられたクランプ用スイッチが、前記第２の信号発生回路の出力信号が供給される第２のビット線制御信号線に共通に接続されている、請求項３に記載の半導体メモリ。
  5. 前記第１および第２のリード／ライトアンプ、前記第１および第２のビット線群、前記カラムスイッチ手段、および前記クランプ手段を含むセットを複数有し、各セットにおいて、前記第１および第２のビット線制御信号線が共通に用いられる、請求項４に記載の半導体メモリ。
  6. 前記第１および第２のビット線群は、互いのビット線が１本ずつ交互に配置されており、
    前記カラムスイッチ手段は、前記第１および第２のビット線群をそれぞれ構成するビット線毎に設けられた複数のカラムスイッチを備え、各カラムスイッチには、スイッチ動作を制御するためのカラム選択信号線が接続されており、
    前記第１および第２のビット線群をそれぞれ、一方の側から２本毎に分割した複数の部分ビット線群とし、
    前記クランプ手段は、前記複数の部分ビット線群のそれぞれにつて、当該部分ビット線群の各ビット線に設けられたカラムスイッチに接続されたカラム選択信号線により供給されるカラム選択信号に基づいて、当該部分ビット線群を前記基準電位にクランプし、
    前記第１および第２のビット線群の間で、対応するビット線の前記一方の側からの位置が異なる、請求項２に記載の半導体メモリ。
  7. 前記複数の部分ビット線群のそれぞれにつて、当該部分ビット線群の各ビット線に設けられたカラムスイッチに接続されたカラム選択信号線を受けこれらカラム選択信号の全てが非選択レベルを取るときに活性レベルをとる出力信号を発生する複数の信号発生回路を、さらに有し、
    前記クランプ手段は、前記第１および第２のビット線群をそれぞれ構成するビット線毎に設けられた複数のクランプ用スイッチを備え、
    前記複数のクランプ用スイッチは、前記部分ビット線群毎に、対応する信号発生回路の出力信号が供給されるビット線制御信号線に共通に接続されている、請求項６に記載の半導体メモリ。
  8. 前記第１および第２のリード／ライトアンプ、前記第１および第２のビット線群、前記カラムスイッチ手段、および前記クランプ手段を含むセットを複数有し、各セットにおいて、前記ビット線制御信号線が共通に用いられる、請求項７に記載の半導体メモリ。
  9. 第１および第２のリード／ライトアンプと、該第１のリード／ライトアンプに選択的に接続される第１のビット線群と、前記第２のリード／ライトアンプに選択的に接続される第２のビット線群とを備える半導体メモリにおけるビット線制御方法であって、
    第１の選択ビット線および第２の選択ビット線として前記第１および第２のビット線群のそれぞれから１つのビット線を並行して選択して前記第１および第２の選択ビット線をそれぞれ前記第１および第２のリード／ライトアンプに電気的に接続し、
    前記第１のビット線群の残りのビット線を第１の非選択状態のビット線とし、前記第２のビット線群の残りのビット線を第２の非選択状態のビット線とし、前記第１の非選択状態のビット線のうちの前記第１の選択ビット線に隣接する非選択状態のビット線および前記第２の非選択状態のビット線のうちの前記第２の選択ビット線に隣接する非選択状態のビット線を基準電位にクランプし、
    前記第１および第２の非選択状態のビット線の残りの非選択状態のビット線の少なくとも一つをフローティング状態とする、ビット線制御方法。
  10. 前記ビット線の選択は複数のカラム選択信号を用いて行い、これらカラム選択信号を論理することにより前記第１および第２の非選択状態のビット線のうちの前記第１および第２の選択ビット線に隣接する非選択状態のビット線を基準電位にクランプするとともに、前記残りの非選択状態のビット線の少なくとも一つをフローティング状態とする、請求項９記載のビット線制御方法。
  11. 複数の第１ビット線、これら第１ビット線内に混在して配置された複数の第２ビット線、第１および第２リード/ライトアンプ、夫々が前記複数の第１ビット線のうちの対応する第１ビット線と前記第１リード/ライトアンプとの間に設けられ複数のカラム選択信号のうちの対応するカラム選択信号により導通して前記複数の第１ビット線のうちの一つを選択し前記第１リード/ライトアンプに接続する複数の第１カラムスイッチ、夫々が前記複数の第２ビット線のうちの対応する第２ビット線と前記第２リード/ライトアンプとの間に設けられ前記複数のカラム選択信号のうちの対応するカラム選択信号により導通して前記複数の第２ビットのうちの一つを選択し前記第２リード/ライトアンプに接続する複数の第２カラムスイッチ、夫々が前記第１および第２ビットの対応するビット線と基準電位点との間に接続された複数のビット線制御スイッチ、並びに、前記複数のカラム選択信号よりも少ない信号のいずれかに応答して、前記第１および第２ビット線の中の選択されたビット線の両隣に位置するビット線に接続された前記ビット線制御スイッチを少なくとも導通せしめる論理ゲート、を備える半導体メモリ。
  12. 前記複数の第１および第２のビット線は交互に配置されている請求項１１に記載の半導体メモリ。
  13. 前記複数の第１および第２のビット線は２本置きに交互に配置されている請求項１１に記載の半導体メモリ。
  14. 前記複数の第１および第２ビット線とそれぞれ交わる複数のワード線、これらワード線ならびに第１および第２ビット線の交点にそれぞれ配置された複数のメモリセル、をさらに備え、前記メモリセルの各々は、記憶データに応じてその抵抗値が変化する素子を含む請求項１１乃至１３のいずれかに記載の半導体メモリ。
JP2008306130A 2008-12-01 2008-12-01 半導体メモリおよびビット線制御方法 Expired - Fee Related JP5675046B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008306130A JP5675046B2 (ja) 2008-12-01 2008-12-01 半導体メモリおよびビット線制御方法
US12/628,835 US8094483B2 (en) 2008-12-01 2009-12-01 Semiconductor device including bit line groups
US14/152,842 USRE45753E1 (en) 2008-12-01 2014-01-10 Semiconductor device including bit line groups

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306130A JP5675046B2 (ja) 2008-12-01 2008-12-01 半導体メモリおよびビット線制御方法

Publications (2)

Publication Number Publication Date
JP2010129161A JP2010129161A (ja) 2010-06-10
JP5675046B2 true JP5675046B2 (ja) 2015-02-25

Family

ID=42222677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306130A Expired - Fee Related JP5675046B2 (ja) 2008-12-01 2008-12-01 半導体メモリおよびビット線制御方法

Country Status (2)

Country Link
US (2) US8094483B2 (ja)
JP (1) JP5675046B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203936A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
JP5662304B2 (ja) * 2011-11-18 2015-01-28 株式会社東芝 半導体記憶装置
US10832778B1 (en) * 2019-06-28 2020-11-10 Sandisk Technologies Llc Negative voltage wordline methods and systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210355B2 (ja) * 1991-03-04 2001-09-17 株式会社東芝 不揮発性半導体記憶装置
TW519646B (en) * 2000-03-13 2003-02-01 Infineon Technologies Ag Write-read-amplifier for a DRAM-memory cell as well as DRAM-memory and method to evaluate the DRAM-memory cells of said DRAM-memory
JP2002216471A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体記憶装置
JP2003257180A (ja) * 2002-03-04 2003-09-12 Nec Electronics Corp ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）及びその動作方法
JP2004079002A (ja) * 2002-08-09 2004-03-11 Renesas Technology Corp 不揮発性記憶装置
DE602005009411D1 (de) * 2004-01-29 2008-10-16 Sharp Kk Halbleiterspeichervorrichtung
US7830699B2 (en) * 2006-04-12 2010-11-09 Samsung Electronics Co., Ltd. Resistance variable memory device reducing word line voltage
US7626858B2 (en) * 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7463536B2 (en) * 2006-07-31 2008-12-09 Sandisk 3D Llc Memory array incorporating two data busses for memory array block selection
JP2008071384A (ja) * 2006-09-12 2008-03-27 Elpida Memory Inc 半導体記憶装置
US7738291B2 (en) * 2007-03-12 2010-06-15 Micron Technology, Inc. Memory page boosting method, device and system
JP2009099174A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
USRE45753E1 (en) 2015-10-13
JP2010129161A (ja) 2010-06-10
US8094483B2 (en) 2012-01-10
US20100135063A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
US10672467B2 (en) High voltage switching circuitry for a cross-point array
US8811059B2 (en) Resistive memory apparatus, layout structure, and sensing circuit thereof
US20100208510A1 (en) Semiconductor memory device and method of operating the same
IT201800000555A1 (it) Architettura di decodifica di riga per un dispositivo di memoria non volatile a cambiamento di fase e relativo metodo di decodifica di riga
JP2013200930A (ja) 半導体記憶装置
US20130242641A1 (en) Semiconductor device
US8385111B2 (en) Semiconductor memory apparatus
US8335103B2 (en) Integrated circuit with memory cells comprising a programmable resistor and method for addressing memory cells comprising a programmable resistor
US9208830B2 (en) Semiconductor memory device
JP5675046B2 (ja) 半導体メモリおよびビット線制御方法
US10186317B2 (en) Phase change memory device and method of operation
JP5518441B2 (ja) 相変化メモリデバイスの低電力アクセス方法
CN111724846B (zh) 存储器件
JP2010152986A (ja) 半導体装置
KR101654418B1 (ko) 공통 소스 라인 마스킹 회로를 가진 메모리 장치
JP2009252283A (ja) 半導体記憶装置
JP5406684B2 (ja) 半導体記憶回路
JPH07105150B2 (ja) 不揮発性半導体記憶装置
JP4872976B2 (ja) 強誘電体メモリ装置
US9659648B2 (en) Semiconductor memory device including switches for selectively turning on bit lines
CN118235202A (zh) 半导体电路
JP2010055667A (ja) 半導体記憶装置
JP2007200464A (ja) メモリ
JPH1166861A (ja) デコード回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140401

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140404

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5675046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees