JP5662304B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5662304B2 JP5662304B2 JP2011252371A JP2011252371A JP5662304B2 JP 5662304 B2 JP5662304 B2 JP 5662304B2 JP 2011252371 A JP2011252371 A JP 2011252371A JP 2011252371 A JP2011252371 A JP 2011252371A JP 5662304 B2 JP5662304 B2 JP 5662304B2
- Authority
- JP
- Japan
- Prior art keywords
- cell array
- potential
- bit line
- adjacent
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Description
図5は、半導体記憶装置の動作の第1実施形態を説明するための模式平面図である。
図6は、半導体記憶装置の動作の第2実施形態を説明するための模式平面図である。
図7は、半導体記憶装置の動作の第3実施形態を説明するための模式平面図である。
図8は、半導体記憶装置の動作の第4実施形態を説明するための模式平面図である。
Claims (5)
- 第1の方向に延びる複数のビット線と、前記第1の方向に対して交差する第2の方向に延びる複数のワード線と、前記ビット線と前記ワード線との交差部で前記ビット線と前記ワード線との間に設けられ、抵抗変化膜を含む複数のメモリセルと、をそれぞれが有する複数のセルアレイブロックであって、前記第1の方向で隣接するセルアレイブロック間で前記ビット線を共有している複数のセルアレイブロックと、
前記複数のメモリセルの中から選択された選択メモリセルに接続された選択ビット線の電位を0ボルトにし、前記選択メモリセルに接続された選択ワード線に0ボルトよりも高い第1の電位を与え、前記選択ワード線以外の非選択ワード線に0ボルトよりも高く前記第1の電位よりも低い第2の電位を与え、前記選択メモリセルを含む選択セルアレイブロックに前記第1の方向で隣接し前記選択ビット線を前記選択セルアレイブロックと共有する隣接セルアレイブロックにおける、前記選択ビット線に隣接する非選択ビット線に0ボルト以上で前記第2の電位よりも低い第3の電位を与え、前記第3の電位が与えられた非選択ビット線以外の他の非選択ビット線に前記第2の電位を与えて、前記選択メモリセルの前記抵抗変化膜の抵抗状態を変化させる制御回路と、
を備えた半導体記憶装置。 - 前記選択ビット線の電位、および前記隣接セルアレイブロックにおける前記選択ビット線に隣接する前記非選択ビット線に与えられた前記第3の電位は、前記抵抗変化膜の前記抵抗状態の変化の前後で0ボルトに保持される請求項1記載の半導体記憶装置。
- 0ボルトの前記選択ビット線と、前記第1の電位が与えられた前記選択ワード線との間に接続された前記選択メモリセルにおける前記抵抗変化膜は、相対的に高抵抗状態から低抵抗状態に変化させられる請求項1または2に記載の半導体記憶装置。
- 第1の方向に延びる複数のビット線と、前記第1の方向に対して交差する第2の方向に延びる複数のワード線と、前記ビット線と前記ワード線との交差部で前記ビット線と前記ワード線との間に設けられ、抵抗変化膜を含む複数のメモリセルと、をそれぞれが有する複数のセルアレイブロックであって、前記第2の方向で隣接するセルアレイブロック間で前記ワード線を共有している複数のセルアレイブロックと、
前記複数のメモリセルの中から選択された選択メモリセルに接続された選択ビット線に第1の電位を与え、前記選択メモリセルに接続された選択ワード線を0ボルトにし、前記選択ビット線以外の非選択ビット線を0ボルトにし、前記選択メモリセルを含む選択セルアレイブロックに前記第2の方向で隣接し前記選択ワード線を前記選択セルアレイブロックと共有する隣接セルアレイブロックにおける、前記選択ワード線に隣接する非選択ワード線を0ボルトにし、前記0ボルトにされた非選択ワード線以外の他の非選択ワード線に前記第1の電位を与えて、前記選択メモリセルの前記抵抗変化膜の抵抗状態を変化させる制御回路と、
を備えた半導体記憶装置。 - 0ボルトの前記選択ワード線と、前記第1の電位が与えられた前記選択ビット線との間に接続された前記選択メモリセルにおける前記抵抗変化膜は、相対的に高抵抗状態から低抵抗状態に変化させられる請求項4記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011252371A JP5662304B2 (ja) | 2011-11-18 | 2011-11-18 | 半導体記憶装置 |
US13/599,301 US9099180B2 (en) | 2011-11-18 | 2012-08-30 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011252371A JP5662304B2 (ja) | 2011-11-18 | 2011-11-18 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013109796A JP2013109796A (ja) | 2013-06-06 |
JP5662304B2 true JP5662304B2 (ja) | 2015-01-28 |
Family
ID=48706412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011252371A Active JP5662304B2 (ja) | 2011-11-18 | 2011-11-18 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9099180B2 (ja) |
JP (1) | JP5662304B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8804402B2 (en) | 2012-08-31 | 2014-08-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP5989611B2 (ja) | 2013-02-05 | 2016-09-07 | 株式会社東芝 | 半導体記憶装置、及びそのデータ制御方法 |
US9190147B2 (en) | 2013-02-06 | 2015-11-17 | Kabushiki Kaisha Toshiba | Resistance changing memory with a first driver closer than a second driver |
KR102136846B1 (ko) | 2014-09-29 | 2020-07-22 | 삼성전자 주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
KR102601213B1 (ko) | 2018-07-03 | 2023-11-10 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법 |
US11164638B2 (en) | 2018-07-03 | 2021-11-02 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
US11631465B2 (en) | 2018-07-03 | 2023-04-18 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5197427B2 (ja) * | 2008-08-25 | 2013-05-15 | 株式会社東芝 | 半導体記憶装置 |
JP5675046B2 (ja) * | 2008-12-01 | 2015-02-25 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体メモリおよびビット線制御方法 |
US8422269B2 (en) * | 2010-02-25 | 2013-04-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
WO2011121971A1 (ja) * | 2010-03-30 | 2011-10-06 | パナソニック株式会社 | 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法 |
-
2011
- 2011-11-18 JP JP2011252371A patent/JP5662304B2/ja active Active
-
2012
- 2012-08-30 US US13/599,301 patent/US9099180B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130229853A1 (en) | 2013-09-05 |
US9099180B2 (en) | 2015-08-04 |
JP2013109796A (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5662304B2 (ja) | 半導体記憶装置 | |
US9324427B2 (en) | Nonvolatile semiconductor memory device | |
US7885121B2 (en) | Resistance change memory device | |
TWI575517B (zh) | 包含可變阻抗元件的非揮發性半導體記憶裝置 | |
US8320157B2 (en) | Nonvolatile semiconductor memory device | |
KR101117423B1 (ko) | 반도체 기억 장치 | |
US8576606B2 (en) | Nonvolatile semiconductor memory device | |
US8295070B2 (en) | Resistance change memory | |
JP2012054345A (ja) | 三次元不揮発性半導体メモリ | |
JP2010225750A (ja) | 不揮発性半導体記憶装置 | |
JP5763004B2 (ja) | 不揮発性半導体記憶装置 | |
US8767437B2 (en) | Nonvolatile semiconductor memory device operating stably and method of control therein | |
US9472277B2 (en) | Non-volatile memory device | |
US8837199B2 (en) | Semiconductor memory device | |
JP5908423B2 (ja) | 半導体記憶装置 | |
JP2013235956A (ja) | 半導体記憶装置 | |
US9196343B2 (en) | Non-volatile semiconductor memory device | |
JP2012164384A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141204 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5662304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |