JP2012054345A - 三次元不揮発性半導体メモリ - Google Patents

三次元不揮発性半導体メモリ Download PDF

Info

Publication number
JP2012054345A
JP2012054345A JP2010194622A JP2010194622A JP2012054345A JP 2012054345 A JP2012054345 A JP 2012054345A JP 2010194622 A JP2010194622 A JP 2010194622A JP 2010194622 A JP2010194622 A JP 2010194622A JP 2012054345 A JP2012054345 A JP 2012054345A
Authority
JP
Japan
Prior art keywords
memory cell
cell array
dummy
semiconductor substrate
conductive lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010194622A
Other languages
English (en)
Inventor
Takeshi Fukano
剛 深野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010194622A priority Critical patent/JP2012054345A/ja
Priority to US13/222,209 priority patent/US20120049148A1/en
Publication of JP2012054345A publication Critical patent/JP2012054345A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】ダミー積層構造に電荷が蓄積されることを防止する。
【解決手段】実施形態に係わる三次元不揮発性半導体メモリは、半導体基板上に積み重ねられる複数のメモリセル及び複数のメモリセルに接続される複数の第1導電層を備えるメモリセルアレイ2と、半導体基板上に積み重ねられる複数の第2導電層を備え、メモリセルアレイ2を取り囲むダミー積層構造13と、メモリセルアレイ2上及びダミー積層構造13上に配置される金属層23Aとを備える。複数の第2導電層は、接地電位に固定される。
【選択図】図9

Description

実施形態は、三次元不揮発性半導体メモリに関する。
抵抗変化メモリ(Resistance change memory)、BiCS(Bit cost scalability)−NANDなどの三次元不揮発性半導体メモリは、大容量化を実現する次世代半導体メモリとして期待されている。ここで、抵抗変化メモリとは、電圧、電流、熱などにより抵抗値が変化する材料にデータを不揮発に記憶させるメモリことであり、相変化メモリや、磁気ランダムアクセスメモリを含む。
このような三次元不揮発性半導体メモリでは、半導体基板上に複数のメモリセルアレイを積み重ねることにより、メモリセルアレイの三次元化を図る。しかし、三次元化されるメモリセルアレイに対する読み出し/書き込み動作を制御する周辺回路は、三次元化することが難しい。
そこで、三次元化されるメモリセルアレイを取り囲むように、それと同じ構造を有するダミー積層構造を半導体基板上に配置する。これにより、三次元化されるメモリセルアレイ上及びダミー積層構造上の平坦化を図り、それらの上に電源線などの導電線をレイアウトすることを可能にする。
ところが、ダミー積層構造は、周辺回路に接続されることはなく、電気的にフローティング状態である。また、三次元不揮発性半導体メモリの製造工程中や、テスト/通常動作中などにおいて、ダミー積層構造に予期しない電荷が蓄積されることがある。特に、三次元化不揮発性半導体メモリでは、平坦化のために、製造工程中に多くのCMP(Chemical mechanical polishing)が使用される。このCMPにおいて、ダミー積層構造内に電荷が蓄積される。
そして、ダミー積層構造に蓄積される電荷は、読み出し/書き込み中にリーク電流や不要なカップリング容量を発生させるため、誤動作による信頼性低下の原因になる。
特開平11−312738号公報 特開2003−51547号公報 特開2007−287768号公報
実施形態は、三次元不揮発性半導体メモリのメモリセルアレイを取り囲むダミー積層構造に電荷が蓄積されることを防止する技術について提案する。
実施形態によれば、三次元不揮発性半導体メモリは、半導体基板と、前記半導体基板上に積み重ねられる複数のメモリセル及び前記複数のメモリセルに接続される複数の第1導電層を備えるメモリセルアレイと、前記半導体基板上に積み重ねられる複数の第2導電層を備え、前記メモリセルアレイを取り囲むダミー積層構造と、前記メモリセルアレイ上及び前記ダミー積層構造上に配置される金属層とを具備し、前記複数の第2導電層は、接地電位に固定される。
三次元不揮発性半導体メモリを示す図。 抵抗変化メモリのメモリセルアレイを示す図。 セルユニットを示す図。 メモリセルアレイと周辺回路を示す図。 メモリセルアレイと周辺回路を示す図。 デバイス構造を示す平面図。 図6のVII-VII線に沿う断面図。 図6のVIII-VIII線に沿う断面図。 メモリセルアレイ及びダミー積層構造の断面図。 メモリセルアレイ及びダミー席層構造の断面図。 ダミー積層構造の平面図。 ダミー積層構造の断面図。 ダミー積層構造の断面図。 ダミー積層構造の断面図。 ダミー積層構造の断面図。 メモリセルアレイ及びダミー積層構造の断面図。 メモリセルアレイ及びダミー席層構造の断面図。 ダミー積層構造の平面図。 ダミー積層構造の断面図。 ダミー積層構造の断面図。 ダミー積層構造の断面図。 コンタクト部のレイアウトを示す平面図。 コンタクト部のレイアウトを示す平面図。 図22及び図23のエリア18を詳細に示す平面図。 図22及び図23のエリア18を詳細に示す平面図。 コンタクト部のレイアウトを示す平面図。 図26のコンタクト部CXを詳細に示す平面図。 図26のコンタクト部CXを詳細に示す平面図。 コンタクト部のレイアウトを示す平面図。 コンタクト部のレイアウトを示す平面図。 コンタクト部のレイアウトを示す平面図。 BiCS−NANDのダミー積層構造を示す図。
図面を参照しながら実施形態を説明する。
以下の実施形態は、三次元不揮発性半導体メモリの代表例として、抵抗変化メモリ及びBiCS−NANDについて説明する。
1. 全体図
図1は、三次元不揮発性半導体メモリの主要部を示している。
三次元不揮発性半導体メモリ(例えば、チップ)1は、半導体基板上に積み重ねられる複数のメモリセルを備えるメモリセルアレイ2を有する。
三次元不揮発性半導体メモリ1が抵抗変化メモリのとき、メモリセルアレイ2は、例えば、クロスポイント型セルアレイ構造を有する。また、三次元不揮発性半導体メモリ1がBiCS−NANDのとき、メモリセルアレイ2は、例えば、複数の導電層を貫通する半導体柱に形成されるNANDセルアレイを有する。
メモリセルアレイ2の第1方向の一端には、第1制御回路3が配置され、第1方向に交差する第2方向の一端には、第2制御回路4が配置される。
第1及び第2制御回路3,4は、例えば、メモリセルアレイ選択信号に基づいて、積み重ねられる複数のメモリセルのうちの1つを選択する。
第1制御回路3は、例えば、ロウアドレス信号に基づいてメモリセルアレイ2のロウを選択する。また、第2制御回路4は、例えば、カラムアドレス信号に基づいてメモリセルアレイ2のカラムを選択する。
第1及び第2制御回路3,4は、メモリセルアレイ2内の複数のメモリセルに対するデータの書き込み/消去/読み出しを制御する。
第1及び第2制御回路3,4は、積み重ねられる複数のメモリセルの1つに対してデータの書き込み/消去/読み出しを行うこともできるし、積み重ねられる複数のメモリセルの2つ以上又は全てに対して同時にデータの書き込み/消去/読み出しを行うこともできる。
ホスト(コントローラ)5は、制御信号及びデータを三次元不揮発性半導体メモリ1に供給する。制御信号は、コマンド・インターフェイス回路6に入力され、データは、データ入出力バッファ7に入力される。
ホスト5は、チップ1内に配置されていても良いし、チップ1とは別のチップ(例えば、マイコン)内に配置されていても良い。
コマンド・インターフェイス回路6は、制御信号に基づいて、ホスト5からのデータがコマンドデータであるか否かを判断し、コマンドデータであれば、それをデータ入出力バッファ7からステートマシーン8に転送する。
ステートマシーン8は、コマンドデータに基づいて、三次元不揮発性半導体メモリ1の動作を管理する。例えば、ステートマシーン8は、ホスト5からのコマンドデータに基づいて、データの書き込み/消去/読み出しを管理する。
ホスト5は、ステートマシーン8が管理するステータス情報を受け取り、三次元不揮発性半導体メモリ1での動作結果を判断することも可能である。
書き込み/消去/読み出し動作において、ホスト5は、アドレス信号を三次元不揮発性半導体メモリ1に供給する。アドレス信号は、例えば、メモリセルアレイ選択信号、ロウアドレス信号及びカラムアドレス信号を含んでいる。
アドレス信号は、アドレスバッファ9を経由して、第1及び第2制御回路3,4に入力される。
パルスジェネレータ10は、ステートマシーン8からの命令に基づき、例えば、書き込み/消去/読み出し動作に必要な電圧パルス又は電流パルスを所定のタイミングで出力する。
2. 抵抗変化メモリ
以下、抵抗変化メモリの例について説明する。
(1) メモリセルアレイ
図2は、抵抗変化メモリのメモリセルアレイを示している。
クロスポイント型メモリセルアレイ2は、半導体基板(例えば、シリコン基板)11上に配置される。なお、クロスポイント型メモリセルアレイ2と半導体基板11の間には、MOSトランジスタなどの素子や絶縁層が挟まれていても良い。
同図では、一例として、クロスポイント型メモリセルアレイ2が、第3方向(半導体基板11の主表面に垂直な方向)に積み重ねられる4つのメモリセルアレイM1,M2,M3,M4から構成される場合を示しているが、積み重ねられるメモリセルアレイの数は、2つ以上であればよい。
メモリセルアレイM1は、第1及び第2方向にアレイ状に配置される複数のセルユニットCU1から構成される。
同様に、メモリセルアレイM2は、アレイ状に配置される複数のセルユニットCU2から構成され、メモリセルアレイM3は、アレイ状に配置される複数のセルユニットCU3から構成され、メモリセルアレイM4は、アレイ状に配置される複数のセルユニットCU4から構成される。
セルユニットCU1,CU2,CU3,CU4は、それぞれ、直列接続されるメモリセル(抵抗変化素子)と整流素子とから構成される。
また、半導体基板11上には、半導体基板11側から順に、導電線L1(j−1),L1(j),L1(j+1)、導電線L2(i−1),L2(i),L2(i+1)、導電線L3(j−1),L3(j),L3(j+1)、導電線L4(i−1),L4(i),L4(i+1)、導電線L5(j−1),L5(j),L5(j+1)が配置される。
半導体基板11側から奇数番目の導電線、即ち、導電線L1(j−1),L1(j),L1(j+1)、導電線L3(j−1),L3(j),L3(j+1)及び導電線L5(j−1),L5(j),L5(j+1)は、第2方向に延びる。
半導体基板11側から偶数番目の導電線、即ち、導電線L2(i−1),L2(i),L2(i+1)及び導電線L4(i−1),L4(i),L4(i+1)は、第1方向に延びる。
これら導電線は、ワード線又はビット線として機能する。
最も下の第1番目のメモリセルアレイM1は、第1番目の導電線L1(j−1),L1(j),L1(j+1)と第2番目の導電線L2(i−1),L2(i),L2(i+1)との間に配置される。メモリセルアレイM1に対する書き込み/消去/読み出し動作では、導電線L1(j−1),L1(j),L1(j+1)及び導電線L2(i−1),L2(i),L2(i+1)の一方をワード線とし、他方をビット線として機能させる。
メモリセルアレイM2は、第2番目の導電線L2(i−1),L2(i),L2(i+1)と第3番目の導電線L3(j−1),L3(j),L3(j+1)との間に配置される。メモリセルアレイM2に対する書き込み/消去/読み出し動作では、導電線L2(i−1),L2(i),L2(i+1)及び導電線L3(j−1),L3(j),L3(j+1)の一方をワード線とし、他方をビット線として機能させる。
メモリセルアレイM3は、第3番目の導電線L3(j−1),L3(j),L3(j+1)と第四番目の導電線L4(i−1),L4(i),L4(i+1)との間に配置される。メモリセルアレイM3に対する書き込み/消去/読み出し動作では、導電線L3(j−1),L3(j),L3(j+1)及び導電線L4(i−1),L4(i),L4(i+1)の一方をワード線とし、他方をビット線として機能させる。
メモリセルアレイM4は、第四番目の導電線L4(i−1),L4(i),L4(i+1)と第五番目の導電線L5(j−1),L5(j),L5(j+1)との間に配置される。メモリセルアレイM4に対する書き込み/消去/読み出し動作では、導電線L4(i−1),L4(i),L4(i+1)及び導電線L5(j−1),L5(j),L5(j+1)の一方をワード線とし、他方をビット線として機能させる。
(2) セルユニット
図3は、二つのメモリセルアレイ内のセルユニットを示している。
ここでは、例えば、図2における二つのメモリセルアレイM1、M2内のセルユニットCU1,CU2を示している。この場合、図2における二つのメモリセルアレイM3,M4内のセルユニットの構成は、図2における二つのメモリセルアレイM1、M2内のセルユニットの構成と同じになる。
セルユニットCU1,CU2は、それぞれ、直列接続されるメモリセル(抵抗変化素子)と整流素子とから構成される。
メモリセルと整流素子の接続関係については、様々なパターンが存在する。
但し、一つのメモリセルアレイ内の全てのセルユニットについては、メモリセルと整流素子の接続関係が同じであることが必要である。
(3) 動作
上述の抵抗変化メモリの動作について図3を参照しながら説明する。
メモリセルアレイM1は、図2のメモリセルアレイM1に相当し、メモリセルアレイM2は、図2のメモリセルアレイM2に相当する。
ここで、抵抗変化メモリにおいては、例えば、書き込みをセット、消去をリセットと称する。セット状態の抵抗値は、リセット状態の抵抗値と異なっていればよく、それより高いか又は低いかは重要ではない。
また、セット動作において、複数の抵抗値のうちの1つを選択的に書き込めるようにすれば、1つのメモリセルが多値データ(multi-level data)を記憶する多値抵抗変化メモリを実現することもできる。
A. セット動作
まず、メモリセルアレイM1内の選択セルユニットCU1-sel及びメモリセルアレイM2内の選択セルユニットCU2-selに対して書き込み(セット)動作を行う場合について説明する。
選択セルユニットCU1-sel,CU2-selの初期状態は、消去(リセット)状態である。また、リセット状態を高抵抗状態(100kΩ〜1MΩ)とし、セット状態を低抵抗状態(1KΩ〜10kΩ)とする。
選択される導電線L2(i)を高電位側の電源電位Vddに接続し、選択される導電線L1(j),L3(j)を低電位側の接地電位Vssに接続する。
また、半導体基板側から1番目の導電線のうち、選択される導電線L1(j)以外の残りの非選択の導電線L1(j−1),L1(j+1)を電源電位Vddに接続する。
半導体基板側から2番目の導電線のうち、選択される導電線L2(i)以外の残りの非選択の導電線L2(i+1)を接地電位Vssに接続する。
さらに、半導体基板側から3番目の非選択の導電線のうち、選択される導電線L3(j)以外の残りの非選択の導電線L3(j−1),L3(j+1)を電源電位Vddに接続する。
この時、選択セルユニットCU1-sel,CU2-sel内の整流素子(ダイオード)には、順バイアスが印加されるため、定電流源からのセット電流I-setが選択セルユニットCU1-sel,CU2-selに流れ、選択セルユニットCU1-sel,CU2-sel内のメモリセルの抵抗値が高抵抗状態から低抵抗状態に変化する。
ここで、セット動作時において、選択セルユニットCU1-sel,CU2-sel内のメモリセルには、1〜2Vの電圧を印加し、そのメモリセル(高抵抗状態)に流すセット電流I-setの電流密度としては、1×105〜1×107A/cm2の範囲内の値にする。
一方、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、非選択の導電線L1(j−1),L1(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、非選択の導電線L3(j−1),L3(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)にも、逆バイアスが印加される。
また、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、選択される導電線L2(i)と非選択の導電線L1(j−1),L1(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)、及び、非選択の導電線L2(i+1)と選択される導電線L1(j)との間に接続されるセルユニット内の整流素子(ダイオード)には、それぞれ、バイアスが印加されない。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、選択される導電線L2(i)と非選択の導電線L3(j−1),L3(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)、及び、非選択の導電線L2(i+1)と選択される導電線L3(j)との間に接続されるセルユニット内の整流素子(ダイオード)には、それぞれ、バイアスが印加されない。
従って、非選択セルユニットCU1-unsel,CU2-unsel内のメモリセルに対して、セット動作が行われることはない。
B. リセット動作
次に、メモリセルアレイM1内の選択セルユニットCU1-sel及びメモリセルアレイM2内の選択セルユニットCU2-selに対して消去(リセット)動作を行う場合について説明する。
選択される導電線L2(i)を高電位側の電源電位Vddに接続し、選択される導電線L1(j),L3(j)を低電位側の接地電位Vssに接続する。
また、半導体基板側から1番目の導電線のうち、選択される導電線L1(j)以外の残りの非選択の導電線L1(j−1),L1(j+1)を電源電位Vddに接続する。
半導体基板側から2番目の導電線のうち、選択される導電線L2(i)以外の残りの非選択の導電線L2(i+1)を接地電位Vssに接続する。
さらに、半導体基板側から3番目の非選択の導電線のうち、選択される導電線L3(j)以外の残りの非選択の導電線L3(j−1),L3(j+1)を電源電位Vddに接続する。
この時、選択セルユニットCU1-sel,CU2-sel内の整流素子(ダイオード)には、順バイアスが印加されるため、定電流源からのリセット電流I-resetが選択セルユニットCU1-sel,CU2-selに流れ、選択セルユニットCU1-sel,CU2-sel内のメモリセルの抵抗値が低抵抗状態から高低抵抗状態に変化する。
ここで、リセット動作時において、選択セルユニットCU1-sel,CU2-sel内のメモリセルには、1〜3Vの電圧を印加し、そのメモリセル(低抵抗状態)に流すリセット電流I-resetの電流密度としては、1×103〜1×106A/cm2の範囲内の値にする。
一方、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、非選択の導電線L1(j−1),L1(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、非選択の導電線L3(j−1),L3(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)にも、逆バイアスが印加される。
また、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、選択される導電線L2(i)と非選択の導電線L1(j−1),L1(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)、及び、非選択の導電線L2(i+1)と選択される導電線L1(j)との間に接続されるセルユニット内の整流素子(ダイオード)には、それぞれ、バイアスが印加されない。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、選択される導電線L2(i)と非選択の導電線L3(j−1),L3(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)、及び、非選択の導電線L2(i+1)と選択される導電線L3(j)との間に接続されるセルユニット内の整流素子(ダイオード)には、それぞれ、バイアスが印加されない。
従って、非選択セルユニットCU1-unsel,CU2-unsel内のメモリセルに対して、リセット動作が行われることはない。
尚、セット電流I-setとリセット電流I-resetとは互いに異なる。また、それらを生成するために選択セルユニットCU1-sel,CU2-sel内のメモリセルに印加する電圧値は、メモリセルを構成する材料に依存する。
C. 読み出し動作
次に、メモリセルアレイM1内の選択セルユニットCU1-sel及びメモリセルアレイM2内の選択セルユニットCU2-selに対して読み出し動作を行う場合について説明する。
選択される導電線L2(i)を高電位側の電源電位Vddに接続し、選択される導電線L1(j),L3(j)を低電位側の接地電位Vssに接続する。
また、半導体基板側から1番目の導電線のうち、選択される導電線L1(j)以外の残りの非選択の導電線L1(j−1),L1(j+1)を電源電位Vddに接続する。
半導体基板側から2番目の導電線のうち、選択される導電線L2(i)以外の残りの非選択の導電線L2(i+1)を接地電位Vssに接続する。
さらに、半導体基板側から3番目の非選択の導電線のうち、選択される導電線L3(j)以外の残りの非選択の導電線L3(j−1),L3(j+1)を電源電位Vddに接続する。
この時、選択セルユニットCU1-sel,CU2-sel内の整流素子(ダイオード)には、順バイアスが印加されるため、定電流源からの読み出し電流I-readが選択セルユニットCU1-sel,CU2-sel内のメモリセル(高抵抗状態又は低抵抗状態)に流れる。
従って、例えば、メモリセルに読み出し電流I-readが流れているときのセンスノードの電位変化を検出することにより、そのメモリセルのデータ(抵抗値)を読み出すことができる。
ここで、読み出し電流I-readの値は、読み出し時にメモリセルの抵抗値が変化しないように、セット電流I-setの値及びリセット電流I-resetの値よりも十分に小さいことが必要である。
読み出し時にも、セット/リセット時と同様に、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、非選択の導電線L1(j−1),L1(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、非選択の導電線L3(j−1),L3(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)にも、逆バイアスが印加される。
また、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、選択される導電線L2(i)と非選択の導電線L1(j−1),L1(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)、及び、非選択の導電線L2(i+1)と選択される導電線L1(j)との間に接続されるセルユニット内の整流素子(ダイオード)には、それぞれ、バイアスが印加されない。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、選択される導電線L2(i)と非選択の導電線L3(j−1),L3(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)、及び、非選択の導電線L2(i+1)と選択される導電線L3(j)との間に接続されるセルユニット内の整流素子(ダイオード)には、それぞれ、バイアスが印加されない。
従って、非選択セルユニットCU1-unsel,CU2-unsel内のメモリセルに対して、読み出し動作が行われることはない。
(4) その他
メモリセルの抵抗値を変化させる方法として、メモリセルに印加される電圧の極性を変えることにより、メモリセルの抵抗値を少なくとも第1値と第2値との間で可逆変化させる方法と、メモリセルに印加される電圧の極性を変えずに、電圧の大きさと印加時間とを制御することにより、メモリセルの抵抗値を少なくとも第1値と第2値との間で可逆変化させる方法とがある。
前者は、バイポーラ動作と呼ばれ、後者は、ユニポーラ動作と呼ばれる。実施形態に係わる抵抗変化メモリは、バイポーラ動作及びユニポーラ動作の双方に適用可能である。
3. メモリセルアレイと周辺回路
(1) レイアウト
図4は、メモリセルアレイと周辺回路の第1例を示している。
半導体基板11上には、n(nは、2以上の自然数)個のメモリセルアレイ2が積み重ねられる。但し、本例では、説明を分かり易くするために、nが4以上の偶数の場合の例について説明する。
奇数番目の導電線L1(j),…L(n−1)(j),L(n+1)(j)は、第2方向に延び、その一端は、フックアップエリア14を介して、第1制御回路3内のドライバ(FET)Dr1(j)に接続される。ドライバ(FET)Dr1(j)は、半導体基板11上の限られた領域内に二次元的に形成される。
偶数番目の導電線L2(i),…Ln(i)は、第1方向に延び、その一端は、フックアップエリア15を介して、第2制御回路4内のドライバ(FET)Dr2(i)に接続される。ドライバ(FET)Dr2(i)も、半導体基板11上の限られた領域内に二次元的に形成される。
ステートマシーン8は、コマンドデータに基づいて、第1及び第2制御回路3,4の動作を管理する。
図5は、メモリセルアレイと周辺回路の第2例を示している。
第2例は、第1例と比べると、偶数番目の導電線L2(i),…Ln(i)について、共通に1つのドライバ(FET)Dr2(i)を設けた点に特徴を有する。
即ち、偶数番目の導電線L2(i),…Ln(i)は、第1方向に延び、その一端は、第2制御回路4内のドライバ(FET)Dr2(i)に共通に接続される。ドライバ(FET)Dr2(i)は、半導体基板11上の限られた領域内に二次元的に形成される。
その他の構成については、第1例と同じであるため、図4と同じ符号を付すことにより詳細な説明を省略する。
(2) デバイス構造
図6乃至図8は、デバイス構造の例を示している。図6は、平面図、図7は、図6のVII-VII線に沿う断面図、図8は、図6のVIII-VIII線に沿う断面図である。
半導体基板11上には、ドライバ(FET)Dr1,Dr2が配置される。また、半導体基板11の上部には、メモリセルアレイ2及びダミー積層構造13が配置される。
ダミー積層構造13は、メモリセルアレイ2を取り囲む。ダミー積層構造13は、メモリセルアレイ2と同じ構造を有し、メモリセルアレイ2上及びダミー積層構造13上の絶縁層の上面を平坦化するために設けられる。
半導体基板11側から奇数番目の導電線L1,L3,L5,…について説明する。
半導体基板11側から5番目の導電線L5は、メモリセルアレイM4の上側導電線となり、第2方向に延びる。導電線L5の一端は、フックアップエリア14内のビアZIA5に接続される。ビアZIA5は、導電線22Aと導電線L5とを接続する。導電線22Aは、導電線21Aを介してドライバDr1の一端に接続される。ドライバDr1の他端は、導電線21B,22Bを介して、導電線23Aに接続される。
半導体基板11側から3番目の導電線L3は、メモリセルアレイM2の上側導電線及びメモリセルアレイM3の下側導電線となり、第2方向に延びる。導電線L3の一端は、ビアZIA3に接続される。半導体基板11側から1番目の導電線L1は、メモリセルアレイM1の下側導電線となり、第2方向に延びる。導電線L1の一端は、ビアZIA1に接続される。
半導体基板11側から偶数番目の導電線L2,L4,…について説明する。
半導体基板11側から4番目の導電線L4は、メモリセルアレイM3の上側導電線となり、メモリセルアレイM4の下側導電線となり、第1方向に延びる。導電線L4の一端は、フックアップエリア15内のビアZIA4に接続される。ビアZIA4は、導電線22Cと導電線L4とを接続する。導電線22Cは、導電線21Cを介してドライバDr2の一端に接続される。ドライバDr2の他端は、導電線21D,22Dを介して、導電線23Bに接続される。
半導体基板11側から2番目の導電線L2は、メモリセルアレイM1の上側導電線及びメモリセルアレイM2の下側導電線となり、第1方向に延びる。導電線L2の一端は、ビアZIA2に接続される。
導電線21A〜21D,22A〜22Dは、アルミニウム、銅などの金属材料から構成するのが一般的であるが、高温プロセスに耐えるために、タングステンなどの高融点金属から構成するのが望ましい。
同様に、メモリセルアレイM1,M2,M3,M4,…内の導電線L1,L2,L3,L4,L5,…及びビアZIA1,ZIA2,ZIA3,ZIA4,ZIA5,…についても、タングステンなどの高融点金属から構成するのが望ましい。
メモリセルアレイ2上及びダミー積層構造13上の導電線23A,23Bについては、アルミニウム、銅などの金属材料でもよく、タングステンなどの高融点金属でもよい。
4. メモリセルアレイとダミー積層構造
(1) 第1実施例
図9及び図10は、メモリセルアレイとダミー積層構造を示している。図9は、第2方向の断面図、図10は、第1方向の断面図である。
これら図において、図6乃至図8と同じ要素には同じ符号を付してある。
メモリセルアレイ2は、半導体基板上に積み重ねられる複数のメモリセルMC及び複数のメモリセルMCに接続される複数の導電線(複数の第1導電層)L1,L2,L3,L4,L5,…を備える。
ダミー積層構造13は、半導体基板上に積み重ねられる複数のダミーセルDC及び複数のダミーセルDCに接続される複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…を備える。
ダミー積層構造13は、例えば、メモリセルアレイ2と同じ構造を有する。即ち、メモリセルアレイ2内の複数の導電線(複数の第1導電層)L1,L2,L3,L4,L5,…及びダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、同一材料から形成される。また、複数のメモリセルMC及び複数のダミーセルDCは、同じ材料(例えば、ReRAMの場合、金属酸化物)から形成される。
ダミー積層構造13は、メモリセルアレイ2を取り囲む。
そして、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、接地電位に固定される。
ビアZIA1,ZIA2,ZIA3,ZIA4,ZIA5,…は、メモリセルアレイ2内の導電線(複数の第1導電線)L1,L2,L3,L4,L5,…と導電線22A,22Cとを接続する。
これらビアZIA1,ZIA2,ZIA3,ZIA4,ZIA5,…の底面の位置(基準点)は、全て同じである。また、ビアZIA1,ZIA2,ZIA3,ZIA4,ZIA5,…の第3方向の長さは、導電線L1に接続されるビアZIA1から最上導電線に接続されるビアに向かって次第に長くなる。
また、奇数番目の導電線L1,L3,L5,…が延びる方向と偶数番目の導電線L2,L4,…が延びる方向とが異なる。即ち、奇数番目の導電線L1,L3,L5,…を駆動するドライバは、例えば、メモリセルアレイ2の第2方向の一端にまとめて配置され、偶数番目の導電線L2,L4,…を駆動するドライバは、例えば、メモリセルアレイ2の第1方向の一端にまとめて配置される。
以上の構成によれば、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、接地電位に固定される。このため、ダミー積層構造13内に電荷が蓄積されることを防止できる。
従って、書き込み/消去/読み出し動作中に、ダミー積層構造13からのリーク電流や、ダミー積層構造13による不要なカップリング容量などが発生することはなく、高信頼性の三次元不揮発性半導体メモリを実現できる。
次に、ダミー積層構造を接地電位に固定するデバイス構造の例を説明する。
図11は、ダミー積層構造の平面図を示している。また、図12乃至図15は、それぞれ、ダミー積層構造の断面図を示している。
図12の例では、接地電位が印加される半導体基板(ウェル領域を含む)11内に、半導体基板11に対するコンタクトのための高濃度拡散層17が配置される。また、ダミー積層構造13は、その最下層に、複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…に接地電位を印加するためのコンタクト部CXを有する。コンタクト部CXは、コンタクトプラグCPを介して高濃度拡散層17に接続される。
この例では、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、半導体基板11内の高濃度拡散層17から接地電位にバイアスされるため、これらに電荷が蓄積されることを防止できる。
図13の例では、ダミー積層構造13は、その最上層に、複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…に接地電位を印加するためのコンタクト部CXを有する。コンタクト部CXは、コンタクトプラグCPを介して、接地電位が印加される導電線(金属層)23Cに接続される。
この例では、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、導電線23Cから接地電位にバイアスされるため、これらに電荷が蓄積されることを防止できる。
図14の例では、接地電位が印加される半導体基板(ウェル領域を含む)11内に、半導体基板11に対するコンタクトのための高濃度拡散層17が配置される。また、ダミー積層構造13は、その最上層に、複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…に接地電位を印加するためのコンタクト部CXを有する。
コンタクト部CXは、コンタクトプラグCPを介して、接地電位が印加される導電線(金属層)23Cに接続される。また、導電線23Cは、コンタクトプラグ16を介して、半導体基板11内の高濃度拡散層17に接続される。
この例では、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、高濃度拡散層17及び導電線23Cから接地電位にバイアスされるため、これらに電荷が蓄積されることを防止できる。
図15の例では、接地電位が印加される半導体基板(ウェル領域を含む)11内に、半導体基板11に対するコンタクトのための高濃度拡散層17が配置される。また、ダミー積層構造13は、その最下層及び最上層に、それぞれ、複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…に接地電位を印加するためのコンタクト部CXを有する。
最下層のコンタクト部CXは、コンタクトプラグCPを介して高濃度拡散層17に接続される。最上層のコンタクト部CXは、コンタクトプラグCPを介して導電線(金属層)23Cに接続される。
この例でも、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、高濃度拡散層17及び導電線23Cから接地電位にバイアスされるため、これらに電荷が蓄積されることを防止できる。
以上の複数の例において、半導体基板11及び高濃度拡散層17は、共にP型であるが、半導体基板11をN型とし、高濃度拡散層17をP型としてもよい。
(2) 第2実施例
図16及び図17は、メモリセルアレイとダミー積層構造を示している。図16は、第2方向の断面図、図17は、第1方向の断面図である。
これら図において、図6乃至図8と同じ要素には同じ符号を付してある。
第2実施例は、第1実施例と比べると、ダミー積層構造13内の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…がスイッチ素子SWを経由して接地電位Vssに接続される点にある。スイッチ素子SWは、制御信号CNTに基づいて、予め定められた一定期間オンに制御される。
この他の点については、第1実施例と同じであるため、ここでの詳細な説明は省略する。
以上の構成によれば、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、接地電位に固定される。このため、ダミー積層構造13内に電荷が蓄積されることを防止できる。
また、ダミー積層構造13は、非常に大きな抵抗値を有する抵抗体と等価であり、これに、接地電位が印加される半導体基板又は金属層が常に接続された状態にすると、半導体基板又は金属層の電位が浮く(接地電位よりも高い電位になる)ことがある。
スイッチ素子SWによりダミー積層構造13を接地電位にバイアスする期間を限定すれば、このような悪影響を防止できる。例えば、電源投入後の一定期間、スイッチ素子SWをオンにし、ダミー積層構造13を接地電位にバイアスし、通常動作時にはスイッチ素子SWをオフにすることも可能である。
従って、書き込み/消去/読み出し動作中に、ダミー積層構造13からのリーク電流や、ダミー積層構造13による不要なカップリング容量などが発生することはなく、高信頼性の三次元不揮発性半導体メモリを実現できる。
次に、ダミー積層構造を接地電位に固定するデバイス構造の例を説明する。
図18は、ダミー積層構造の平面図を示している。また、図19乃至図21は、それぞれ、ダミー積層構造の断面図を示している。
図19の例では、接地電位が印加される半導体基板(ウェル領域を含む)11内に、半導体基板11に対するコンタクトのための高濃度拡散層17が配置される。また、ダミー積層構造13は、その最下層に、複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…に接地電位を印加するためのコンタクト部CXを有する。
コンタクト部CXは、コンタクトプラグCP及びスイッチ素子SWを介して高濃度拡散層17に接続される。
この例では、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、半導体基板11内の高濃度拡散層17から接地電位にバイアスされるため、これらに電荷が蓄積されることを防止できる。
また、スイッチ素子SWのオン/オフは、制御信号CNTにより制御される。スイッチ素子SWを常にオンにすると、ダミー積層構造13からの放電パスAに加えて、隣接配線からのリークパスBが発生する可能性がある。そのため、スイッチ素子SWは、常にオンにせず、予め定められた一定期間のみオンにする。
図20の例では、接地電位が印加される半導体基板(ウェル領域を含む)11内に、半導体基板11に対するコンタクトのための高濃度拡散層17が配置される。また、ダミー積層構造13は、その最上層に、複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…に接地電位を印加するためのコンタクト部CXを有する。
コンタクト部CXは、コンタクトプラグCPを介して、接地電位が印加される導電線(金属層)23Cに接続される。また、導電線23Cは、コンタクトプラグ16及びスイッチ素子SWを介して、半導体基板11内の高濃度拡散層17に接続される。
この例では、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、高濃度拡散層17及び導電線23Cから接地電位にバイアスされるため、これらに電荷が蓄積されることを防止できる。
また、スイッチ素子SWのオン期間を予め定められた一定期間にすることで、隣接配線からのリークパスBを遮断することができる。
図21の例では、接地電位が印加される半導体基板(ウェル領域を含む)11内に、半導体基板11に対するコンタクトのための高濃度拡散層17が配置される。また、ダミー積層構造13は、その最下層及び最上層に、それぞれ、複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…に接地電位を印加するためのコンタクト部CXを有する。
最下層のコンタクト部CXは、コンタクトプラグCP及びスイッチ素子SWを介して高濃度拡散層17に接続される。最上層のコンタクト部CXは、コンタクトプラグCPを介して導電線(金属層)23Cに接続される。また、導電線23Cは、コンタクトプラグ16及びスイッチ素子SWを介して高濃度拡散層17に接続される。
この例でも、ダミー積層構造13内の複数の導電線(複数の第2導電層)DL1,DL2,DL3,DL4,DL5,…は、高濃度拡散層17及び導電線23Cから接地電位にバイアスされるため、これらに電荷が蓄積されることを防止できる。
また、スイッチ素子SWのオン期間を予め定められた一定期間にすることで、隣接配線からのリークパスBを遮断することができる。
以上の複数の例において、半導体基板11及び高濃度拡散層17は、共にP型であるが、半導体基板11をN型とし、高濃度拡散層17をP型としてもよい。
(3) その他
上述の第1及び第2実施例において、接地線としての導電線(金属層)23Cにダミー積層構造のコンタクト部を接続する場合、導電線23Cは、大電流(数mA)を必要とする周辺回路の接地線として用いないことが望ましい。なぜなら、その周辺回路に大電流が流れるとき、導電線23Cを経由して、ダミー積層構造内に電荷が逃げ込むことがあるためである。
また、その導電線23Cをダミー積層構造の電荷を放出するためのみに使用する専用線とすれば更に望ましい。
5. ダミー積層構造のコンタクト部のレイアウト
ダミー積層構造内の複数の導電線に接地電位を印加するためのコンタクト部のレイアウトの実施例について説明する。
(1) レイアウトの第1例
図22乃至図25は、コンタクト部のレイアウトの第1例を示している。
第1例では、図22及び図23に示すように、メモリセルアレイ2及びダミー積層構造13(13−1,…13−4)は、半導体基板11上に配置され、ダミー積層構造13(13−1,…13−4)は、メモリセルアレイ2を取り囲んでいる。
図22の例では、ダミー積層構造13は、1つのリングパターンを有し、図23の例では、ダミー積層構造13−1,…13−4は、互いに分離される4つの部分を備える。そして、ダミー積層構造13(13−1,…13−4)のコンタクト部は、均等にレイアウトされる。
図24及び図25は、図22及び図23のエリア18を詳細に示している。図24は、ダミー積層構造内の複数の導電線を示し、図25は、ダミー積層構造の直下の半導体基板内に形成される高濃度拡散層17を示している。
コンタクトプラグ16は、例えば、半導体基板(ウェル領域を含む)に接地電位を印加するために用いられる。ダミー積層構造のコンタクト部CXは、コンタクトプラグ19を介して、高濃度拡散層17に接続される。
ここで、エリア18は、例えば、半導体基板内において制御回路が形成されるエリアである。三次元不揮発性半導体メモリでは、制御回路は、半導体基板内に分散して配置されるため、制御回路が形成されるエリアの一部を、ダミー積層構造に接地電位を印加するための高濃度拡散層17を配置するために使用するのが望ましい。
この場合、トランジスタ(FET)Trは、制御回路の一部を構成する。
(2) レイアウトの第2例
図26乃至図28は、コンタクト部のレイアウトの第2例を示している。
第2例では、図26に示すように、ダミー積層構造13のコンタクト部CXは、メモリセルアレイ2のコーナー部に配置される。
フックアップエリア(ドライバ)14,15は、メモリセルアレイ2の第1及び第2方向の端部に配置されるため、メモリセルアレイ2のコーナー部には比較的余ったスペースができ易い。このスペースにコンタクト部CXを設け、コンタクト部CXを、例えば、半導体基板内の高濃度拡散層に接続すれば、チップ面積の増大を抑制しつつ、ダミー積層構造13を接地電位にバイアスすることができる。
この様子を具体的に示すのが図27及び図28である。
フックアップエリア14,15内のTrは、ドライバ(例えば、FET)を表している。ダミー積層構造13のコンタクト部CXは、コンタクトプラグ19を介して、高濃度拡散層17に接続される。
ここで、図29に示すように、例えば、半導体基板(チップ)11上には、複数のセルマクロ31が配置される。1つのセルマクロは、図30に示すように、メモリセルアレイ2とフックアップエリア(ドライバ)14,15とを備える。本例では、メモリセルアレイ2の第1方向の両端にフックアップエリア14が設けられ、メモリセルアレイ2の第2方向の両端にフックアップエリア15が設けられる。
この場合、図29及び図30に示すように、セルマクロ31を取り囲むエリアにダミー積層構造13のコンタクト部CXを配置することも可能である。
(3) レイアウトの第3例
図29は、コンタクト部のレイアウトの第3例を示している。
第3例では、ダミー積層構造13のコンタクト部CXは、半導体基板(チップ)11の縁に沿ったエリアに配置される。
一般的に、チップの縁にはパッドが設けられ、そのパッドからダミー積層構造13に余分な電荷が進入し易い。また、コンタクト部CXがチップの縁にあれば、コンタクト部CXを接地線に接続し易くもなる。さらに、チップの縁には、比較的余ったスペースができ易いため、チップ面積の増大を抑制しつつ、ダミー積層構造13を接地電位にバイアスすることが可能になる。
6. BiCS−NAND
上述の実施形態では、主に、抵抗変化メモリについて説明したが、ダミー積層構造を接地電位にバイアスする技術は、BiCS−NANDにも適用可能である。
図32は、BiCS−NANDの主要部を示している。
メモリセルアレイ2は、半導体基板11上に積み重ねられる複数のメモリセルMC及び複数のメモリセルMCに接続される複数の第1導電層CG1,CG2,…CGnを備える。複数のメモリセルMCは、NAND列を構成する。
本例では、NAND列が、最下層のバックゲートBGにより折り返される構造を有するが、NAND列の構造は、これに限られることはない。例えば、複数の第1導電層CG1,CG2,…CGnを貫通する柱状アクティブエリアAAの下端がオープンであっても構わない。
複数のメモリセルMCは、電荷蓄積層及びコントロールゲート電極を有し、複数の第1導電層CG1,CG2,…CGnは、コントロールゲート電極として機能する。NAND列の一端は、ソース線SLに接続され、他端は、ビット線BLに接続される。
ダミー積層構造13は、メモリセルアレイ2と異なる構造を有するが、メモリセルアレイ2と同様に、半導体基板11上に積み重ねられる複数の第2導電層DCG1,DCG2,…DCGnを備える。
また、ダミー積層構造13は、メモリセルアレイ2を取り囲む。ダミー積層構造13は、メモリセルアレイ2上及びダミー積層構造13上の絶縁層の上面を平坦化するために設けられる。メモリセルアレイ2上及びダミー積層構造13上の絶縁層上には、例えば、第1金属層23C、第2金属層32及び第3金属層33が配置される。
そして、ダミー積層構造13内の複数の第2導電層DCG1,DCG2,…DCGnは、接地電位に固定される。
本例では、ダミー積層構造13は、第2導電層DCG1,DCG2,…DCGnに接地電位を印加するためのコンタクト部CXを有し、コンタクト部CXは、コンタクトプラグ16,19及び第1金属層23Cを介して、半導体基板11内の高濃度拡散層17に電気的に接続される。
また、ダミー積層構造13に接地電位をバイアスする方法は、これに限られず、抵抗変化メモリで説明した方法をそのまま応用できる。例えば、図32において、コンタクトプラグ16と高濃度拡散層17との間にスイッチ素子を接続してもよい。また、第1金属層23Cを、第2導電層DCG1,DCG2,…DCGnに接地電位を印加するための専用接地線として使用してもよい。
尚、図32の例においては、半導体基板11及び高濃度拡散層17は、共にP型であるが、半導体基板11をN型とし、高濃度拡散層17をP型としてもよい。
7. むすび
実施形態によれば、三次元不揮発性半導体メモリのメモリセルアレイを取り囲むダミー積層構造に電荷が蓄積されることを防止することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載される発明とその均等の範囲に含まれる。
1: 三次元不揮発性半導体メモリ、 2: メモリセルアレイ、 3: 第1制御回路、 4: 第2制御回路、 5: ホスト、 6: コマンド・インターフェイス回路、 7: データ入出力バッファ、 8: ステートマシーン、 9: アドレスバッファ、 10: パルスジェネレータ、 11: 半導体基板、 13: ダミー積層構造、 14,15: フックアップエリア、 16,19: コンタクトプラグ、 17: 高濃度拡散層、 21A〜21D,22A〜22D,23A〜23C: 導電線、 L1,L2,L3,…: メモリセルアレイ内の導電線(ワード線/ビット線)、 DL1,DL2,DL3,…: ダミーセルアレイ内の導電線、 ZIA1,ZIA2,ZIA3,…: ビア、 M1,M2,M3,…: 積み重ねられたメモリセルアレイ、 MC: メモリセル、 DC: ダミーセル、 CX: コンタクト部。

Claims (5)

  1. 半導体基板と、前記半導体基板上に積み重ねられる複数のメモリセル及び前記複数のメモリセルに接続される複数の第1導電層を備えるメモリセルアレイと、前記半導体基板上に積み重ねられる複数の第2導電層を備え、前記メモリセルアレイを取り囲むダミー積層構造と、前記メモリセルアレイ上及び前記ダミー積層構造上に配置される金属層とを具備し、前記複数の第2導電層は、接地電位に固定されることを特徴とする三次元不揮発性半導体メモリ。
  2. 前記ダミー積層構造は、前記複数の第2導電層に前記接地電位を印加するための複数のコンタクト部を有し、前記複数のコンタクト部の各々は、前記半導体基板及び前記金属層の少なくとも1つに接続されることを特徴とする請求項1に記載の三次元不揮発性半導体メモリ。
  3. 前記ダミー積層構造は、前記複数の第2導電層に前記接地電位を印加するための複数のコンタクト部を有し、前記複数のコンタクト部の各々は、スイッチ素子を経由して前記半導体基板に接続され、前記スイッチ素子は、予め定められた一定期間オンに制御されることを特徴とする請求項1に記載の三次元不揮発性半導体メモリ。
  4. 前記複数のコンタクト部は、前記ダミー積層構造内に均等に配置されることを特徴とする請求項2又は3に記載の三次元不揮発性半導体メモリ。
  5. 前記複数のコンタクト部は、セルマクロを取り囲むエリア及びチップの縁に沿ったエリアの少なくとも1つに配置されることを特徴とする請求項2又は3に記載の三次元不揮発性半導体メモリ。
JP2010194622A 2010-08-31 2010-08-31 三次元不揮発性半導体メモリ Withdrawn JP2012054345A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010194622A JP2012054345A (ja) 2010-08-31 2010-08-31 三次元不揮発性半導体メモリ
US13/222,209 US20120049148A1 (en) 2010-08-31 2011-08-31 Three-dimensional nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010194622A JP2012054345A (ja) 2010-08-31 2010-08-31 三次元不揮発性半導体メモリ

Publications (1)

Publication Number Publication Date
JP2012054345A true JP2012054345A (ja) 2012-03-15

Family

ID=45695913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010194622A Withdrawn JP2012054345A (ja) 2010-08-31 2010-08-31 三次元不揮発性半導体メモリ

Country Status (2)

Country Link
US (1) US20120049148A1 (ja)
JP (1) JP2012054345A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197500A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体記憶装置
WO2017122302A1 (ja) * 2016-01-13 2017-07-20 東芝メモリ株式会社 半導体記憶装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541832B2 (en) * 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
KR101624975B1 (ko) 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR101623547B1 (ko) * 2009-12-15 2016-05-23 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101825539B1 (ko) 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
CN107534043B (zh) * 2015-05-13 2020-10-27 松下半导体解决方案株式会社 半导体存储装置
US9679945B2 (en) * 2015-09-04 2017-06-13 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9768182B2 (en) 2015-10-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
JP2019054102A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 記憶装置およびその製造方法
JP2020047757A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 半導体記憶装置
US10734447B2 (en) * 2018-10-22 2020-08-04 International Business Machines Corporation Field-effect transistor unit cells for neural networks with differential weights
US11482492B2 (en) * 2020-07-10 2022-10-25 Micron Technology, Inc. Assemblies having conductive interconnects which are laterally and vertically offset relative to one another

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415745B2 (ja) * 2004-04-22 2010-02-17 ソニー株式会社 固体メモリ装置
KR101502585B1 (ko) * 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197500A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体記憶装置
WO2017122302A1 (ja) * 2016-01-13 2017-07-20 東芝メモリ株式会社 半導体記憶装置
JPWO2017122302A1 (ja) * 2016-01-13 2018-07-12 東芝メモリ株式会社 半導体記憶装置
US10431273B2 (en) 2016-01-13 2019-10-01 Toshiba Memory Corporation Semiconductor memory device
US10957368B2 (en) 2016-01-13 2021-03-23 Toshiba Memory Corporation Semiconductor memory device
US11443787B2 (en) 2016-01-13 2022-09-13 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US20120049148A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP2012054345A (ja) 三次元不揮発性半導体メモリ
JP5566776B2 (ja) 抵抗変化メモリ
JP6430576B2 (ja) 抵抗変化型ランダムアクセスメモリ
JP5300796B2 (ja) 抵抗変化型メモリ
US8659932B2 (en) Single device driver circuit to control three-dimensional memory element array
US8508975B2 (en) Resistive storage-based semiconductor memory device
KR101717798B1 (ko) 수직의 비트 라인들 및 이중 전역 비트 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
JP5588816B2 (ja) 半導体記憶装置
JP5606479B2 (ja) 半導体記憶装置
KR102610557B1 (ko) 페리-언더-셀 구조의 메모리 장치
US20160064452A1 (en) Memory device
JP6810725B2 (ja) 抵抗変化型ランダムアクセスメモリ
JP2016167332A (ja) 記憶装置
JP2009223971A (ja) 半導体記憶装置
JP2011034637A (ja) 不揮発性半導体記憶装置
JP5662304B2 (ja) 半導体記憶装置
JP2011142186A (ja) 抵抗変化メモリ
US20200411107A1 (en) Memory device and operating method thereof
US9058856B2 (en) Semiconductor memory device
US11238934B2 (en) Nonvolatile memory device
US20230274783A1 (en) Nonvolatile memory device for increasing reliability of data detected through page buffer
US11744088B2 (en) Memory device
US11315651B1 (en) Non-volatile memory device
JP2023177814A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131105