JP3199902B2 - 電気的に書換え可能な不揮発性メモリ - Google Patents
電気的に書換え可能な不揮発性メモリInfo
- Publication number
- JP3199902B2 JP3199902B2 JP10294493A JP10294493A JP3199902B2 JP 3199902 B2 JP3199902 B2 JP 3199902B2 JP 10294493 A JP10294493 A JP 10294493A JP 10294493 A JP10294493 A JP 10294493A JP 3199902 B2 JP3199902 B2 JP 3199902B2
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- circuit
- lines
- control
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
ランジスタ、制御ゲートMOSトランジスタ、ワード
線、制御線、ビット線などで構成されるメモリセルを有
する電気的に書換え可能な不揮発性メモリ、即ち、EE
PROMに関する。
メモリセル1において、消去時には選択されたワード線
101と制御線111およびその両者により選択された
制御ゲート131が高電圧(20V)になるよう設定さ
れており、書き込み時には選択されたワード線101と
ビット線121およびその両者により選択された制御ゲ
ートMOSトランジスタ12のドレイン132が高電圧
になるよう設定されている。消去および書き込みの終了
時には高電圧の供給を停止し、消去終了時にはそれまで
選択されていた制御線111と制御ゲート131が、書
き込み終了時にはそれまで選択されていたビット線12
1と制御ゲートMOSトランジスタ12のドレイン13
2が選択された状態のまま、一定時間(数μS)高電圧
の供給源をグラウンドレベル(0V)にすることによっ
て、消去終了時には選択された制御線111と制御ゲー
ト131が、書き込み終了時には選択されたビット線1
21と制御ゲートMOSトランジスタ12のドレイン1
32がディスチャージされる。
OMでは、消去中および書き込み中にパワーオフする
と、パワーオン後は、パワーオフ直前まで選択されてい
たワード線はグラウンドレベルになり、パワーオフ直前
まで選択されていた制御線またはビット線は解放(ハイ
インピーダンス)となるため、制御線と制御ゲートまた
はビット線と制御ゲートMOSトランジスタのドレイン
に高電圧による電荷が残留し、誤消去、誤書き込みおよ
び誤読み出しが発生するという課題があった。
うな課題を解決するため、消去中および書き込み中のパ
ワーオフにより残留した高電圧による電荷をパワーオン
時にディスチャージし、誤消去、誤書き込みおよび誤読
み出しを防止する機能を有することを特徴とするEEP
ROMを得ることである。
に、この発明は、パワーオン時リセット信号を出力する
リセット回路と、前記リセット信号の期間一定電圧を出
力するバイアス回路と、前記リセット信号の期間前記一
定電圧で全ワード線を選択・駆動するドライバと、前記
リセット信号の期間全制御線および全ビット線をディス
チャージするディスチャージ回路を有する構成とし、消
去中および書き込み中のパワーオフにより残留した高電
圧による電荷をパワーオン時にディスチャージし、誤消
去、誤書き込みおよび誤読み出しを防止する機能が図れ
るようにした。
は、パワーオン時にリセット回路から出力されるリセッ
ト信号の期間、ドライバはバイアス回路から得られる一
定電圧で全ワード線を選択・駆動し、ディスチャージ回
路は制御ゲートおよびビット線をディスチャージするよ
うに作動して、誤消去、誤書き込みおよび誤読み出しを
防止することとなる。
明する。図1は、本発明を具体化した実施例で、4つの
メモリセル1を持つEEPROMのブロック図であり、
ここではメモリセル1のほかリセット回路2とバイアス
回路3とドライバ4と2つのディスチャージ回路5で構
成されている。。
回路図であり、従来のEEPROMと同じである。制御
線111には選択ゲートMOSトランジスタ10が接続
され、ビット線121には選択ゲートMOSトランジス
タ11が接続され、さらに制御ゲートMOSトランジス
タ12とで構成されている。
あり、ここではデコーダ40と2つのMOSトランジス
タ41で構成されている。図4はディスチャージ回路5
の内部を示した回路図であり、ここでは制御線111と
グラウンドの間に2つのMOSトランジスタが直列に接
続され、ビット線121とグラウンドの間に2つのMO
Sトランジスタが直列に接続され、計4つのMOSトラ
ンジスタで構成されている。
号201を一定時間(数μS)出力する。バイアス回路
3はリセット信号201が入力されると一定電圧(2
V)を301に出力する。ドライバ4内部はリセット信
号201が入力されると全ワード線を選択する機能を持
つデコーダ40の働きにより401および402にはロ
ジックハイレベルである電源電圧が出力され2つのMO
Sトランジスタ41のソースに供給される。2つのMO
Sトランジスタ41のゲート301にはバイアス回路3
から出力された一定電圧が供給されているので2つのM
OSトランジスタ41のドレインであるワード線101
とワード線102にはバイアス回路3から供給された一
定電圧に等しい電圧が出力される。すなわち全ワード線
が一定電圧で選択・駆動される。その結果4つのメモリ
セル1の選択ゲートMOSトランジスタ10はオンする
ので、制御線111と制御ゲート131とは導通状態と
なる。
もオンするので、ビット線121と制御ゲートMOSト
ランジスタ12のドレイン132とは導通状態となる。
ディスチャージ回路5はリセット信号201が入力され
るとディスチャージ動作を開始し、制御線111と11
2、ビット線121と122はグラウンドレベルに引っ
張られて、ディスチャージされるのである。すなわち全
制御線と全制御ゲートと全ビット線と全制御MOSトラ
ンジスタのドレインがディスチャージされるのである。
μS)継続される。この時全ワード線を選択するため、
制御線およびビット線を介してメモリセル間の短絡が発
生するが、ロジックハイレベルである電源電圧でなくプ
ログラム可能な最低電圧よりも低いバイアス回路の一定
電圧(2V)で全ワード線を選択・駆動するので、短絡
による誤消去、誤書き込みは発生しない。
ーオン時リセット信号を出力するリセット回路と、前記
リセット信号の期間一定電圧を出力するバイアス回路
と、前記リセット信号の期間前記一定電圧で全ワード線
を選択駆動するドライバと、前記リセット信号の期間全
制御線および全ビット線をディスチャージするディスチ
ャージ回路という構成としたので、消去中および書き込
み中のパワーオフにより残留した高電圧による電荷をパ
ワーオン時にディスチャージし誤消去、誤書き込みおよ
び誤読み出しを防止する効果がある。
る。
Claims (1)
- 【請求項1】 すくなくとも制御ゲートMOSトランジ
スタよりなる複数のメモリセルと、前記各々のメモリセ
ルの電気的書き込み読み出しを行うための選択ゲートM
OSトランジスタ、ワード線、制御線、ビット線で構成
される電気的に書換え可能な不揮発性メモリにおいて、 パワーオン時リセット信号を出力するリセット回路と、
前記リセット信号の期間一定電圧を出力するバイアス回
路と、前記リセット信号の期間前記一定電圧で前記メモ
リセルの全ワード線を選択・駆動するドライバと、前記
リセット信号の期間前記各メモリセルの全制御線および
全ビット線をディスチャージするディスチャージ回路と
からなることを特徴とする電気的書換え可能な不揮発性
メモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10294493A JP3199902B2 (ja) | 1993-04-28 | 1993-04-28 | 電気的に書換え可能な不揮発性メモリ |
US08/232,613 US5502679A (en) | 1993-04-28 | 1994-04-25 | Electrically erasable nonvolatile memory having discharging circuits |
US08/620,891 US5638325A (en) | 1993-04-28 | 1996-03-22 | Circuitry for resetting an electrically erasable memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10294493A JP3199902B2 (ja) | 1993-04-28 | 1993-04-28 | 電気的に書換え可能な不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06309889A JPH06309889A (ja) | 1994-11-04 |
JP3199902B2 true JP3199902B2 (ja) | 2001-08-20 |
Family
ID=14340941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10294493A Expired - Lifetime JP3199902B2 (ja) | 1993-04-28 | 1993-04-28 | 電気的に書換え可能な不揮発性メモリ |
Country Status (2)
Country | Link |
---|---|
US (2) | US5502679A (ja) |
JP (1) | JP3199902B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5627788A (en) * | 1995-05-05 | 1997-05-06 | Intel Corporation | Memory unit with bit line discharger |
US6992938B1 (en) | 2001-12-06 | 2006-01-31 | Virage Logic Corporation | Methods and apparatuses for test circuitry for a dual-polarity non-volatile memory cell |
US6788574B1 (en) | 2001-12-06 | 2004-09-07 | Virage Logic Corporation | Electrically-alterable non-volatile memory cell |
US6842375B1 (en) * | 2001-12-06 | 2005-01-11 | Virage Logic Corporation | Methods and apparatuses for maintaining information stored in a non-volatile memory cell |
US7130213B1 (en) | 2001-12-06 | 2006-10-31 | Virage Logic Corporation | Methods and apparatuses for a dual-polarity non-volatile memory cell |
US6909639B2 (en) * | 2003-04-22 | 2005-06-21 | Nexflash Technologies, Inc. | Nonvolatile memory having bit line discharge, and method of operation thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2504743B2 (ja) * | 1985-03-18 | 1996-06-05 | 日本電気株式会社 | 半導体記憶装置 |
US5138575A (en) * | 1988-12-19 | 1992-08-11 | Fujitsu Limited | Electricaly erasable and programmable read only memory with a discharge device |
-
1993
- 1993-04-28 JP JP10294493A patent/JP3199902B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-25 US US08/232,613 patent/US5502679A/en not_active Expired - Lifetime
-
1996
- 1996-03-22 US US08/620,891 patent/US5638325A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06309889A (ja) | 1994-11-04 |
US5502679A (en) | 1996-03-26 |
US5638325A (en) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6181606B1 (en) | Nonvolatile integrated circuit memory devices having improved word line driving capability and methods of operating same | |
JP3768251B2 (ja) | 半導体集積回路メモリ装置 | |
JP4652319B2 (ja) | プログラム及び消去検証機能を有する非揮発性半導体メモリ装置 | |
US6111789A (en) | Nonvolatile semiconductor memory device | |
KR930703518A (ko) | 소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로 | |
US6791878B2 (en) | Word line decoder in nand type flash memory device | |
JPH07122998B2 (ja) | 半導体メモリ素子の高電圧発生回路 | |
US6118705A (en) | Page mode erase in a flash memory array | |
JPH0715797B2 (ja) | 不揮発性ramメモリを備えたマイクロコンピユ−タ | |
US6359810B1 (en) | Page mode erase in a flash memory array | |
JPH06119790A (ja) | 不揮発性半導体記憶装置 | |
US6301177B1 (en) | Internal power supply voltage generating circuit and the method for controlling thereof | |
US20070115729A1 (en) | Method and apparatus for reducing stress in word line driver transistors during erasure | |
JP3199902B2 (ja) | 電気的に書換え可能な不揮発性メモリ | |
US6259625B1 (en) | Method and apparatus for reducing high current chip erase in flash memories | |
US7154789B2 (en) | High-voltage generator circuit and semiconductor memory device including the same | |
JP3497770B2 (ja) | 半導体記憶装置 | |
JP2003281885A (ja) | 強誘電体記憶装置 | |
US5278786A (en) | Non-volatile semiconductor memory device having an area responsive to writing allowance signal | |
US5381366A (en) | Non-volatile semiconductor memory device with timer controlled re-write inhibit means | |
JP3140251B2 (ja) | 電気的に書換え可能な不揮発性メモリ | |
EP1097454B1 (en) | Monolithically integrated selector for electrically programmable memory cells devices | |
US5696461A (en) | Power-on reset circuit | |
US4267464A (en) | Decoder circuit | |
US5617356A (en) | Regulation circuit and method for the erasing phase of non-volatile memory cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |