KR930703518A - 소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로 - Google Patents

소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로

Info

Publication number
KR930703518A
KR930703518A KR1019930702211A KR930702211A KR930703518A KR 930703518 A KR930703518 A KR 930703518A KR 1019930702211 A KR1019930702211 A KR 1019930702211A KR 930702211 A KR930702211 A KR 930702211A KR 930703518 A KR930703518 A KR 930703518A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
electric
electrical
source
Prior art date
Application number
KR1019930702211A
Other languages
English (en)
Other versions
KR970003809B1 (ko
Inventor
다까오 아까오기
히로미 가와시마
데쓰지 다께구시
료지 하지와라
야쓰시 가사
기요시 이따노
야쓰시게 오까와
쇼이찌 가와무라
Original Assignee
세끼사와 다까시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP32470191A external-priority patent/JP3281008B2/ja
Priority claimed from JP34657191A external-priority patent/JPH05182483A/ja
Priority claimed from JP467892A external-priority patent/JPH05189984A/ja
Priority claimed from JP4145300A external-priority patent/JPH05343985A/ja
Priority claimed from JP25659492A external-priority patent/JP3182917B2/ja
Priority claimed from JP29998792A external-priority patent/JP3119740B2/ja
Application filed by 세끼사와 다까시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 다까시
Publication of KR930703518A publication Critical patent/KR930703518A/ko
Application granted granted Critical
Publication of KR970003809B1 publication Critical patent/KR970003809B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

플래쉬메모리의 소거동작의 개선에 관하여 소거시간을 단축하는 것을 목적으로 하고, 소거전 써넣기시에 워드선과 빗트선의 적어도 일방의 선을 복수개단위로 동시에 선택하여 복수개의 트란지스터에 동시에 써넣기를 행한다.

Description

소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 플래쉬메모리의 전체 구성도이다. 제2도는 제1도의 요부의 회로도이다.

Claims (68)

  1. 복수개의 워드선이 이 각각이 행방향으로 배열된 복수개의 트란지스터셀(Qi1∼Qin)의 게이트에 공통으로 각각 접속되고, 또한 복수개의 빗트선의 각각이 열방향으로 배열된 복수개의 트란지스터(Q1J∼Qnj)의 드레인에 공통으로 각각 접속되고 적어도 한개의 빗트선에 접속된 트란지스터셀에 기억된 데이타의 전기적 일괄소거가능한 플래쉬메모리에 있어서, 데이타소거전의 전트란지스터셀의 소,정치의 데이타 써넣기시에 모든 전기 빗트선과 모든 전기 워드선중의 적어도 일방의 선을 복수개단위로 동시에 선택하여 그 다중선택된 복수개의 빗트선 또는 워드선에 접속된 복수개의 트란지스터셀에 각각 전기 소정치의 데이터를 동시에 써넣는 것을 특징으로 하는 플래쉬메모리.
  2. 제1항에 있어서, 모든 전기 트란지스터셀(QII∼Qnn)을 분할하여 얻은 복수개씩의 트란지스터셀로서 되고 어드레스신호가 공통으로 입력되는 복수의 분할셀블럭(611,612)과, 그 분할셀블럭(611,612)의 각각에 대응하여 설치되고, 동작시에 대응하는 분할셀블럭에 데이타를 써넣는 복수의 써넣기회로(631,632)와 그복수의 써넣기회로(631,632)를 통상의 써넣기시는 일회로만 동작상태로 하고 전기데이타소거전의 전트란지스터셀에의 소정치의 데이타써넣기시는 그 복수의 써넣기회로(631,632)를 각각 동작상태로 하는 써넣기제어회로(65)를 설치한 것을 특징으로 하는 불휘발성반도체기억장치.
  3. 제2항에 있어서, 전기 복수의 분할셀블럭(611,612)내의 불량트란지스터셀에 대신하여 사용하는 트란지스터셀로서되는 스페어셀블럭(62)와 그 스페어셀블럭(62)에 대응하여 설치된 스페어용 써넣기회로(64)를 다시금 설치하고, 전기 써넣기제어회로(65)는 전기복수의 써넣기회로(631,632)를 동작상태로 했을때, 전기 불량트란지스터셀에 접속된 빗트선의 각 트란지스터셀의 써넣기를 금지하고 전기 스페어용써넣기회로(64)를 동작 상태로 하여 전기 스페어셀블럭(62)내의 트란지스터 셀에 써넣기를 하도록 제어하는 것을 특징으로 하는 불휘발성반도체기억장치.
  4. 기판 또는 웰에 인가되는 전압에 대하여 부전압을 발생하는 부전압원(81)를 갖추고, 발생된 부전압을 콘트롤게이트(CG)에 인가함으로써 플로팅게이드(FG)내의 전하를 소거하는 플래쉬메모리에 있어서, 부전압원(81)이 발생하는 부전압이 전기 기판 또는 웰의 전위에 대하여 소정치로 되도록 규제하는 전압규제수단(85)를 갖추는 것을 특징으로 하는 플래쉬메모리.
  5. 기판 또는 웰에 인가하는 전압을 발생하는 기판전압원(98)과 콘트롤게이트(CG)에 인가하는 부전압을 발생하는 부전압원(91)과를 갖추고, 전기 기판 또는 웰의 전위에 대하여 부전압을 전기콘틀로게이트(CG)에 인가함으로써 플로팅게이트(FG)내의 전하를 소거하는 플래쉬메모리에 있어서, 전기 기판전압원(98)가 발생하는 전압을 기준전위에 대하여 제1의 소정치로 되도록 규제하는 기판전압규제수단(97)과 전기 부전압원(91)이 발생하는 부전압을 전기 기준전위에 대하여 제2의 소정치로 되도록 규제하는 부전압규제수단(95)과를 갖추는 것을 특징으로 하는 플래쉬메모리.
  6. 소스(S)의 전위에 대하여 부전압을 발생하는 부전압원(121)을 갖추고, 발생된 부전압을 콘트롤게이트(CG)에 인가함으로써 플로팅게이트(FG)내의 전하를 소거하는 플래쉬메모리에 있어서, 부전압원(121)이 발생하는 부전압이 전기 소스(S)의 전위에 대하여 소정치로 되도록 규제하는 전압규제수단(125)을 갖추는 것을 특징으로 하는 플래쉬메모리.
  7. 소스(S)에 인가하는 전압을 발생하는 소스전압원(138)과 콘트롤게이트(CG)에 인가하는 부전압을 발생하는 부전압원(131)과를 갖추고, 전기 소스(S)의 전위에 대하여 부인전압을 전기 콘트롤게이트(CG)에 인가함으로써 플로팅게이트(FG)내의 전하를 소거하는 플래쉬메모리에 있어서, 전기 소스전압원(138)이 발생하는 전압을 기준전위에 대하여 제1의 소정치로 되도록 규제하는 소스전압구제수단(137)과, 전기 부전압원(131) 이발생하는 부전압을 전기기준전위에 대하여 제2의 소정치로 되도록 규제하는 부전압규제수단(125)과를 갖추는 것을 특징으로 하는 플래쉬메모리.
  8. 복수의 워드선과 복수의 빗트선의 교착부에 바꾸어쓰기 가능한 불휘발성메모리셀(Qij)셀이 배설되어서 이루는 메모리셀어레이(11)와, 데이타소거 여부를 지령하는 제어신호(A,B)에 응답하고, 전기 불휘발성메모리셀을 구성하는 메모리트란지스터의 각개의 소스에 공통으로 전원전압을 공급하는 전원회로(18)과를 갖추는 풀래쉬메모리에 있어서, 그 전원회로(18)는 데이타소거시에 소거용의 전원전압(Vpp)이 최대이더라도 전기 메모리트란지스터에 있어서, 애벌랜치. 브래이크 다운전류를 발생하는 전압 또는 그 이하의 특정의 전압으로 되도록 로드특성을 가지는 것을 특징으로 하는 플래쉬메모리.
  9. 제8항에 있어서, 전기전원회로(18)는 정전류회로인 것을 특징으로 하는 플래쉬메모리.
  10. 제8항에 있어서, 전기전원회로(18)는 전원전압라인(Vpp,Vss)사이에 직렬로 접속된 p차넬트란지스터(181)과 n차넬디프리션형트란지스터(183)와 n차넬트란지스터(182)로 구성되고, 전기 n차넬디프리션형 트란지스터(183)의 게이트는 전기 n차넬디프리선형트란지스터(183)과 n차넬트란지스터(182)의 접속점에 접속되고, 그 접속점에서 전기트란지스터셀의 소스에의 출력을 얻게되는 것을 특징으로 하는 플래쉬메모리.
  11. 제10항에 있어서, 전기 p차넬트란지스터(181)와 전기 n차넬트란지스터(182)의 게이트에는 전기제어신호(A, B)가 입력되는 것을 특징으로 하는 플래쉬메모리.
  12. 제11항에 있어서, 전기전원회로에 있어서의 n차넬트란지스터(182)는 전기제어신호(A, B)가 데이타소거를 지시하고 있지 않은 경우에 턴온하여 전기데이타 읽어내기/써넣기용의 전원전압을 그 전원회로의 출력단자에 전달하는 것을 특징으로 하는 플래쉬메모리.
  13. 제8항에 있어서, 전기전원회로(18)는 전기로드특성을 가지는 저항성소자를 갖추는 것을 특징으로 하는 플래쉬메모리.
  14. 제13항에 있어서, 전기저항성소자는 p차넬트란지스터(191)로 구성되는 것을 특징으로 하는 플래쉬메모리.
  15. 복수의 위드선(214m)과 빗트선(215i)를 격자상으로 배열하고 그 워드선과 빗트선의 교점에 대응하는 복수의 메모리셀(221)과, 동일워드선상의 소정수의 메모리셀(221)을 1단위로 하여 메모리셀군(220)을 형성하고 그 메모리셀군중의 소정의 메모리셀군을 선택하는 세렉트선(216a)를 갖추고, 그 메모리셀군에 미리 써넣어진 소정의 데이타를 전기적으로 소거함으로써 재차써넣기 할 수 있는 플래쉬메모리로서, 전기메모리셀군(220)의 워드선(214m)를 게이트에 접촉하는 MIS트란지스터(220)와 그 메모리셀군을(220)중의 각 메모리셀(221)의 소스를 공통으로 접속함과 아울러 그 MIS트란지스터(222)를 함유하는 메모리셀군을 웰내에 형성하고, 그 메모리셀군(220)에 미리 써넣어진 소정의 데이탈를 전기적으로 소거하는 경우, 전기워드선(214m)에 부전위전압을 인가 하는 것을 특징으로 하는 플래쉬메모리.
  16. 제15항에 있어서, 전기 MIS트란지스터(222)를 함유하는 메모리셀군(220)을 형성하는 웰은 적어도 2이상으로 분할되는 것을 특징으로 하는 플래쉬메모리.
  17. 제15항 또는 제16항에 있어서, 전기메모리셀군(220)에 미리 써넣어진 소정의 데이타를 전기적으로 소거하는 경우. 전기웰을 기판전위와 동전위로 하는 것을 특징으로 하는 플래쉬메모리.
  18. 전기적으로 소거가능한 복수의 불휘발성메모리셀을 배열한 메모리셀어레이(271)와, 복수의 신호를 디코드하여 전기메모리셀어레이(271)를 액세스하는 디코드부(273)와를 갖추는 플래쉬메모리로서, 제1의 전원단자(275)와 제2의 전원단자(276)와를 갖추고, 전기 디코드부(273)의 출력을 입력하여 전기 제1의 전원단자(275)에 인가되는 전압 또는 그 전압에 가까운 전압과 전기 제2이 전원단자(276)에 인가되는 전압 또는 그 전압에 가까운 전압과를 선택적으로 출력하는 구동부(274)를 가지고, 전기구동부(274)는 전기 제1의 전원단자(275)에 제1의 전압을 전기 제2의 전원단자(276)에 전기 제1의 전압보다 낮은 제2의 전압을 각각 부여하는 제1의 동작모드와 전기 제1의 전원단자(275)에 제3의 전압을 전기 제2의 전원단자(276)에 전기 제3의 전압보다 높은 제4의 전압을 각각 부여하는 제2의 동작모드와를 갖추고, 전기 제1 또는 제2의 동작모드에 응하여 출력전압을 절환하는 것을 특징으로 하는 플래쉬메모리.
  19. 제18항에 있어서, 전기 디코드부(273)와 구동부(274)는 전기 메모리셀어레이(217)의 열을 선택하는 로우디코더(272)로서, 전기 플래쉬메모리는, 전기 디코드부(273)에의 신호의 레벨을 변환하는 레벨변화회로(277)와, 전기 구동부(274)의 전원을 절환하는 구동부전원절환회로(278)와, 정전위와 고전위를 선택적으로 공급하는 고전압공급부(279)와,0전위와 부전위를 선택적으로 공급하는 부전압공급부(280)와를 가지고, 전기 정전위, 고전위, 0전위와 부전위는 부전위 〈0전위 〈정전위 〈고전위로 되는 관계를 가지고, 전기 구동부전원절환희로(278)는, 전기 메모리셀어레이(271)의 데이타독출시에는 전기 구동부(274)의 제1의 전원단자(275)에 전기 정전위를 전기 제2의 전원단자(276)에 전기 0전위를 각각 공급하고, 전기 메모리셀어레이(271)의 데이타써넣기시에는 전기 구동부(274)의 제1의 전원단자(275)에 전기 고전위를 전기 제2의 전원단자(276)에 전기 0전위를 각각 공급하고, 전기 메모리셀어레이(271)의 데이타소거시에는 전기 구동부(274)의 제1의 전원단자(275)에 전기 부전위를 전기 제2의 전원단자(276)에 전기 정전위를 각각 공급하는 것을 특징으로 하는 플래쉬메모리.
  20. 제19항에 있어서, 전기 레벨변환회로(277)는, 전기 고전압공급부(279)의 출력(VIH)이 곱급되는 제1의 단자(359)와, 전기 부전압공급부(280)의 출력(VIH)이 공급되는 제2의 단자(360)와를 가지고, 그 레벨변환회로의 입력이 ″H″레벨(≤ 고전압공급부(279)의 출력)일때에는 전기 제1의 단자(359)에 인가되는 전압 또는 그 전압에 가까운 전압을 전기 입력이 ″L″레벨(≥ 부전압공급부(280)의 출력)일때에는 전기 제2의 단자(360)에 인가되는 전압 또는 그 전압에 가까운 전압을 선택적으로 출력하는 것을 특징으로 하는 플래쉬메모리.
  21. 제19항 또는 제20항에 있어서, 전기 구동부전원절환희로(278)는 2개의 레벨변환회로(25와 26)에 의해 구성되는 것을 특징으로 하는 플래쉬메모리.
  22. 제18항 내지 제21항에 있어서, 전기 구동부(274)는, 전1도전형의 기판(P-sub 또는 N-sub)상에 형성되는 제2도전형의 웰영역(Nwell 또는 Pwell)에 내포되는, 제1도전형의 웰열역(Pwell 또는 Nwell)과, 전기 제2도전형의 웰영역(Nwell 또는 Pwell)에 형성되는 제1도 전형차넬트란지스터와, 전기 제1도전형의 웰영역(Pwell 또는 Nwell)에 형성되는 제2도전형차넬트란지스터를 가지는 것을 특징으로 하는 플레쉬메모리.
  23. 제18항 내지 제21항에 있어서, 전기 디코드부(273)는, 논리가 서로 반전한 2상출력을 가지고 전기 구동부(274)는, 제1도전형의 기판(P-sub 또는 N-sub)상에 형성되는 제2도전형의 웰영역(Nwell 또는 Pwell)에 내포되는 제1도전형의 웰영역((Pwell 또는 Nwell)과, 전기 제1도전형의 웰영역(Pwell 또는 Nwell)에 형성되는 제2도전형차넬트란지스터를 2개를 가지고, 전기 2상출력의 각각을 그 트란지스터의 게이트에 접속한 것을 특징으로 하는 플래쉬메모리.
  24. 풀업용의 p차넬트란지스터(355)와, 고전압저지용의 n차넬트란지스터(353)와, 부전압저지용 p차넬트란지스터(354)와 풀다운용의 n차넬트란지스터(356)와가 직렬로 접속된 트란지스터열과, 전기 풀업용트란지스터(355)와 전기 고전압저지용트린지스터(353)의 접속점에 게이트가 접속되고, 전기 풀다운용트란지스터(356)의 게이트에 드레인이 접속된 출력용 p차넬트란지스터(357)와, 전기 부전압저지용트란지스터(354)와 전기 풀다운용트란지스터(356)의 접속점에 게이트가 접속되고, 전기 풀다운용트란지스터(355)의 게이트에 드레인이 접속된 출력용 n차넬트란지스터(358)를 갖추고, 전기 출력용 p차넬트란지스터(357)의 드레인과 전기 출력용 n차넬트란지스터(358)의 드레인이 접속되어 있는 것을 특징으로 하는 레벨변환회로.
  25. 제24항에 있어서, 전기 고전압저지용트란지스터(403)와 드레인끼리 접속되고, 또한 일방의 게이트와 타방의 소스를 각각 접속한 반전용 n차넬트란지스터(412)와, 전기 부전압저지용트란지스터(404)와 드레인끼리 접속되고, 또한 일방의 게이트와 타방의 소스를 각각 접속한 반전용 p차넬트란지스터(413)와를 갖추고, 전기 고전압저지용트란지스터(403)와 전기부전압저지용트란지스터(404)의 게이트에 접속된 단자에 논리적으로 반전한 신호가 각각 인가되는 것을 특징으로 하는 레벨변환회로.
  26. 제24항 또는 제25항에 있어서, 전기 출력용 p차넬트란지스터(357)의 드레인과 전기 출력용 n차넬트란지스터(358)의 드레인과의 사이에 저항소자성분을 갖추는 것을 특징으로 하는 레벨변환회로.
  27. 제26항에 있어서, 전기 저항소자성분은 디프리션형트란지스터(389)인 것을 특징으로 하는 레벨변환회로.
  28. 제19항에 있어서, 청구항24에서 27의 어느 것에 기재의 레벨변환회로를 디코드부(273)에의 신호의 레벨을 변환하는 레벨변환회로(277)로서 갖추는 것을 특징으로 하는 플래쉬메로리.
  29. 제1단자(423A)를 입력신호(in)가 입력되는 입력단자(420)에 접속되고, 제2이 단자(423B)를 제1의 출력신호(S1)가 출력되는 제1의 출력단자(421)에 접속된 제1이 접속스위치소자(423)와, 제1의 단자(424A)를 전기 입력단자(420)에 접속되고, 제2의 단자(424B)를 제2의 출력신호(S2)가 출력되는 제2의 출력단자(422)에 접속된 제2의 접속스위치소자(424)와, 입력단자를 전기 제1의 접속스위치소자(423)의 제2의 단자(423B)에 접속되고, 출력단자를 전기 제2의 출력단자(422)에 접속되고, 전원적에는 전원전압(Vcc) 이상의 소망의 전압(VIH)이 공급되는 제1의 전압선(427)과 접지전압(Vss) 이하의 소망의 전압(VIH)이 공급되는 제2의 전압선(428)과의 사이에 접속된 제1의 인버터(425)와, 입력단자를 전기 제2의 접속스위치소자(424)의 제2단자(424B)에 접속되고, 출력단자를 전기 제1의 출력단자(421)에 접속되고, 전원적으로 전기 제1의 전압선(427)과 전기 제2의 전압선(428)과의 사이에 접속된 제2의 인버터(426)와를 설치하여 구성되어 있는 것을 특징으로 하는 레벨변환회로.
  30. 제29항에 있어서, 전기 제1의 스위치소자(423)는 그 게이트를 제어단자로 하는 pMIS트란지스터로 구성되고, 전기 제2의 스위치소자(424)는 그 게이트를 제어단자로 하는 nMIS트란지스터로 구성되는 것을 특징으로 하는 레벨변환회로.
  31. 제30항에 있어서, 전기 제1의 전압선(427)과 전기 pMIS트란지스터의 게이트에 전원전압(Vcc)보다도 높은 소망의 전압(VIH)을 공급하고, 전기 nMIS트란지스터 게이트에 전기 전원전압(Vcc)를 공급함으로써 고전압변환을 하도록 제어되는 것을 특징으로 하는 레벨변환회로.
  32. 제30항에 있어서, 전기 제2의 전압선(428)과 전기 nMIS트란지스터이 게이트에 접지전압(Vss)보다도 낮은 소망의 전압(VIN)을 공급하고 전기 pMIS트란지스터의 게이트에 접지전압(Vss)을 곱급함으로써 부전압변환을 하도록 제어되는 것을 특징으로 하는 레벨변환회로.
  33. 제30항에 있어서, 전기 pMIS트란지스터와 전기 nMIS트란지스터를 오프로 함으로써 현재의 상태를 래치하도록 제어되는 것을 특징으로 하는 레벨변환회로.
  34. 제30항에 있어서, 전기 pMIS트란지스터와 전기 nMIS트란지스터를 오프로 함으로써 현재의 상태를 래치한 후, 전기 제1의 전압선(427)에 전원전압(Vcc)보다 높은 소망의 전압(VIH)를 공급함으로써 고전압변환을 하도록 제어되는 것을 특징으로 하는 레벨변환회로.
  35. 제30항에 있어서, 전기 pMIS트란지시터와 전기 nMIS트란지스터를 오프로 함으로써 현재의 상태를 래치한 후, 전기 제2의 전압선(428)에 접지전압(Vss)보다 낮은 소망의 전압(VIN)를 공급함으로써 부전압변환을 하도록 제어되는 것을 특징으로 하는 레벨변환회로.
  36. 제29항 내지 제35항에 있어서, 전기 제2의 인버터(426)의 정측의 전원단자는 전기 제1의 전압선(27)에 접속하지 않고, 부가 p차넬트란지스터(544)를 개입하여 전기 제1의 스위치 소자(423)의 PMIS트란지스터의 게이트 제어단자에 접속되고, 전기부가 p차넬트란지스터(544)의 게이트는 전기입력단자에 접속되어 있는 것을 특징으로 하는 레벨변환회로.
  37. 풀업용의 P차넬트란지스터(519)와, 제1저항소자성분과, 풀다운용의 n차넬트란지스터(521)와가 직렬에 접속된 제1트란지스터 저항열과, 전기풀업용의 트란지스터(519)와 전기 제1저항소자성분의 접속점에 게이트가 접속되고, 드레인이 전기풀업용의 트란지스터(521)의 게이트에 접속된 p차넬트란지스터(522)와, 전기 풀업용 트란지스터(521)와 전기제1접속소자성분의 접속점에 게이트가 접속되고, 드레인이 전기 풀업용 트란지스터(519)의 게이트에 접속된 n차넬트란지스터(524)와, 전기 p차넬트란지스터(522)의 드레인과 전기 n차넬트란지스터(524)의 드레인의 사이에 접속된 제2저항소자성분과, 드레인이 전기 제1저항소자성분의 양단에 각각 접속되고, 또한 게이트와 소스끼리 각각 접속된 2개의 n차넬트란지스터(516,517)와, 드레인이 전기제1저항소자성분의 양단에 각각 접속되고, 또한 게이트와 소스끼리 가각 접속되고, 그 소스가 전기 2개의 n차넬트란지스터(516,517)의 소스에 접속된 p차넬트란지스터(513,514)와를 갖추는 것을 특징으로 하는 레벨변환회로.
  38. 제37항에 있어서, 전기제1과 제2저항소자성분이 디프리션형 트란지스터(520,523)인 것을 특징으로 하는 레벨변환회로.
  39. 로우디코더에 청구항29항 내지 38항중의 어느 하나에 따른 레벨변환회로를 갖추고, 그 레벨변환회로의 출력으로 워드선을 구동하도록 구성되어 있는 것을 플래쉬메모리.
  40. 로우디코더에 청구항29항 내지 38항중의 어느 하나에 따른 레벨변환회로를 춤과 아울러, 그 레벨변환회로이 후단에 인버터로서 되는 워드선드라이버를 접속하고, 그 워드선 드라이버의 출력으로 워드선을 구동하도록 구성되어 있는 것을 플래쉬메모리.
  41. 로우디코더에 청구항29항 내지 38항중의 어느 하나에 따른 레벨변환회로를 갖추고, 그 레벨변환회로의 후단에 복수의 워드선드라이버를 설치하고, 그 복수의 워드선 드라이버의 전원선의 전압을 독립으로 제어하고, 워드선으로 구동하도록 구성되어 있는 것을 플래쉬메모리.
  42. 로우디코더에 청구항29항 내지 38항중의 어느 하나에 따른 레벨변환회로를 갖추고, 그 레벨변환회로의 후단에 푸쉬풀회로로서 되는 워드선드라이버를 접속하고, 그 워드선 드라이버의 전원선의 출력으로 워드선을 구동하도록 구성되어 있는 것을 플래쉬메모리.
  43. 로우디코더에 청구항29항 내지 38항중의 어느 하나에 따른 레벨변환회로를 갖추고, 그 레벨변환회로의 후단에 푸쉬풀회로로서 되는 복수의 워드선드라이버를 접속하고, 그 복수의 워드선 드라이버의 전원선의 전압을 독립으로 제어함으로써, 워드선을 구동하도록 구성되어 있는 것을 플래쉬메모리.
  44. 제42항 또는 43항에 있어서, 용량카프링에 의한 승압회로를 갖추고, 전기워드선 드라이버의 일방의 구동 트란지스터의 게이트 전압을 승압하여 출력전압의 전압강하를 방지하도록 구성되어 있는 것을 특징으로 하는 플래쉬메모리.
  45. 제42항 또는 44항에 있어서, 전기워드선 드라이버의 일방의 구동트란지스터의 소스. 게이트간 용량에 의해 부트스트럽회로를 형성하고, 전기 일방의 구동트란지스터의 게이트전압을 승압하여 출력전압의 전압강하를 방지하도록 구성되어 있는 것을 특징으로 하는 플래쉬메모리.
  46. 캐피시터(550)와, 드레인을 부전압출력단(554)에 접속되고, 게이트와 소스를 전기 캐패시터(550)의 일단(550B)에 접속된 제1의 p차넬 MIS전계효과 트란지스터(551)와, 드레인을 전기 제1의 p차넬 MIS전계효화 트란지스터(551)의 소스에 접속되고, 게이트를 전기 부전압출력단(554)에 접속되고, 소스에 부전압(VBB)이 인가되는 제2의 p차넬 MIS전계효과 트란지스터(552)와를 갖추어서 구성되는 부전압 바이어스회를 갖추고, 부전압출력동작시에 전기의 캐패시터(550)의 타단(550A)에 클럭펄스(CLK)가 공급됨으로써, 전기부전압출력단(554)이 전기부전압(VBB)으로 되는 부전압바이어스회로에 있어서, 전기 제1의 p차넬 MIS전계효과 트란지스터(551)는, 디프리션형의 p차넬 MIS전계효과 트란지스터인 것을 특징으로 하는 부전압바이어스회로.
  47. 제46항에 있어서, 전기캐패시터(550)는, 디프리션형의 p차넬 MIS전계효과 트란지스터로 구성되어 있는 것을 특징으로 하는 부전압바이어스회로.
  48. 제46항 또는 47항에 있어서, 부전압출력동작시, 잔기제1, 제2의 p차넬 MIS전계효과 트란지스터(551,552)가 형성되어 있는 웰 또는 기판에 바이어스전압으로서 접지 전압((VSS)을 공급하도록 구성되어 있는 것을 특징으로 하는 부전압바이어스회로.
  49. 복수개의 워드선(WLi)과 복수개의 빗트선(BLi)의 교차부에 바꾸어 쓰기 가능한 불휘발성 메모리셀(591ij)에 배설되어서 되는 셀마트릭스와, 써넣기시와 독출시에 전기워드선(WLi)에 소정전압을 선택적으로 인가하는 로우디코더(587)와를 갖추는 플래쉬메모리셀에 있어서, 전기셀어레이와 전기로우디코더(587)의 사이에 워드선(WLi)마다 설치되고, 그 워드선이 부전압 일때는 차단상태로 되지만. 그 이외의 시에는 도통상태로 되는 스위치회로(590i)와, 부전압 출력단이 전기 워드선(WLi)에 접속되고, 클럭펄스(CLK)를 입력함으로써, 부전원의 전압출력을 전기워드선에 인가하는 부전압바이어스회로(592)와, 소거시에 전기워드(WLi)의 것이 선택된 것을 검충한 경우에, 전기클럭펄스(CLK)가 전기부전압바이어스회로에 공급되도록 제어하는 클럭펄스제어회로(593,594)와를 갖추는 것을 특징으로 하는 플래쉬메모리.
  50. 제49항에 있어서, 전기워드선(WLi)은 복수의 그룹에 분할되어 있고, 전기클럭펄스 제어회로(593,594)는, 그 그룹내의 어느것인가의 워드선이 선택된 시에는, 그 그룹내의 워드선에 접속되는 각부전압바이어스회로에 전기클럭펄스(CLK)가 공급되도록 제어하는 것을 특징으로 하는 플래쉬메모리.
  51. 드레인전극 또는 소스전극의 일방울 제1전원선(701)에 접속되고, 타방을제2전원선(702)에 접속한 n차넬의 제1 MIS트란지스터(704)와, 드레인전극 또는 소스전극의 일방와 웰을 전기제1전원선(701)의 전위(Vcc)보다 높은 전위(Vpp)의 제3전원선(703)에 접속하고, 타방을 노드(n70)에 접속한 p차넬의 제2MIS트란지스터(706)와, 드레인전극 또는 소스전극의 일방울 전기 노드(n70)에 접속하고, 타방과 웰을 전기제2전원선(702)에 접속한 2차넬의 제3MIS트란지스터(706)와를 구비하는 반도체메모리의 내부전원절환 회로에 있어서, 드레인 전극 또는 소스전극의 일방울 전기제3전원선(703)에 접속하고, 타방을 전기제2전원선(702)에 접속한 n차넬의 제4MIS트란지스터(707)를 갖춘 것을 특징으로 하는 반도체메모리의 내부전원절환회로.
  52. 제51항에 있어서, 전기제1 MIS트란지스터(704)와 제3 MIS트란지스터(706)의 온/오프 동작을 상기적으로 행하게 함과 함께, 제3 MIS트란지스터(706)를 온되는 경우에는 , 그 제3 MIS트란지스터(706)의 온과 동시 또는 그보다도 늦어서 제4 MIS트란지스터(707)를 온시킨후, 전기 제2 MIS트란지스터(706)를 온시키도록 각 트란지스터을 제어하는 것을 특징으로 하는 반도체메모리의 내부전원절환회로.
  53. 제51항에 있어서, 전기 제4 MIS트란지스터(707)이 온동작중에 있어서의 동트란지트터(707)의 게이트전압을, 적어도 전기 제1전원선(701)이 전위(Vcc)에 제4 MIS트란지스터(707)의 한계치를 가한 전위이상으로 하는 것을 특징으로 하는 반도체메모리의 내부전원절환회로.
  54. 전위제어대상부분에 접속되는 전원선(VBS)에 부전압을 출력하는 부전압원(860)과, 기판 또는 웰과 소스가 전기전원선(VBS)에 접속되고, 드레인이 접지전원(Vss)에 접속되는 제1의 n차넬형 트란지스터(867)와, 기판 또는 웰과 소스가 전기전원선(VBS)에 접속되고, 드레인이 전기 제1의 n차넬형 트란지스터(867)의 게이트에 접속된 제2의 n차넬형 트란지스터(865)와, 전기제1의 n차넬형 트란지스터(865)의 게이트와 정전원(Vcc)과의 사이에 설치된 제1스위치(863)와, 전기 제2의 n차넬형 트란지스터(865)의 게이트를, 정전원(Vcc)또는 접기전원(Vss)에 접속하거나, 개방하는 상태가 가능한 제2스위치(864)와, 전기 제2의 n차넬형 트란지스터(865)의 게이트와 소스사이에 접속된 용량소자(868)와를 갖추고, 부전압을 인가하지 않을 때에는, 전기부전압(860)을 비출력 상태로하고, 전기제1스위치(863)를 접속상태로 하고, 전기 제2스위치(864)를 접지전원(Vss)에 접속하고, 부전압을 인가할때는, 먼저 전기 제1스위치(863)를 개방함과 동시에 전기 제2스위치(864)를 정전원(Vcc)에 접속되고, 그후전기 제2스위치(864)를 개방함과 아울러 전기부전압원(VBB)를 출력상태로 하는 것을 특징으로하는 기전전위제어회로.
  55. 제54항에 있어서, 전기 제2스위치(864)와, 정전위(Vcc)과 접지전원(Vss)간에 직열로 접속된 p차넬형 트란지스터(875) n차넬형 트란지스터(876)이고, 각각의 게이트에 인가하는 신호에 의하여 접속상태가 절환되는 것을 특징으로 하는 기판전위제어회로.
  56. 제54항에 있어서, 전기 제1스위치(863)는 p차넬형 트란지스터(877)인 것을 특징으로 하는 기판전위제어회로.
  57. 기판 또는 웰에 접속되는 전원선(VBS)에 부전압을 출력하는 부전압원(870)과, 기판 또는 웰과소스가 전기전원설(VBS)에 접속되고, 드레인이 접지전원(Vss)에 접속되는 제1이 n차넬형 트란지스터(878)와, 기판 또는 웰과 소스가 전기전원선 (VBS)에 접속되고, 드레인이 전기제1의 n차넬형 트란지스터(878)의 게이트에 접속된 제2의 n차넬형 트란지스터(879)와, 전기 제1의 n차넬형 트란지스터(878)의 게이트에 정전워(Vcc)과 접지전원(Vss) 전압을 상태적으로 인가하는 제1게이트 전압원(817)과, 전기 제2의 n차넬형 트란지스터(879)의 게이트를, 정전원(Vcc) 또는 접지전원(Vss)에 접속하거나, 개방하는 상태가 가능한 제2스위치와, 전기 제2의 n차넬형 트란지스터(879)의 게이트와 소스사이에 접속된 용량소자(880)와를 갖추고, 부전압을 인가하지 않을 때에는, 전기 부전압원(870)를 비출력상태로 하고, 전기 제1게이트전압원(871)은 정전원(Vcc)의 전압을 출력하고, 전기 제2스위치를 접지전원(Vss)에 접속하고, 부전압을 인가할 때에는, 먼저 전기 제1게이트 전압원(871)이 접지전원(Vss)의 전압을 출력하도록 절환함과 동시에 전기제2스위치를 정전원(Vcc)에 접속하고, 그 후 전기제2스위치를 개방함과 아울러 전기 부전압원(870)을 출력상태로 하는 것을 특징으로 하는 기판전위제어회로.
  58. 제54항에 내지 57항에 있어서, 전기 제1과 제2n차넬형 트란지스터(878,879)는, n차넬형 기판상에 형성되는 p웰영역에 형성되는 것을 특징으로 하는 기판전위제어회로.
  59. 청구항54항 내지 58항중의 어느 하나에 다른 기판전위 제어회로를 가지는 것을 특징으로 하는 플래쉬메모리.
  60. 제1pMIS트란지스터(921)의 소스가 고전위측전원공급선에 접속되고, 제1nMIS트란지스터(922)이 소스가 저전위측전원공급선에 접속되고, 그 제1pMIS트란지스터이 게이트와 그 제1nMIS트란지스터의 게이트가 공통으로 접속되어서 입력단으로 되고, 그 제1pMIS트란지스터 드레인과 그 제1nMIS트란지스터의 드레인이 공통을 접속되어서 출력으로 된 제1CMIS인버터(925)와, 소스가 그 제1CMIS인버터의 그 입력단에 접속되고 그 소스에 제1입력(R)이 공급되는 제2pMIS트란지스터(924)와, 드레인이 그 제1CMIS인버터이 그 출력단에 접속되고, 소스가 그 제2pMIS트란지스터의 드레인에 접속되고, 게이트가 그 제2pMIS트란지스터의 게이트에 접속되고, 그 게이트에 제2입력(S)이 공급되는 제2nMIS트란지스터(923)와를 가지고, 그 제2pMIS트란지스터의 드레인과 그 제2nMIS트란지스터의 소스와의 접속점에서 그 제1입력과 그 제2입력과의 배타적논리화(X)가 출력되는 것을 특징으로 하는 배타적논리화회로.
  61. 제1pMIS트란지스터(921)의 소스가 고전위측전원공급선에 접속되고, 제1nMIS트란지스터(922)의 소스가 저전위측전원공급선에 접속되고, 그 제1pMIS트란지스터의 게이트과 그 제1nMIS트란지스터의 게이트가 공통으로 접속되어서 입력단으로 되고, 그 제1pMIS트란지스터의 드레인과 그 제1nMIS트란지스터의 드레인이 공통으로 접속되어서 출력단으로 된 제1CMIS인버터(925)와, 드레인이 그 제1CIMS인버터의 그 입력단에 접속되고, 그 드레인이 제1입력(R)이 공급되는 제2nMIS트란지스터(927)와 소스가, 그 제1CMIS인버터의 그 출력단에 접속되고, 드레인이 그 제2nMIS트란지스터의 소스에 접속되고, 게이트가 제2nMIS트란지스터의 게이트에 접속되고, 그 게이트에 제2입력(S)이 공급되는 제2pMIS트란지스터(926)와를 가지고, 그 제2pMIS트란지스터의 드레인과 그 제2nMIS트란지스터의 소스와의 접속점에서 그 제1입력과 그 제2입력과의 배타적부정논리화(＊X)가 출력되는 것을 특징으로 하는 배타적부정논리화회로.
  62. 제61의 배타적부정논리화회로와, 제3pMIS트란지스터(931)의 소스가 고전위측전원공급선에 접속되고, 제3nMIS트란지스터(932)의 소스가 저전위측전원공급선에 접속되고, 그 제3pMIS트란지스터에 게이트와 그 제3nMIS트란지스터이 게이트가 공통으로 접속되어서 입력단으로 되고, 그 입력단에 그 배타적부정논리화회로의 출력단이 접속되고, 그 제3pMIS트란지스터의 드레인과, 그 제3nMIS트란지스터의 드레인이 공통으로 접속되어서 출력단으로 된 그 CMIS인버터(935)와를 가지고, 그 제2CMIS인버터의 출력단에서 그 제1입력(R)과 그 제2입력(S)과의 배타적논리화(X)가 출력되는 것을 특징으로 하는 배타적논리화회로.
  63. 제60의 배타적논리화회로와, 제3pMIS트란지스터(931)의 소스가 고전위측전원공급선에 접속되고, 제3nMIS트란지스터(932)의 소스가 저전위측전원공급선에 접속되고, 그 제3pMIS트란지스터의 게이트와 그 제3nMIS트란지스터의 게이트가 공통으로 접속되어서 입력단으로 되고, 그 입력단에 그 배타적논리화회로의 출력단이 접속되고, 그 제3pMIS트란지스터이 드레인과 그 제3nMIS트란지스터의 드레인이 공통으로 접속되어서 출력단으로 되고, 제2CMIS인버터(935)와를 가지고, 그 제2CMIS버터의 그 출력단에서 그 제1입력(R)과 그 제2입력(S)과의 배타적부정논리화(＊X)가 출력되는 것을 특징으로 하는 배타적부정논리화회로.
  64. 제1pMIS트란지스터(940)의 소스가 고전위측전원공급선에 접속되고, 그 제1pMIS트란지스터이 드레인이 제2nMIS트란지스터(941)를 개입하여 제1nMIS트란지스터(942)의 드레인에 접속되고, 그 제1nMIS트란지스터의 소스가 제4nMIS트란지스터(943)를 개입하여 저전위측전원공급선에 접속된 제1직렬회로와, 제3nMIS트란지스터(945)의 드레인이 제2pMIS트란지스터(944)를 개입하여 그 고전위측전원공급선 Vcc에 접속되고, 그 제3nMIS트란지스터의 소스가 제3pMIS트란지스터(946)소스에 접속되고, 그 제3pMIS트란지스터의 드레인이 제4pMIS트란지스터(947)를 개입하여 그 저전위측전원공급선에 접속된 제2직렬회로와를 가지고, 그 제1nMIS트란지스터, 그 제3nMIS트란지스터, 그 제1pMIS트란지스터와 그 제3pMIS트란지스터의 게이트가 서로 공통으로 접속되어서 이에 제1입력(R)이 공급되고, 그 제2nMIS트란지스터 , 그 제4nMIS트란지스터, 그 제2pMIS트란지스터와 그 제4pMIS트란지스터와 게이트가 서로 공통으로 접속되어서 이에 제2입력(S)이 공급되고, 그 제2nMIS트란지스터의 소스와 그 제3nMIS트란지스터의 소스가 서로 공통으로 접속되어서 이로부터 그 제1입력과 그 2입력과의 배타적논리화(X)가 출력되는 것을 특징으로 하는 배타적논리화회로.
  65. 메모리셀의 콘트롤게이트(CG)에 그 메모리셀의 차넬의 전압에 대하여 부인 전압을 인가함으로써 기억정보의 소거를 하는 플래쉬메모리의 소거방법에 있어서, 전기 콘트롤게이트(CG)에 인가하는 부전압을 전기 차넬에 인가하는 차넬전압에 대하여 일정치가 되도록 규제하는 것을 특징으로 하는 플래쉬메모리의 소거방법.
  66. 메모리셀의 콘트롤게이트(CG)에 그 메모리셀의 차넬의 전압에 대하여 부인 전압을 인가함으로써 기억정보의 소거를 하는 프래쉬메모리의 소거방법에 있어서, 전기 콘트롤게이트(CG)에 인가하는 부전압을 기준전압에 대하여 일정치로 되도록 규제함과 아울러 전기 차넬에 인가되는 차넬전압을 전기 기준전압에 대하여 일정치가 되도록 규제하는 것을 특징으로 하는 플래쉬메모리의 소거방법.
  67. 메모리셀의 콘트롤게이트(CG)에 그 메모리셀의 소스(S)의 전압에 대하여 부인 전압을 인가함으로써 기억정보와 소거를 하는 플래쉬메모리의 소거방법에 있어서, 전기 콘크롤게이트(CG)에 인가하는 부전압을 전기소스(S)에 인가되는 소스전압에 대하여 일정치가 되도록 규제하는 것을 특징으로 하는 플래쉬메모리.
  68. 메모리셀의 콘트롤게이트(CG)에 그 메모리셀이 소스(S)의 전압에 대하여 부인전압을 인가함으로써 기억정보의 소거를 하는 플래쉬메모리의 소거방법에 있어서, 전기 콘트롤게이트(CG)에 인가하는 부전압을 기준전압에 대하여 일정치가 되도록 규제함과 아울러 전기 소스(S)에 인가되는 소스전압을 전기 기준전압에 대하여 일정치가 되도록 규제하는 것을 특징으로 하는 플래쉬메모리의 소거방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930702211A 1991-12-09 1992-12-09 소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로 KR970003809B1 (ko)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
JP91-324701 1991-12-09
JP32470191A JP3281008B2 (ja) 1991-12-09 1991-12-09 半導体記憶装置
JP34657191A JPH05182483A (ja) 1991-12-27 1991-12-27 不揮発性半導体記憶装置
JP91-346571 1991-12-27
JP467892A JPH05189984A (ja) 1992-01-14 1992-01-14 不揮発性半導体記憶装置
JP92-4678 1992-01-14
JP6414392 1992-03-19
JP92-64143 1992-03-19
JP92-145300 1992-06-05
JP4145300A JPH05343985A (ja) 1992-06-05 1992-06-05 排他的論理和／排他的否定論理和回路
JP92-154958 1992-06-15
JP15495892 1992-06-15
JP25659492A JP3182917B2 (ja) 1992-09-25 1992-09-25 負電圧バイアス回路及び半導体記憶装置
JP92-256594 1992-09-25
JP92-299987 1992-11-10
JP29998792A JP3119740B2 (ja) 1992-11-10 1992-11-10 半導体メモリの内部電源切換え回路
PCT/JP1992/001608 WO1993012525A1 (en) 1991-12-09 1992-12-09 Flash memory improved in erasing characteristic, and circuit therefor

Publications (2)

Publication Number Publication Date
KR930703518A true KR930703518A (ko) 1993-11-30
KR970003809B1 KR970003809B1 (ko) 1997-03-22

Family

ID=27571540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930702211A KR970003809B1 (ko) 1991-12-09 1992-12-09 소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로

Country Status (5)

Country Link
US (7) US5608670A (ko)
EP (7) EP0961290B1 (ko)
KR (1) KR970003809B1 (ko)
DE (4) DE69232807T2 (ko)
WO (1) WO1993012525A1 (ko)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839819B2 (ja) 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
TW271011B (ko) 1994-04-20 1996-02-21 Nippon Steel Corp
DE69426817T2 (de) * 1994-06-07 2001-08-02 St Microelectronics Srl Fertigungprüfungsverfahren von Flash-EEPROM-Vorrichtungen
WO1996023307A1 (en) * 1995-01-26 1996-08-01 Macronix International Co., Ltd. Decoded wordline driver with positive and negative voltage modes
DE69517948T2 (de) * 1995-02-28 2001-03-08 Cons Ric Microelettronica Schaltkreis zum Vorspannen von epitaxialen Gebieten
JP3145894B2 (ja) * 1995-03-10 2001-03-12 日本電気株式会社 電気的に書込み・消去可能な不揮発性半導体記憶装置
EP0798735B1 (en) * 1996-03-29 2004-07-28 STMicroelectronics S.r.l. Row decoding circuit for a semiconductor non-volatile electrically programmable memory, and corresponding method
JP3094913B2 (ja) * 1996-06-19 2000-10-03 日本電気株式会社 半導体回路
US5818757A (en) * 1996-07-22 1998-10-06 Invox Technology Analog and multi-level memory with reduced program disturb
WO1998010471A1 (en) * 1996-09-05 1998-03-12 Macronix International Co., Ltd. Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes
JP3114797B2 (ja) * 1996-09-26 2000-12-04 日本電気株式会社 不揮発性半導体記憶装置
US5847442A (en) * 1996-11-12 1998-12-08 Lucent Technologies Inc. Structure for read-only-memory
DE69733603D1 (de) * 1997-01-23 2005-07-28 St Microelectronics Srl NMOS, negative Ladungspumpe
JP3191861B2 (ja) * 1997-01-30 2001-07-23 日本電気株式会社 不揮発性半導体メモリ装置及びその消去方法
KR100323970B1 (ko) * 1997-02-12 2002-03-08 박세광 비휘발성메모리구조
JP2964982B2 (ja) * 1997-04-01 1999-10-18 日本電気株式会社 不揮発性半導体記憶装置
US5972745A (en) * 1997-05-30 1999-10-26 International Business Machines Corporation Method or forming self-aligned halo-isolated wells
JP3765163B2 (ja) * 1997-07-14 2006-04-12 ソニー株式会社 レベルシフト回路
US5828605A (en) * 1997-10-14 1998-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Snapback reduces the electron and hole trapping in the tunneling oxide of flash EEPROM
JP3175665B2 (ja) * 1997-10-24 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置のデータ消去方法
EP0979489B1 (en) * 1997-12-05 2004-10-06 Macronix International Co., Ltd. Memory driver with variable voltage modes
IT1298819B1 (it) * 1998-03-27 2000-02-02 Sgs Thomson Microelectronics Circuito di commutazione
KR19990082845A (ko) * 1998-04-01 1999-11-25 클라크 3세 존 엠. 저전압 환경에서 프로그램 가능 및 소거 가능한 단일 폴리 ｅｅｐｒｏｍ 셀 및 그 프로그래밍, 소거, 판독 방법
JPH11328986A (ja) * 1998-05-12 1999-11-30 Nec Corp 半導体記憶装置およびそのマルチライト方法
KR19990088517A (ko) * 1998-05-22 1999-12-27 마 유에 예일 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법
US6445141B1 (en) * 1998-07-01 2002-09-03 Everbrite, Inc. Power supply for gas discharge lamp
US6044020A (en) * 1998-07-28 2000-03-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a row decoder circuit
JP2000057766A (ja) 1998-08-11 2000-02-25 Mitsubishi Electric Corp 昇圧電圧駆動回路およびそれを用いた半導体記憶装置
US6111286A (en) * 1998-10-22 2000-08-29 Worldwide Semiconductor Manufacturing Corporation Low voltage low power n-channel flash memory cell using gate induced drain leakage current
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
JP2000182387A (ja) * 1998-12-14 2000-06-30 Global Alliance Kk 不揮発性メモリー
US6091635A (en) * 1999-03-24 2000-07-18 Worldwide Semiconductor Manufacturing Corporation Electron injection method for substrate-hot-electron program and erase VT tightening for ETOX cell
US6667506B1 (en) 1999-04-06 2003-12-23 Peregrine Semiconductor Corporation Variable capacitor with programmability
US6690056B1 (en) 1999-04-06 2004-02-10 Peregrine Semiconductor Corporation EEPROM cell on SOI
US6181599B1 (en) 1999-04-13 2001-01-30 Sandisk Corporation Method for applying variable row BIAS to reduce program disturb in a flash memory storage array
JP3955733B2 (ja) * 1999-04-22 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6198662B1 (en) * 1999-06-24 2001-03-06 Amic Technology, Inc. Circuit and method for pre-erasing/erasing flash memory array
EP1063653B1 (en) * 1999-06-24 2004-11-17 STMicroelectronics S.r.l. Nonvolatile memory device, in particular of flash type
US6137727A (en) * 2000-01-24 2000-10-24 Advanced Micro Devices, Inc. Reduction of oxide stress through the use of forward biased body voltage
JP3775963B2 (ja) * 2000-02-02 2006-05-17 シャープ株式会社 不揮発性半導体メモリ装置の消去方式
US6351428B2 (en) * 2000-02-29 2002-02-26 Micron Technology, Inc. Programmable low voltage decode circuits with ultra-thin tunnel oxides
US6605961B1 (en) 2000-02-29 2003-08-12 Micron Technology, Inc. Low voltage PLA's with ultrathin tunnel oxides
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
JP3502015B2 (ja) * 2000-06-05 2004-03-02 沖電気工業株式会社 半導体記憶装置
US6713791B2 (en) * 2001-01-26 2004-03-30 Ibm Corporation T-RAM array having a planar cell structure and method for fabricating the same
US6407953B1 (en) 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6504416B1 (en) * 2001-08-14 2003-01-07 Stmicroelectronics, Inc. High linearity, low power voltage controlled resistor
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
US7064984B2 (en) * 2002-01-16 2006-06-20 Micron Technology, Inc. Circuit and method for reducing leakage current in a row driver circuit in a flash memory during a standby mode of operation
EP1359591B1 (en) * 2002-04-30 2006-07-05 STMicroelectronics S.r.l. Method for reducing spurious erasing during programming of a nonvolatile nrom
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US20040175008A1 (en) * 2003-03-07 2004-09-09 Hans-Ueli Roeck Method for producing control signals, method of controlling signal and a hearing device
US8027495B2 (en) 2003-03-07 2011-09-27 Phonak Ag Binaural hearing device and method for controlling a hearing device system
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
JP3762385B2 (ja) * 2003-04-28 2006-04-05 株式会社東芝 不揮発性半導体記憶装置
DE10320874B4 (de) * 2003-05-09 2014-01-09 Qimonda Ag Integrierter Halbleiterspeicher mit einem Transistor verringerter Gate-Oxiddicke
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
DE10352785A1 (de) 2003-11-12 2005-06-02 Infineon Technologies Ag Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich
JP4383159B2 (ja) * 2003-12-25 2009-12-16 Ｎｅｃエレクトロニクス株式会社 チャージポンプ回路
KR100559715B1 (ko) * 2004-02-25 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 방법
DE112004002859B4 (de) * 2004-05-12 2011-07-14 Spansion LLC (n.d.Ges.d. Staates Delaware), Calif. Halbleitervorrichtung und Steuerverfahren für diese
KR100587683B1 (ko) * 2004-06-07 2006-06-08 삼성전자주식회사 불휘발성 반도체 메모리 장치에서의 고전압 발생회로
US9842629B2 (en) 2004-06-25 2017-12-12 Cypress Semiconductor Corporation Memory cell array latchup prevention
US7773442B2 (en) * 2004-06-25 2010-08-10 Cypress Semiconductor Corporation Memory cell array latchup prevention
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) * 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
KR100612944B1 (ko) * 2005-04-29 2006-08-14 주식회사 하이닉스반도체 반도체 소자
US7161841B1 (en) * 2005-06-29 2007-01-09 Actel Corporation Method for erasing programmable interconnect cells for field programmable gate arrays using reverse bias voltage
US7397699B2 (en) * 2005-07-27 2008-07-08 Atmel Corporation Channel discharging after erasing flash memory devices
ITMI20051578A1 (it) * 2005-08-12 2007-02-13 St Microelectronics Srl Circuito decodificatore di riga per memorie non volatili programmabili e cancellabili elettricamente
US7285986B2 (en) * 2005-08-22 2007-10-23 Micron Technology, Inc. High speed, low power CMOS logic gate
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7242219B1 (en) * 2005-09-08 2007-07-10 Advanced Micro Devices, Inc. Circuit for parity tree structure
JP2007207380A (ja) * 2006-02-03 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置
JP2009526461A (ja) * 2006-02-09 2009-07-16 エヌエックスピー ビー ヴィ 電圧供給源のパワーダウン状態を検出するための回路装置及び方法
JP4936749B2 (ja) * 2006-03-13 2012-05-23 株式会社東芝 半導体記憶装置
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
US7692973B2 (en) 2006-03-31 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
DE102006023933A1 (de) * 2006-05-19 2007-11-29 Atmel Germany Gmbh Speichervorrichtung und Verfahren zur Programmierung einer nicht-flüchtigen Speichermatrix
US7855417B2 (en) * 2006-08-07 2010-12-21 Ememory Technology Inc. Non-volatile memory with a stable threshold voltage on SOI substrate
JP5052113B2 (ja) * 2006-12-13 2012-10-17 株式会社東芝 半導体集積回路装置
US7557614B1 (en) 2008-07-15 2009-07-07 International Business Machines Corporation Topology for a n-way XOR/XNOR circuit
US7969804B1 (en) 2008-09-22 2011-06-28 Cypress Semiconductor Corporation Memory architecture having a reference current generator that provides two reference currents
US8139436B2 (en) 2009-03-17 2012-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
US8638636B2 (en) * 2009-09-21 2014-01-28 Macronix International Co., Ltd. Word line decoder circuit apparatus and method
WO2011148617A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 半導体装置及びその駆動方法
KR101824027B1 (ko) 2011-02-01 2018-01-31 삼성전자 주식회사 로우 디코더 및 비휘발성 메모리 장치
TWI477788B (zh) * 2012-04-10 2015-03-21 Realtek Semiconductor Corp 偵測發光二極體短路的方法及其裝置
JP5626812B2 (ja) * 2012-08-30 2014-11-19 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6207838B2 (ja) * 2013-01-18 2017-10-04 サイプレス セミコンダクター コーポレーション 半導体記憶装置
US9443990B2 (en) * 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
US20160005749A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Series ferroelectric negative capacitor for multiple time programmable (mtp) devices
JP6495024B2 (ja) * 2015-01-29 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US9349707B1 (en) 2015-01-30 2016-05-24 Invensas Corporation Contact arrangements for stackable microelectronic package structures with multiple ranks
CN105207665B (zh) * 2015-09-23 2017-11-14 中国石油大学(北京) Mos管驱动式隔离泄放电路
US11144316B1 (en) 2018-04-17 2021-10-12 Ali Tasdighi Far Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning
US10915298B1 (en) 2019-10-08 2021-02-09 Ali Tasdighi Far Current mode multiply-accumulate for compute in memory binarized neural networks
US11610104B1 (en) 2019-12-30 2023-03-21 Ali Tasdighi Far Asynchronous analog accelerator for fully connected artificial neural networks
US11615256B1 (en) 2019-12-30 2023-03-28 Ali Tasdighi Far Hybrid accumulation method in multiply-accumulate for machine learning
US11170837B1 (en) * 2020-04-28 2021-11-09 Micron Technology Identifying high impedance faults in a memory device
RU2745398C1 (ru) * 2020-10-27 2021-03-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный логический элемент И/ИЛИ
RU2760206C1 (ru) * 2021-03-31 2021-11-22 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» Триггерный логический элемент НЕ/ИЛИ/И/ИЛИ-НЕ/И-НЕ

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49126249A (ko) * 1973-04-04 1974-12-03
JPS50140255A (ko) * 1974-04-30 1975-11-10
JPS5754307B2 (ko) * 1974-04-30 1982-11-17
US4094012A (en) * 1976-10-01 1978-06-06 Intel Corporation Electrically programmable MOS read-only memory with isolated decoders
NL7612223A (nl) * 1976-11-04 1978-05-08 Philips Nv Geintegreerde schakeling.
US4360744A (en) * 1979-06-01 1982-11-23 Taylor Brian E Semiconductor switching circuits
US4289982A (en) * 1979-06-28 1981-09-15 Motorola, Inc. Apparatus for programming a dynamic EPROM
JPS5833638B2 (ja) * 1979-09-21 1983-07-21 株式会社日立製作所 メモリ装置
JPS5948567B2 (ja) * 1979-12-29 1984-11-27 富士通株式会社 シュミット・トリガ回路
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
JPS57124942A (en) * 1981-01-26 1982-08-04 Nec Corp Logical circuit
US4424460A (en) * 1981-07-14 1984-01-03 Rockwell International Corporation Apparatus and method for providing a logical exclusive OR/exclusive NOR function
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4511811A (en) * 1982-02-08 1985-04-16 Seeq Technology, Inc. Charge pump for providing programming voltage to the word lines in a semiconductor memory array
US4541067A (en) * 1982-05-10 1985-09-10 American Microsystems, Inc. Combinational logic structure using PASS transistors
US4446536A (en) * 1982-06-21 1984-05-01 Mcdonnell Douglas Corporation Complementary metal oxide semiconductors address drive circuit
JPS59124095A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体記憶装置
JPS6020394A (ja) * 1983-07-14 1985-02-01 Ricoh Co Ltd 電源切換回路
US4591738A (en) * 1983-10-27 1986-05-27 International Business Machines Corporation Charge pumping circuit
JPS60113397A (ja) * 1983-11-24 1985-06-19 Fujitsu Ltd プログラマブルリ−ドオンリメモリ装置
US4599707A (en) * 1984-03-01 1986-07-08 Signetics Corporation Byte wide EEPROM with individual write circuits and write prevention means
JPS60211699A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd 半導体集積回路装置
US4774421A (en) * 1984-05-03 1988-09-27 Altera Corporation Programmable logic array device using EPROM technology
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS61186019A (ja) * 1985-02-13 1986-08-19 Toshiba Corp Ｅ↑２ｐｒｏｍ
US4694430A (en) * 1985-03-21 1987-09-15 Sprague Electric Company Logic controlled switch to alternate voltage sources
US4761764A (en) * 1985-04-18 1988-08-02 Nec Corporation Programmable read only memory operable with reduced programming power consumption
US4628214A (en) * 1985-05-22 1986-12-09 Sgs Semiconductor Corporation Back bias generator
US4769787A (en) * 1985-07-26 1988-09-06 Hitachi, Ltd. Semiconductor memory device
US4939558A (en) * 1985-09-27 1990-07-03 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor
US4804637A (en) * 1985-09-27 1989-02-14 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
JPS62229599A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 不揮発性半導体記憶装置
US4797899A (en) * 1986-12-15 1989-01-10 Maxim Integrated Products, Inc. Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver
JPH0632230B2 (ja) * 1987-03-31 1994-04-27 株式会社東芝 半導体不揮発性記憶装置
JPH0748310B2 (ja) * 1987-04-24 1995-05-24 株式会社東芝 半導体集積回路
KR890005159B1 (ko) * 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
JPS63290018A (ja) * 1987-05-21 1988-11-28 Mitsubishi Electric Corp 論理回路
US5008856A (en) * 1987-06-29 1991-04-16 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JPH0766675B2 (ja) * 1987-07-14 1995-07-19 株式会社東芝 プログラマブルｒｏｍ
US5175704A (en) * 1987-07-29 1992-12-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
EP0441409B1 (en) * 1987-07-29 1993-10-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US4967394A (en) * 1987-09-09 1990-10-30 Kabushiki Kaisha Toshiba Semiconductor memory device having a test cell array
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
FR2622038B1 (fr) * 1987-10-19 1990-01-19 Thomson Semiconducteurs Procede de programmation des cellules memoire d'une memoire et circuit pour la mise en oeuvre de ce procede
JPH01158777A (ja) * 1987-12-15 1989-06-21 Sony Corp フローティングゲート型不揮発性メモリ
US5253200A (en) * 1987-12-15 1993-10-12 Sony Corporation Electrically erasable and programmable read only memory using stacked-gate cell
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
US4820941A (en) * 1988-02-01 1989-04-11 Texas Instruments Incorporated Decoder driver circuit for programming high-capacitance lines
US4862019A (en) * 1988-04-20 1989-08-29 Texas Instruments Incorporated Single-level poly programmable bit circuit
JP2644270B2 (ja) * 1988-04-25 1997-08-25 株式会社日立製作所 半導体記憶装置
JP2638916B2 (ja) * 1988-04-25 1997-08-06 日本電気株式会社 不揮発性半導体記憶装置
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
JP2513795B2 (ja) * 1988-07-22 1996-07-03 沖電気工業株式会社 Ｍｏｓ型半導体記憶装置
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
US4823318A (en) * 1988-09-02 1989-04-18 Texas Instruments Incorporated Driving circuitry for EEPROM memory cell
JPH0271499A (ja) * 1988-09-06 1990-03-12 Hitachi Ltd 半導体記憶装置
DE3934303C2 (de) * 1988-10-15 2001-01-25 Sony Corp Adreßdecoder für nichtflüchtige Speicher
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
US5265052A (en) * 1989-07-20 1993-11-23 Texas Instruments Incorporated Wordline driver circuit for EEPROM memory cell
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
US5097444A (en) * 1989-11-29 1992-03-17 Rohm Corporation Tunnel EEPROM with overerase protection
JPH03203097A (ja) * 1989-12-28 1991-09-04 Nec Corp 半導体記憶装置
US4975883A (en) * 1990-03-29 1990-12-04 Intel Corporation Method and apparatus for preventing the erasure and programming of a nonvolatile memory
EP0453812B1 (en) * 1990-04-23 1997-05-28 Texas Instruments Incorporated Worldline driver circuit for nonvolatile memory cell array
JPH0426995A (ja) * 1990-05-18 1992-01-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5200919A (en) * 1990-06-29 1993-04-06 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell with a selectable threshold voltage and methods for its use
JPH04159696A (ja) * 1990-10-22 1992-06-02 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5235544A (en) * 1990-11-09 1993-08-10 John Caywood Flash EPROM cell and method for operating same
KR100257661B1 (ko) * 1991-01-17 2000-06-01 윌리엄 비. 켐플러 불휘발성 메모리 셀 구조물 및 그 형성 방법
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
US5157280A (en) * 1991-02-13 1992-10-20 Texas Instruments Incorporated Switch for selectively coupling a power supply to a power bus
US5270979A (en) * 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US5251169A (en) * 1991-05-06 1993-10-05 Lattice Semiconductor Corporation Non-volatile erasable and programmable interconnect cell
US5157281A (en) * 1991-07-12 1992-10-20 Texas Instruments Incorporated Level-shifter circuit for integrated circuits
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
US5369609A (en) * 1992-03-13 1994-11-29 Silicon Storage Technology, Inc. Floating gate memory array with latches having improved immunity to write disturbance, and with storage latches
US5289411A (en) * 1992-03-13 1994-02-22 Silicon Storage Technology, Inc. Floating gate memory array device having improved immunity to write disturbance
US5379253A (en) * 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
US5315188A (en) * 1992-11-02 1994-05-24 Samsung Electronics Co., Ltd. High voltage switching circuit
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure
US5335200A (en) * 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
JP3342730B2 (ja) * 1993-03-17 2002-11-11 富士通株式会社 不揮発性半導体記憶装置
JP2839819B2 (ja) * 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
US5416738A (en) * 1994-05-27 1995-05-16 Alliance Semiconductor Corporation Single transistor flash EPROM cell and method of operation

Also Published As

Publication number Publication date
EP1168365A2 (en) 2002-01-02
EP0961290A2 (en) 1999-12-01
EP0961290B1 (en) 2001-11-14
DE69232211D1 (de) 2001-12-20
US5608670A (en) 1997-03-04
EP1168362A3 (en) 2004-09-29
DE69232211T2 (de) 2002-06-27
DE69231751D1 (de) 2001-04-26
US5770963A (en) 1998-06-23
EP0570597A1 (en) 1993-11-24
EP1168365A3 (en) 2004-09-29
DE69231751T2 (de) 2001-06-28
EP0961289A3 (en) 2000-02-02
US5619450A (en) 1997-04-08
EP1168362A2 (en) 2002-01-02
EP0954102A1 (en) 1999-11-03
EP0570597B1 (en) 2001-03-21
DE69232807T2 (de) 2003-02-20
DE69900372D1 (de) 2001-11-29
EP0961289B1 (en) 2002-10-02
US5592419A (en) 1997-01-07
EP0961290A3 (en) 2000-02-02
KR970003809B1 (ko) 1997-03-22
EP0570597A4 (en) 1998-11-11
EP0961289A2 (en) 1999-12-01
EP0944094B1 (en) 2001-10-24
DE69900372T2 (de) 2002-05-29
DE69232807D1 (de) 2002-11-07
US5631597A (en) 1997-05-20
WO1993012525A1 (en) 1993-06-24
EP0944094A2 (en) 1999-09-22
EP0944094A3 (en) 1999-11-03
US5640123A (en) 1997-06-17
US5576637A (en) 1996-11-19

Similar Documents

Publication Publication Date Title
KR930703518A (ko) 소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로
US5901083A (en) Nonvolatile semiconductor memory device
US6600679B2 (en) Level shifter for converting a voltage level and a semiconductor memory device having the level shifter
KR100377493B1 (ko) 전압 레벨 변환 회로 및 이것을 이용한 반도체 기억 장치
US5265052A (en) Wordline driver circuit for EEPROM memory cell
US7257031B2 (en) Circuit arrangement and method for switching high-voltage signals by means of low-voltage signals
US4710900A (en) Non-volatile semiconductor memory device having an improved write circuit
EP0374936B1 (en) Nonvolatile semiconductor memory system
US5287536A (en) Nonvolatile memory array wordline driver circuit with voltage translator circuit
JP3451118B2 (ja) 半導体不揮発性記憶装置
US6031761A (en) Switching circuit having an output voltage varying between a reference voltage and a negative voltage
CN110197694B (zh) 位准移位器与半导体装置
US4635229A (en) Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit
US6477092B2 (en) Level shifter of nonvolatile semiconductor memory
EP0710959A2 (en) Semiconductor device equipped with simple stable switching circuit for selectively supplying different power voltages
US5917354A (en) Circuit for resetting output of positive/negative high voltage generating circuit to VCC/VSS
US6166982A (en) High voltage switch for eeprom/flash memories
JP3362661B2 (ja) 不揮発性半導体記憶装置
US5896319A (en) Current control circuit and non-volatile semiconductor memory device having the same
JP2010198731A (ja) 半導体記憶装置
KR940005695B1 (ko) 불휘발성 기억소자의 로우 디코더 회로
EP0453812B1 (en) Worldline driver circuit for nonvolatile memory cell array
JP3775927B2 (ja) 電圧発生回路を備えた不揮発性半導体記憶装置及びその電圧発生制御方法
KR100399975B1 (ko) 포지티브 챠지 펌핑 전압 스위칭 회로 및 그를 이용한플래쉬 메모리의 로우 디코더 회로
JP3169457B2 (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090311

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee