KR940006141A - 불휘발성 반도체 메모리시스템 - Google Patents

불휘발성 반도체 메모리시스템 Download PDF

Info

Publication number
KR940006141A
KR940006141A KR1019930011224A KR930011224A KR940006141A KR 940006141 A KR940006141 A KR 940006141A KR 1019930011224 A KR1019930011224 A KR 1019930011224A KR 930011224 A KR930011224 A KR 930011224A KR 940006141 A KR940006141 A KR 940006141A
Authority
KR
South Korea
Prior art keywords
address
refresh
memory cell
floating gate
register
Prior art date
Application number
KR1019930011224A
Other languages
English (en)
Other versions
KR960011958B1 (ko
Inventor
기요미 나루케
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940006141A publication Critical patent/KR940006141A/ko
Application granted granted Critical
Publication of KR960011958B1 publication Critical patent/KR960011958B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명에 따른 불휘발성 반도체 메모리시스템은, 동일한 열에 배열된 부유게이트 메모리셀 트랜지스터(MC)의 드레인에 연결된 다수의 비트선(BL)과 동일한 행의 상기 부유게이트 메모리셀 트랜지스터(MC)의 제어게이트에 연결된 다수의 워드선(WL)을 구비한 매트릭스 형태로 배열된 다수의 부유게이트 메모리셀 트랜지스터(MC)를 갖춘 메모리셀 어레이(1)와, 상기 부유게이트 메모리셀 트랜지스터(MC)에 저장된 데이터를 주기적으로 리플래싱하기 위한 리플래시 수단(2,3)을 구비하여 이루어진 것을 특징으로 한다.

Description

불휘발성 반도체 메모리시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 따른 불휘발성 메모리시스템의 구성도.
제2도는 제1도에 나타낸 불휘발성 반도체 메모리장치의 회로도.
제3도는 제2도에 나타낸 메모리셀 트랜지스터의 단면도.
제4도는 제3도에 나타낸 메모리셀 트랜지스터의 임계치 전압 분포도.
제5도는 다양한 모드에 있어서 소오스와 드레인 및 제어게이트에 전압의 적용을 나타낸 테이블.

Claims (10)

  1. 퐁일한 열에 때열된 부유게이트 메모리셀 트랜지스터(MC)의 드레인(106)에 연결된 다수의 비트선(BLI∼BL2048)과 동일한 행의 상기 부유게이트 메르_리셀 트랜지스터(MC)의 제어게이트(175)에 연결된 다수의 워트선(WLI ∼WL4096)을 구비한 매트릭스형 태로 배 열된 다수의 부유게 이 트 메모 리 셀 트랜 지 스터 (MC) 를 갖춘 메모리 셀 어레이 (1)와. 상기 부유게이트 메모리셀 트랜지스터 (MC)에 저장된 데이터를 주기적으로 리플래싱하기 위한 리프래시 수단을 구비하여 이루어진 것을 특징으로 하는 불휘발성 반도테 메모리시스템.
  2. 제항에 있어서, 상기 리플래시 수단이 상기 메모리셀 트랜지스터 (MC)로부터 독출된 데이터를 일시적으로 저장하기 위 해 상기 비트선 (BLI∼BL2048)에 연결된 레지스터 수단 (2)과. 상기 부유게 이트 메모리 셀 트랜 지스터로부터의 데이터를 독출하는 단계와, 상기 레지스터 수단(2)에 상기 데이터를 저장하는 단계 및, 상기 데이터를 상기 부유게 이트 메모리셀 트랜 지스터 (MC)에 오버 -프고그래 밍하는 단계로 이루어진 상기 리플래시 동작글 제어곯기 위한 리플래시 제"i수단(3)을 구비7'7여 이루어진 것을 특징으로 하는 불휘밭성 반도테 메모리시스뎀.
  3. 제2항에 있어서, 상기 곡플쓸시 771어수단(3)은 상피 리플래시 동작이 수행되는 메모리씰 트랜지스더를 지성 하는 어드레스를 저 장하기 위 한 어드레스 카운터(32)를 더 구비하여 이루어 진 것을 특징 으로 하는 불휘 발성 반도체 메모리 시스템.
  4. 제3항에 있어서, 상기 리플래시 제어수단(3)이 상기 어드레스 카운터 (32)에 대한 백-입 어트레스 데이터를 저장하기 위찬 불휘발성 어드레스 레지스터 (33)를 더구비하여 이루어진 것을 특징으로 하는 불휘발성 반도테 메모리 시스템.
  5. 제4항에 있어서, 상기 리플래시 제어수단(3)은 파워 다운전에 상기 어드레스 네이터를 상기 불휘발성 어드레스 레지스터수단에 저장하는 제1제어신호와. 상기 불휘발성 어드떼스 레지스터 (33)에 저장된 상기 어드레스 데이터를 상기 어드레스 카운터 (32)에 전송하기 위한 제2제어신호를 발갱시키는 것을 특징으로 하는 불휘발성 반도테 메모리 시스템.
  6. 제4항에 있어서, 상기 리플래시 동작과 전력 손실의 경우 및 연속적인 전력 닥귀후, 상기 리플래시, 제어수단(3)은 상기 불휘발성 틴드레스 레지스떠 (33)에 저장된 어드레스 데이터를 상기 어드레스 카운터 (33)로 전송하는 제어신호를 발생시키는 것을 특징으로 하는 불휘발성 반도테 메모리시스템.
  7. 제3항에 있어서, 상기 메모리셀 어레이 (1)가 각각 동시에 리플래시되는 다수의 메모리셀을 구비한 다수리 소거블록(EBI∼EB2078)을 구비하여 이루어지고. 각 소거블록(EBI∼EB2048)이 상기 어드레스 카운터 (32)의 각 어드레스에 대응하는 것을 특징으로 하는 불위발성 반도테 메모리시스템.
  8. 제7항에 있어서, 상기 리플래시 제어수단(3)이 상기 어드레스 카운터 (32)711 대한 백-업 어드레스 데이터를 저장하기 위한 불쥐발섯, 어드레스 네지스떠 (37)-:· 더 구비하며 비루어진 것을 특징으로 하는 불휘발성 반도테 메모리 시 스템.
  9. 제7항에 있어서, 상기 리플래시 제린수단(3)이 파워 다운전에 상기 어드레스 데이터를 상기 불휘발성 어드레스 레지스터수단에 저장하는 제1제어신호차. 상기 불힌발긍 어드레스 렉지스틴 (33)에 저장된 상기 어드레스 데어터를 상기 어드레스 카운터(32)에 전송하는 제2제어 신호를 발생시 곡는 것을 특징으로 하는 불휘발성 반도테 메모리 시스템.
  10. 제7항에 있어서, 상기 리플래시 동작과 전력 손실의 경우 및 연속적인 전력복귀후, 상기 리플래시 제어수단(3)은 상기 불휘발성 틴드레스 레지스터(33)에 저장된 띤드레스 데이터를 상기 어드레스 카운터(32)로 전송하는 제어신호를 발생시키는 것을 특징으로 하는 발휘발성 반도테 메모리시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011224A 1992-06-19 1993-06-19 다수의 소거블록을 갖춘 불휘발성 반도체 메모리시스템 KR960011958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-160567 1992-06-19
JP16056792A JPH065823A (ja) 1992-06-19 1992-06-19 不揮発性半導体記憶装置及びその使用方法

Publications (2)

Publication Number Publication Date
KR940006141A true KR940006141A (ko) 1994-03-23
KR960011958B1 KR960011958B1 (ko) 1996-09-06

Family

ID=15717770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011224A KR960011958B1 (ko) 1992-06-19 1993-06-19 다수의 소거블록을 갖춘 불휘발성 반도체 메모리시스템

Country Status (3)

Country Link
US (2) US5375094A (ko)
JP (1) JPH065823A (ko)
KR (1) KR960011958B1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JPH065823A (ja) * 1992-06-19 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその使用方法
US5442586A (en) * 1993-09-10 1995-08-15 Intel Corporation Method and apparatus for controlling the output current provided by a charge pump circuit
FR2728380A1 (fr) * 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JPH11214640A (ja) * 1998-01-28 1999-08-06 Hitachi Ltd 半導体記憶素子、半導体記憶装置とその制御方法
KR100296329B1 (ko) 1998-10-29 2001-08-07 박종섭 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
US6928001B2 (en) 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
EP1293985B1 (en) * 2000-06-08 2007-08-15 Mitsubishi Denki Kabushiki Kaisha Data backup device and step-up/step-down power supply
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6636440B2 (en) * 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6885585B2 (en) 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
US7395404B2 (en) * 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7315916B2 (en) 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
EP1686592A3 (en) 2005-01-19 2007-04-25 Saifun Semiconductors Ltd. Partial erase verify
US8053812B2 (en) * 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7221138B2 (en) * 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7638835B2 (en) * 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US7886204B2 (en) 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
JP5145720B2 (ja) * 2007-01-31 2013-02-20 富士通セミコンダクター株式会社 チャージロス修復方法及び半導体記憶装置
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US7590001B2 (en) 2007-12-18 2009-09-15 Saifun Semiconductors Ltd. Flash memory with optimized write sector spares
WO2011097592A1 (en) * 2010-02-07 2011-08-11 Zeno Semiconductor , Inc. Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US10796755B2 (en) 2018-04-19 2020-10-06 Micron Technology, Inc. Permutation coding for improved memory cell operations
JP7212239B2 (ja) * 2018-06-05 2023-01-25 ユナイテッド・セミコンダクター・ジャパン株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書き換え方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5677985A (en) * 1979-11-26 1981-06-26 Toshiba Corp Semiconductor memory device
JPS59165300A (ja) * 1983-03-10 1984-09-18 Fujitsu Ltd メモリ障害訂正方式
JPH02257497A (ja) * 1988-12-27 1990-10-18 Nec Corp 集積回路
JPH02257498A (ja) * 1988-12-27 1990-10-18 Nec Corp 集積回路
JPH0369099A (ja) * 1989-08-08 1991-03-25 Nec Corp 半導体記憶装置
US5239505A (en) * 1990-12-28 1993-08-24 Intel Corporation Floating gate non-volatile memory with blocks and memory refresh
JPH065823A (ja) * 1992-06-19 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその使用方法

Also Published As

Publication number Publication date
KR960011958B1 (ko) 1996-09-06
US5375094A (en) 1994-12-20
JPH065823A (ja) 1994-01-14
US5465236A (en) 1995-11-07

Similar Documents

Publication Publication Date Title
KR940006141A (ko) 불휘발성 반도체 메모리시스템
US5590073A (en) Random access memory having flash memory
US7324387B1 (en) Low power high density random access memory flash cells and arrays
US7085156B2 (en) Semiconductor memory device and method of operating same
KR100282045B1 (ko) 강유전체 커패시터를 구비한 불 휘발성 다이나믹 랜덤 엑세스메모리
KR930011001A (ko) 데이터가 블록단위에서 소거될 수 있는 불휘발성 반도체 기억장치와 불휘발성 반도체 기억장치의 블록단위에서 데이터를 소거하는 방법
TW329519B (en) The non-volatile semiconductor memory device
KR950020748A (ko) 반도체 기억장치
KR920018766A (ko) 불휘발성 반도체 기억장치
KR960025730A (ko) 강유전체 메모리 장치
GB2285528A (en) Memory element, monvolatile memory, nonvolatile storage device, and method for storing information by use of the storage device
KR900019243A (ko) Nand형 메모리셀블럭을 갖춘 불휘발성 반도체기억장치
CN101656102A (zh) 半导体存储装置及其驱动方法
JPH0855484A (ja) 不揮発性強誘電体メモリ
KR960006048A (ko) 반도체 불휘발성 기억장치
CN115171750A (zh) 存储器及其访问方法、电子设备
KR910001783A (ko) 불휘발성 반도체메모리장치
JP3487753B2 (ja) 半導体記憶装置
JP2000113684A (ja) 強誘電体メモリ
US5625601A (en) DRAM page copy method
JP3913451B2 (ja) 半導体記憶装置
JP6746522B2 (ja) 半導体記憶装置
KR890008846A (ko) 불휘발성 다이나믹반도체기억장치
KR970029863A (ko) 플래시 동작시의 어레이-소스 라인, 비트라인 및 워드라인 시퀀스
KR100316241B1 (ko) 비휘발성 강유전체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 17

EXPY Expiration of term