JPH02257498A

JPH02257498A - 集積回路

Info

Publication number: JPH02257498A
Application number: JP1194772A
Authority: JP
Inventors: Takayoshi Sasaki; 隆義佐々木; Yukio Maehashi; 幸男前橋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-12-27
Filing date: 1989-07-27
Publication date: 1990-10-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は紫外線を照射することでデータ消去をする不揮
発性メモリ（以下、単にＦＲＯＭと称す）に間し、特に
リフレッシュ回路に間する。

［従来の技術］紫外線照射することによりデータの消去を行い、電気的
にデータを記憶する不揮発性メモリ（以下、ＦＲＯＭと
称す）のセルを構成する記憶素子として、浮遊ゲートと
制御ゲートの２層ゲート構造を有する電界効果トランジ
スタ（以下、メモリトランジスタと称す）がある。

第９Ａ図はメモリトランジスタの構造を示している。Ｐ
型基板７０１上には、Ｎ型拡散によってソース７０２、
及びトレイン７０３が形成されている。ソース７０２．
ドレイン７０３間には、基板７０１上にゲート酸化膜７
０４が形成される。

ゲート酸化膜７０４上には絶縁された浮遊ゲート７０５
が形成されている。さらに浮遊ゲート７０５上には、制
御ゲート７０６が形成されている。

ＧＮＤは接地で、ソース、Ｐ型基板はＧＮＤに接続され
ている。ＶＧは制御ゲート電圧、ＶＤはドレイン電圧で
ある。

第９Ｂ図はメモリトランジスタの制御ゲート電圧ＶＧと
、ドレイン電流ＩＤの関係を示している。

このメモリトランジスタは、浮遊ゲート７０５が電気的
に中性状態の時（以下、非書き込み状態と称す）には、
実線７０７に示すように、低い制御ゲート電圧ＶＧ（例
えば２Ｖ）で導通状態になり、ドレイン電流が流れる。

制御ゲート電圧ＶＧとドレイン電圧ＶＤに高電圧（例え
ば１２．５Ｖ）を加えると、浮遊ゲート７０５に電子が
注入され、制御ゲート７０６からみたメモリトランジス
タの閾値電圧が高くなる（以下、書き込み状態と称す）
ので実線７０８で示すように高い制御ゲート電圧ＶＧ（
例えば７．Ｖ）を加えなければ、導通状態にならない。

したがって、データ読み出し時に制御ゲート電圧ＶＧが
、実線７０７と実線７０８の間にあるとすると（例えば
５Ｖ）、非書き込み状態にあるメモリトランジスタはソ
ース・ドレイン間が導通し、書き込み状態にあるメモリ
トランジスタはソース・ドレイン間が導通しないので、
データの有無を区別することができる。

従来のＦＲＯＭは、このメモリトランジスタを利用した
セルを配列し、さらに、センスアンプ、書き込み読み出
し制御回路、アドレスデコーダ等によって構成されてい
た（図示せず）。

第１０図に従来のＦＲＯＭのブロック図を示す。

点線内部が集積回路内部を示している。

アドレス信号はアドレス端子群８０１に入力され、アド
レスバッファ８０２を介して、ＰＲＯＭ８０３に人力さ
れている。

リード信号ＲＤはアクティブ（“′０”）のとき、ＰＲ
ＯＭ８０３に対するデータ読み出しを指示する信号で、
外部端子８０４を介して、Ｐ　Ｒ０Ｍ８０３に入力され
る。

ライト信号ＰＲＯＧはアクティブ（０”）の時、Ｆ　Ｒ
０Ｍ８０３に対するデータ書き込みを指示する信号で、
外部端子８０５を介して、ＰＲＯＭ８０３に人力されて
いる。

データ信号はデータ端子群８０６から入出力される。

データ人出力バッフ７８０７はデータ端子群８０６に接
続され、リード信号ＲＤが“０”の時出力バッファとし
てデータ信号を出力し、ライト信号ＰＲＯＧが“０”の
時入カバツファとして動作しデータ信号を人力する。

ＰＲＯＭ８０３へのデータ信号の書き込みについて説明
する。

アドレス端子群８０１からアドレス信号を人力する。ア
ドレス信号はアドレスバッファ８０２を通してＰＲＯＭ
８０３に入力され、Ｆ　Ｒ０Ｍ８０３のアドレスを指定
する。

ライト信号ＰＲＯＧを“０″にし、データ端子群８０６
からデータ信号を人力すると、データ人出力バッフ７８
０７．ＦＲＯＭ８０３にデータ信号が入力され、指定さ
れたアドレスにデータ信号が書き込める。

ＰＲＯＭ８０３からのデータ信号の読み出しは、アドレ
ス端子群８０１からアドレス信号を入力する。アドレス
信号は、アドレスバッファ８０２を通してＰＲＯＭ８０
３に入力され、ＰＲＯＭ８０３のアドレスを指定する。

リード信号ＲＤをで”０”にすると、指定されたアドレ
スのデータ信号がＰＲＯＭ８０３から出力される。デー
タ信号は、データ人出力バツフ７８０７を通して、デー
タ信号端子群８０６より出力される。

［発明が解決しようとする課題］ＦＲＯＭのセルの構成要素であるメモリトランジスタは
、浮遊ゲートに電子を蓄積するものである。このＦＲＯ
Ｍセルによって構成されたＰＲＯＭを高温で動作すると
、浮遊ゲートに蓄積された電子は、熱エネルギーにより
励起され高エネルギー状態になり、浮遊ゲート外部に散
失する。また高温下でなくても、書き込み後から長時間
経過すれば、蓄積された電子は外部に散失する。

ひとつのセルでも電子が散失し、データの消去が起これ
ば、そのＦＲＯＭに書き込まれたデータが別の意味のデ
ータとなってしまい、このデータがプログラム命令コー
ドの場合、プログラムの暴走等の障害を起こす可能性が
大きい。

従って、高温下、及び書き込み後長時間経過した後では
ＰＲＯＭに書き込んだデータが散失されるため、自動車
電装等の特定の条件下ではＰＲＯＭを使用できないとい
う問題が生じる。

〔問題点を解決するための手段］本願第１の発明の要旨は紫外線を照射することによりデ
ータの消去を行い、電気的にデータを記憶するメモリセ
ルを含む不揮発性メモリを内蔵する集積回路において、
前記メモリセルへのデータを書き込み、またデータの読
み出しを指定するためのアドレス指示回路と、該アドレ
ス指示回路の指定するアドレスから読み出されたデータ
を保、持する保持回路と、前記メモリセルへの書き込み
データとして、前記回路の出力データか、前記集積回路
、外部のデ〒りかを選択する切り換え回路とを備え、前
記メモリセルへの書き込みデータとして前記保持回路の
出力を選択した時には、前記アドレス指示回路が指定す
る前記メモリセルの内容をリフレッシュすることを特徴
とすることであり、第２の発明の要旨は紫外線を照射す
ることによりデータの消去を行い、電気的にデータを記
憶するメモリセルを含む不揮発性メモリを内蔵する集積
回路において、前記メモリセルへデータを書き込み及び
読み出しをするためのアドレス指示回路と、該アドレス
指示回路を指定するアドレスから読み出されたデータを
前記集積回路の外部に出力する回路と、前記アドレス指
示回路の指定するアドレスから読み出されたデータを保
持する保持回路と、前記保持回路により保持されたデー
タが前記メモリセルに書き込まれたデータと異なった場
合に訂正し、前記保持されたデータを該メモリセルに書
き込まれたデータと同一にする訂正回路と、前記メモリ
セルへの書き込みデータとして、前記訂正回路の出力デ
ータか、前記集積回路外部のデータかを選択する切り換
え回路と、前記メモリセルへの書き込みデータから訂正
のため信号を生成し不揮発性メモリ内部に書き込む回路
とを備え、前記メモリセルへの書き込みデータとして前
記訂正回路の出力を選択した時には、前記アドレス指示
回路が指定する前記メモリセルの内容をリフレッシュす
ることである。

なお、第１発明に関しては、前記集積回路の周囲温度が
所定の温度状態であることを検知する回路と、周期的に
信号を発生する回路とを備え、前記集積回路の周囲の温
度が所定の温度になったことを検知した後は、前記周期
的に信号を発生する回路からの信号によって周期的に前
記メモリセルへの書き込みデータとして前記保持回路の
出力を選択し、前記アドレス指示回路が指定する前記メ
モリセルの内容をリフレッシュするようにしてもよい。

この場合、高温状態であることを検知する回路により再
書き込みを指示するので、メモリセルより読み出したデ
ータをレジスタに書き込み、このレジスタのデータを再
びメモリセルに書き込むことで、データの再書き込みが
でき、高温下でメモリセルに書き込んだデータが消去さ
れ易くなフてもデータを書き込み時のまま保持でき、使
用環境に間する制限を取り除くことができる。

［発明の作用］上述した従来のＦＲＯＭが浮遊ゲートに蓄積された電子
の散失に何ら対策を構していなかったのに対して、第１
の発明では再書き込みを指示する信号により、ＦＲＯＭ
のセルより読出したデータを−Ｈレジスタに書き込み、
このレジスタのデータを再びＦＲＯＭのセルに書き込む
ことで、データの再書き込みをし、高温下、及び長時間
経過後でもＦＲＯＭのセルに書き込んだデータの消去を
防止しており、従来使用ができなかった条件下ではＦＲ
ＯＭを使用できないという問題を解決することができる
。

さらに、第２の発明では再書き込みを指示する信号によ
り、ＰＲＯＭより読み出したデータをレジスタに書き込
み、このレジスタのデータを再びＦＲＯＭに書き込む際
に、高温下、及び長時間経過後に、読み出されたＦＲＯ
Ｍのデータが一部消去されていても、エラー訂正回路に
よってデータを訂正し、消去される前の正しいデータを
書き込むことができるので、信頼性の高いＦＲＯＭを構
成することができ、特定の条件下ではＰＲＯＭを使用で
きないという問題を解決することができる。

また、集積回路外部へデータを読み出す場合には、エラ
ー訂正回路を通さないので、そのための信号遅延がない
ので、データを高速に読み出すことができる。

［実施例］（第１実施例）第１図に第１の発明の第１実施例に係るＰＲＯＭのブロ
ック図を示す。点線内部が集積回路内部を示している。

本実施例において、ＰＲＯＭＩＯ３は、データ幅を８ビ
ツトとしている。

アドレス信号はアドレス端子群１０１に人力され、アド
レスバッファ１０２を介して、ＰＲＯＭ１０３に入力さ
れている。

リード信号ＲＤはアクティブ（０”）の時、ＰＲＯＭ１
０３に対するデータ読み出しを指示する信号で、外部端
子１０４を介して、ＰＲＯＭＩＯ３に入力される。

ライト信号ＰＲＯＧはアクティブ（”０”）の時、ＰＲ
ＯＭ１０３に対するデータ書き込みを指示する信号で、
外部端子１０５を介して、ＰＲＯＭ１０３に人力されて
いる。

データ信号はデータ端子群１０Ｂから入出力される。

データ人出力バッファ１０７はデータ端子群１０６に接
続され、リード信号ＲＤが０釘の時には、出力バッファ
としてデータ信号を出力し、ライト信号ＰＲＯＧが“０
″の時には、大力バッファとして動作しデータ信号を入
力する。

リフレッシュ信号ＲＥＦは、ＰＲＯＭのデータを再書き
込みを指示する信号で、アクティブ（１”）のとき再書
き込みを示し、外部端子１０８から入力される。

レジスタ（以下、ＲＥＧと称す）１０９はＰＲＯＭのデ
ータ信号を入力とし、リフレッシュ信号ＲＥＦが“１”
で、リード信号ＲＤが（ｇ　Ｏｊ）の時、データ信号を
ラッチし、リフレッシュ信号ＲＥＦが“１”で、ライト
信号ＷＲが“０′”の時信号を出力する。

マルチプレクサ（以下、ＭＰＸと称す）１１０はデータ
人出力バッファと、ＲＥＧ１０９の出力信号とを入力と
し、信号ＲＥＦが“θパの時、データ人出力バッファに
ＰＲＯＭ１０３のデータ信号を人出力し、信号ＲＥＦが
“１”の時、ＲＥＧ１０９の出力信号をＰＲＯＭ１０３
へデータ信号として入力する。

ＰＲＯＭ１０３へのデータ信号の書き込みについて説明
する。リフレッシュ信号ＲＥＦを“０”にし、アドレス
端子群１０１からアドレス信号を入力する。アドレス信
号は、アドレスバッファ１０２を通してＰＲＯＭ１０３
に入力され、ＰＲＯＭ１０３のアドレスを指定する。

ライト信号ＰＲＯＧを“０″にし、データ端子群１０６
からデータ信号を入力すると、データ人出力バッファ１
０７２ＭＰｘ１１０を通して、ＰＲＯＭ１０３にデータ
信号が入力され、指定されたアドレスにデータ信号が書
き込める。

ここで、マルチプレクサＭＰＸはリフレッシュ信号ＲＥ
Ｆが“０”なので、データ人出力バッファ１０７の出力
をＰＲＯＭ１０３に入力している。

ＰＲＯＭ１０３からのデータ信号の読み出しは、リフレ
ッシュ信号ＲＥＦを“０”にし、アドレス端子群からア
ドレス信号を人力する。アドレス信号は、アドレスバッ
ファ１０２を通してＰＲＯＭ１０３に人力されＰＲＯＭ
１０３のアドレスを指定する。

リード信号ＲＤを“０”にすると、指定されたアドレス
のデータ信号がＰＲＯＭ１０３から出力される。データ
信号はＭＰＸＩＩＯ，データ人出カバッファ１０７を通
して、データ信号端子群より出力される。

ここで、ＭＰＸＩＩＯはリフレッシュ信号ＲＥＦが“０
”なので、ＰＲＯＭ１０３のデータ信号出力をデータ人
出力バッファに供給している。

次に、ＰＲＯＭへデータを再書き込みする場合について
、第２図のタイミング図を参照しながら説明する。

リフレッシュ信号ＲＥＦは再書き込みを始めるとき、′
１”にする。リフレッシュ信号が“ｌ”なノテ、ＭＰＸ
ＩＩＯはＲＥＧ１０９（７）出力ヲＦＲＯＭ１０３のデ
ータ信号として入力する。

次にＦＲＯＭのデータを再書み込みしたいアドレスを示
すアドレス信号を、アドレス端子群１０１へ入力する。

第２図ではＡＯで示している。

さらにリード信号ＲＤを“０”にすると、ＰＲＯＭ１０
３’がアドレス信号ＡＯに対応するデータ信号を出力す
る。

ＲＥＧ１０９はリフレッシュ信号ＲＥＦが“１″　リー
ド信号ＲＤが“０”のタイミングで、ＰＲＯＭ１０３か
らのデータ信号をラッチする。ラッチされたデータ信号
を第２図ではＤｏで示している。

リード信号ＲＤを“１”にするとＦＲＯＭＩＯ３のデー
タ信号読み出しは終了する。

ライト信号ＰＲＯＧを“０”にすることで、ＲＥＧ１０
９はデータ信号ＤＯを出力する。データ信号ＤＯはＭＰ
ＸＩＩＯを介して、ＦＲＯＭＩＯ３に入力される。ＰＲ
ＯＭ１０３はライト信号ＰＲＯＧが“０”なので、デー
タ信号ＤＯを記憶する。

この時のアドレス信号は、ＦＲＯＭＩ　０３よりデータ
信号を読み出したときのアドレス信号のままなので、Ｒ
ＥＧ１０９より書き込んだ時のデータも、読み出し時と
同じアドレスに記憶され、一つのアドレスについて、再
書き込みが完了する。

書き込みが完了した時点で、ライト信号ＰＲＯＧ“ｌ”
にする。

ＰＲＯＭ１０３の次のアドレスを再書き込みする場合に
は、同様な信号を人力すればよい。第２図においては、
次のアドレス信号をＡＩ、ＲＥＧ１０９のデータ信号を
ＤＩで示している。

（第２実施例）第３図に第１の発明の第２実施例に係るＰＲＯＭを内蔵
したマイクロコンピュータのブロック図を示す０点線内
部が集積回路内部を示している。

第１図に示した実施例との主要な相違点は、ＣＰＵがア
ドレス信号、リフレッシュ信号、リード信号、ライト信
号を発生する点である。

以下、第３図を参照しながら、第２実施例について詳述
する。

本実施例において、Ｐ　Ｒ０Ｍ３０２はデータ幅は８ビ
ツトとする。

モード信号ＭＯＤＥは外部端子３０１に入力され、アク
ティブ（“１″〉の時ＰＲＯＭ３０２のデータを集積回
路外部から読み書きするように指示し、インアクティブ
（“０″）の時Ｆ　Ｒ０Ｍ３０２のデータを集積回路内
部で読み書きするように指示する信号である。

リード信号ＲＤは外部端子３０３より入力され、アクテ
ィブ（“０”）の時ＰＲＯＭ３０２に対するデータ読み
出しを指示する。

リード信号ＣＲＤはＣＰＵ３０４より出力され、アクテ
ィブ（“０”）の時ＦＲＯＭ３０２に対するデータ読み
出しを指示する。

セレクタ３０５（以下、５ＥＬＲと称す）は、モード信
号ＭＯＤＥが“１″の時リード信号ＲＤを、モード信号
ＭＯＤＥが“′Ｏ″の時リード信号ＣＲＤを選択し、Ｆ
ＲＯＭ３０２へリード信号として入力する。

ライト信号ＰＲＯＧはＦＲＯＭ３０２に対するデータ読
み出しを指示する信号で、外部端子３０６から人力され
る。

ライト信号ＣＰＲＯＧはＣＰＵ３０４より出力され、Ｆ
ＲＯＭ３０２に対するデータ読み出しを指示する信号で
ある。

セレクタ３０７（以下、５ＥＬＷと称す）は、モード信
号ＭＯＤＥが“１”の時ライト信号ＰＲＯＧを、モード
信号ＭＯＤＥが“０”の時ライト信号ＣＰＲＯＧを選択
し、ＦＲＯＭ３０２へライト信号として人力する。

リフレッシュ信号ＲＥＦは外部端子３０８より入力され
、ＦＲＯＭ３０２のデータの再書き込みを指示する信号
で、アクティブく“１“）の時再書き込みを示し、ＣＰ
Ｕ３０４にデータ再書き込みを指示する。

ＣＰＵ３０４は外部端子３０８より入力されたリフレッ
シュ信号ＲＥＦにより、集積回路内部にＦＲＯＭ３０２
のデータを再書き込みを指示するリフレッシュ信号ＣＲ
ＥＦ　（アクティブ（“１”））を出力する。

アドレス信号はアドレス端子部３０９より、アドレスバ
ッファ３１０に入力される。アドレスバッファ３１０は
、モード信号が“１”の時動作する。

プログラムカウンタ３１１（以下、ＰＣと称す）は、Ｃ
ＰＵ３０４より出力されるＰＣ制御信号によって制御さ
れ、アドレス信号を出力する。

マルチプレクサ３１２（以下、ＭＰＸＡと称す）は、モ
ード信号ＭＯＤＥが“１”の時アドレスバッファ３１０
の出力を、モード信号ＭＯＤＥが”０″ノ時ＰＣ３１１
（７）出力を選択し、Ｆ　Ｒ０Ｍ３０２ヘアドレス信号
として入力する。

データ信号はデータ端子部３１３から、データバッファ
３１４に入力されている。データバッファ３１４は、モ
ード信号が“１”の時動作し、データバスに接続されて
いる。データバスはＣＰＵ３０４にも接続されている。

レジスタ３１５（以下、ＲＥＧと称す）はＦＲＯＭ３０
２のデータ信号を入力とし、リフレッシュ信号ＲＥＦが
“１”で、リード信号ＲＤが“０″の時、データ信号を
ラッチし、リフレッシュ信号ＲＥＦが“１″で、ライト
信号ＰＲＯＧが“０９”の時データ信号を出力する。

マルチプレクサ３１６（以下、ＭＰＸＤと称す）はデー
タバスとＲＥＧ３１５の出力信号とを入力とし、リフレ
ッシュ信号ＣＲＥＦが“Ｏ”の時、データバスにＰ　Ｒ
０Ｍ３０２のデータ信号を入出力し、リフレッシュ信号
ＲＥＦが“１′′の時、ＲＥＧ３１５の出力信号をＦＲ
ＯＭ３０２へデータ信号として入力する。

ＦＲＯＭ３０２へのデータ信号の集積回路外部からの書
き込みについて述べる。

集積回路外部からの書き込み動作なので、モード信号Ｍ
ＯＤＥは“１”を、リフレッシュ信号ＲＥＦは“０”を
入力する。

Ｓ　Ｅ　ＬＷ３０７は、外部端子より入力されたライト
信号ＰＲＯＧをＦＲＯＭ３０２へライト信号として入力
する。

ＣＰＵ３０４より出力されるリフレッシュ信号ＣＲＥＦ
は“０”である。

アドレス信号をアドレス端子部３０９へ入力すると、モ
ード信号ＭＯＤＥが“ｌ”で、アドレスバッファ３１０
が動作し、ＭＰＸＡ３１２はアドレスバッファ３１０か
らのアドレス信号をＰＲＯＭ２Ｏ３へ人力する。

データ信号をデータ端子群３１３へ入力すると、モード
信号ＭＯＤＥが“ｌ”で、データバッファ３１４が動作
し、ＭＰＸＤ３１６はデータバッファ３１４からのデー
タ信号をＰＲＯＭ３０２へ人力する。

ここで、ライト信号ＰＲＯＧを“０”にすると、データ
信号がＦ　Ｒ０Ｍ３０２に記憶される。

Ｆ　Ｒ０Ｍ３０２へのデータ信号の集積回路外部からの
読み出し動作について述べる。外部からの読み出し動作
は、ＰＲＯＭ３０２に記憶されたデータが正しいかと′
うか確認するために必要である。

集積回路外部からの読み出し動作なので、モード信号Ｍ
ＯＤＥは“１”を、リフレッシュ信号ＲＥＦは“０”を
人力する。

５ＥＬＲ３０５は外部端子より入力されたリード信号Ｒ
Ｄ１ｔＰＲＯＭ３０２へリード信号として入力する。

ＣＰＵ３０４より出力されるリフレッシュ信号ＣＲＥＦ
は“Ｏ”である。

アドレス信号をアドレス端子群３０８へ入力すると、モ
ード信号ＭＯＤＥが“Ｉ　ＩＩでアドレスバッファ３１
０が動作し、ＭＰＸＡ３１２はアドレスバッファ３１０
からのアドレス信号をＰＲＯＭ３０２へ入力する。

ここで、リード信号ＲＤを“０”にすると、データ信号
がＰＲＯＭ３０２より出力される。モード信号ＭＯＤＥ
が“１”で、データバッファ３１４が動作し、ＭＰＸＤ
３１６はＰＲＯＭ３０２からのデータ信号をデータ端子
群３１３へ出力する。

次に、再書き込み動作について述べる。

再書き込み動作はリフレッシュ信号ＲＥＦが“０”にな
って開始される。この時、集積回路外部からアドレス信
号、データ信号、リード信号、ライト信号を入力する必
要がないので、モード信号ＭＯＤＥは“０”としておく
。

モード信号ＭＯＤＥは“０”なので、５ＥＬＲ３０５は
リード信号ＣＲＤをＰ　Ｒ０Ｍ３０２へリード信号とし
て、５ＥＬＷ３０７はライト信号ＣＰＲＯＧｔ−ＰＲＯ
Ｍ３０２へライト信号として入力する。また、アドレス
バッファ３１０．データバッファ３１４は動作しない。

ＣＰＵ３０４はリフレッシュ信号ＲＥＦが“１″なので
、ＣＰＵ３０４はリフレッシュ信号ＣＲＥＦを“１”に
する。ＭＰＸＤ３１６はＰＲＯＭ３０２のデータ信号出
力をＲＥＧ３１５に入力する。

次にＣＰＵ３０４はＰＣ制御信号をアクティブにする。

ＰＣ３１１はＰＣ制御信号により、ＰＲＯＭ３０２の先
頭アドレスをセットし、出力する。

ＣＰＵ３０４がさらにリード信号ＣＨＤを“０”にする
と、Ｆ　Ｒ０Ｍ３０２がＰＣ３１１より出力されたアド
レス信号に対応するデータ信号を出力する。

ＲＥＧ３１５はリフレッシュ信号ＣＲＥＦが“１”　リ
ード信号ＣＨＤが“０°”のタイミングで、ＰＲＯＭ３
０２からのデータ信号をラッチする。

ここでＣＰＵ３０４はリード信号ＣＲＤを“ｌ”にし、
ＰＲＯＭ３０２のデータ信号読み出しは終了する。

次にＣＰＵ３０４はライト信号ＣＰＲＯＧを“Ｏ”にす
る。ＲＥＧ３１５は記憶したデータ信号を出力する。デ
ータ信号はＭＰＸＤ３１６を介して、ＰＲＯＭ３０２４
：人力される。ＰＲＯＭ３０２はライト信号ＣＰＲＯＧ
が“０”なので、ＲＥＧ３１５より出力されたデータ信
号を書き込む。

この時のアドレス信号は、Ｆ　Ｒ０Ｍ３０２よりデータ
信号を読み出したときのアドレスのままなので、ＲＥＧ
３１５より書き込んだときのデータも読み出し時と同じ
アドレスに記憶され、一つのアドレスについて、再書き
込みが完了する。書き込みが完了した時点で、ＣＰＵ３
０４はライト信号ＣＰＲＯＧを“１”にする。

ＰＣ３１１はこの後、ＦＲＯＭ３０２全体の再書き込み
が終了するまで次のアドレスを示すためにインクリメン
トし、ＣＰＵ３０４は上述した再書き込み動作と同様に
信号を繰り返し発生し、ＦＲ０Ｍ３０２全体の再書き込
み動作が完了する。

Ｐ　Ｒ０Ｍ３０２のデータをＣＰＵ３０４が読み出す場
合は、モード信号ＭＯＤＥを“０”　リフレッシュ信号
ＲＥＦを′０″を入力する。ＣＰＵ３０４は読み出した
いアドレスをＰＣ３１１にセットし、リード信号ＣＨＤ
を“０”にすることで、ＰＲＯＭ３０２からのデータ信
号がデータバス上に出力され、データバスよりデータ信
号が得られる。

なお、本実施例ではリフレッシュ信号ＲＥＦを外部から
人力している例であるが、例えば集積回路にタイマを内
蔵し、定朋的に内部よりリフレッシュ信号ＲＥＦを発生
させてもよく、上記実施例と同様の効果が得られる。

（実施例３）第４図に、本願第２の発明の一実施例に係るＦＲＯＭの
ブロック図を示す。点線内部が集積回路内部を示してい
る。

本実施例ではＦＲＯＭから読み出したデータ信号に１ビ
ツトの誤りが生じた場合に、誤りを検出し訂正すること
ができるエラー訂正回路４１２を用いている。エラーを
訂正するためには、データ信号に加えて、エラーを訂正
するための信号が必要である。本実施例ではデータ信号
を８ビツト、エラーを訂正するための信号を４ビツトと
している。

従って、本実施例のＰＲＯＭ４０１はデータ幅が１２ビ
ツトとなる。

アドレス信号はアドレス端子群４０２に入力され、アド
レスバッファ４０３を介して、ＰＲＯＭ４０１に人力さ
れている。

ライト信号ＰＲＯＧはアクティブ（“０′′）のとき、
ＰＲＯＭ４０１に対するデータ書き込みを指示する信号
で、外部端子４０４を介して、ＰＲＯＭ４０１に入力さ
れている。

リード信号ＲＤはアクティブ（“０”）のとき、ＰＲＯ
Ｍ４０１に対するデータ読み出しを指示する信号で、外
部端子４０５を介して、ＰＲＯＭ４０１に入力される。

リフレッス信号ＲＥＦは、ＰＲＯＭ４０１のデータの再
書き込みを指示する信号で、アクティブ（“１”）のと
き再書き込みを示し、外部端子４０６より入力される。

データ信号はデータ端子４０７から人出力される。本実
施例では、データ信号のビット幅を８ビツトとする。

データ人出力バッファはデータ端子群４０７に接続され
、リード信号ＲＤが“０”のとき出力バッファとしてデ
ータ信号を出力し、ライト信号ＰＲＯＧが“０９１のと
き入°カバッファとして動作しデータ信号を人力する。

マルチプレクサ（以下、ＭＰＸと称す）４０９は、デー
タ人出力バッファとエラー訂正回路４１２の出力信号と
を入力とし、信号ＲＥＦが“０゛′とのき、人出力バッ
ファの出力信号を、信号ＲＥＦが“１″のとき、エラー
訂正回路の出力信号を出力する。

検査信号生成回路４１０は、ＰＲＯＭ４０１に書き込ま
れたデータ信号（８ビツト幅）に１ビット誤りが発生し
た場合、データ信号を訂正するために必要で、データ信
号から誤り訂正のため４ビツトの信号（以下、検査信号
と称す）を生成する回路で、データ信号（８ビツト）を
人力とし、検査信号（４ビツト）を出力とする。

ＰＲＯＭ４０１！：は、上位８ビツトはＭＰＸ４０９に
より出力されたデータ信号を、下位４ビツトは検査信号
生成回路４１０より出力された検査信号を、入力する。

ＰＲＯＭ４０１の上位８ビツトの出力信号は、データ人
出力バッファに人力される。

レジスタ（以下、ＲＥＧと称す）４１１は１２ビツトの
データ幅で、ＰＲＯＭ４０１の上位８ビツトと下位４ビ
ツトとの出力信号を人力とし、リフレッシュ信号ＲＥＦ
が（１１１ｊで、リード信号ＲＤが“０”のとき、ＰＲ
ＯＭ４０１の出力信号をラッチし、リフレッシュ信号Ｒ
ＥＦが“１”で、ライト信号ＷＲが“０”のときラッチ
した信号を出力する。

エラー訂正回路４１２は、ＲＥＧ４１１の出力を入力と
し、ＰＲＯＭ４０１に書き込まれたデータに１ビツトの
誤りが発生した場合に、検査信号を使用して、誤りを訂
正したデータ信号を出力す次に第５図は、第４図に示し
た検査信号生成回路４１０の詳細な回路で、ＤＯ−Ｄ？
で示されたデータ信号（８ビツト）を人力し、ＣＯ〜Ｃ
３で示された検査信号を出力する。

データ信号ＤＯ〜Ｄ７から検査信号Ｃ０−Ｃ５を生成す
る論理式を示す。ここで、　“十″はｍ。

ｄ２の加算（つまり、排他的論理和）である。

Ｃ０＝ＤＯ＋Ｄ３＋Ｄ４　　＋０６＋０７　　　（１）
Ｃ１＝ＤＯ＋ＤＩ　　　　＋０４＋０５　　＋０７Ｃ２
＝　　ＤＩ＋Ｄ２　　÷０４＋Ｄ５＋Ｄ６Ｃ３＝　　　
　０２＋０３　　÷０５＋９６＋０７第５＋０６＋０７
第５３で示したＸＯＲで実現していて、検査信号ＣＯを
出力するＸ０Ｒ４０は、（１）式に示した通り、ＤＯ１
Ｄ３、Ｄ４、Ｄ６、Ｄ７を入力としている。検査信号Ｃ
１〜Ｃ３を出力するＸ０Ｒ４１〜４３も同様である。

第６図は、第４図に示したエラー訂正回路４１２の詳細
な回路で、ＰＲＯＭ４０１の出力をＲＥＧ４１１で保持
したデータ信号ＤＯ−Ｄ７と、検査信号ＣＯ〜Ｃ３とを
入力としＤＯ〜Ｄ７のうち、１ビツトの誤りが発生した
場合、それを訂正し、ＤＣＯ〜ＤＣ？で示した訂正され
た信号を出力する。もちろん誤りが発生していない場合
は、データ信号ＤＯ〜Ｄ７がそのまま、訂正された信号
ＤＣＯ〜ＤＣ７に出力される。

６０１〜６０４で示されたＸＯＲは、以下に示す（２）
式にしたがって、データ信号ＤＯ〜Ｄ７、検査信号ＣＯ
〜Ｃ３を入力している。

Ｘ０Ｒ６０１〜６０４は、誤りは発生したデータ信号の
ビットを示すコードを出力する。

Ｘ０Ｒ６０１＝ＤＯ［）３＋［）４　　＋［）６＋Ｉ）
？＋ＣＯ（２）ＸＯＲ６０２＝ＤＯ＋ＤＩ　　　　＋０
４＋０５　　＋０７＋ＣｌＸ０Ｒ６０３＝　　ＤＩ＋０
２　　＋０４＋０５＋０６　　＋Ｃ２Ｘ０Ｒ６０４＝　
　　　Ｄ２＋０３　　＋Ｄ５＋０６＋Ｄ７＋Ｃ３次に示
す表１は、Ｘ０Ｒ６０１〜Ｘ０Ｒ６０４の出力が、デー
タ信号ＤＯ〜Ｄ７に対して、どのビットが誤っているか
を示す対応表である。

表１ＸＯＲ６０１〜Ｘ０Ｒ６０４（７）出力と誤りビットとの対応第６図では、６０５〜６１２で示されたＡＮＤゲートが
、Ｘ０Ｒ６０１〜６０４の信号を表１に従いデコードし
ている。ＡＮＤ６０５〜ＡＮＤ６１２は誤りビットＤＯ
〜Ｄ７に対応しており、誤りは発生した場合、各誤りビ
ットに対応した各ＡＮＤゲートがアクティブになる。

例えば、ＤＯビットに誤りが発生すると、ｘ。

Ｒ８０１〜６０１０出力は、“１１００”とナリ、ＡＮ
Ｄ６０５がアクティブ（“ｌ”）となり、ＤＯビットに
誤りが発生したことがわかる。誤りビットを反転してや
れば、正しい（エラーの訂正された）信号が得られる。

第６図において、６１３で示されたＸＯＲゲートは、デ
ータ信号のＤθビットと、ＡＮＤ６０５の出力を人力と
している。ＤＯビットに誤りが発生すると、Ａ　Ｎ　Ｄ
　６０５　カ“１社となり、Ｘ０Ｒ６１３の出力はＤＯ
ビットの反転となり、誤りが訂正されたデータ信号のＤ
ＣＯビットが得られる。

６１４〜６２０で示されたＸＯＲは、Ｘ０Ｒ６１４と同
様に、データ信号のビットＤ１〜Ｄ７とＡＮＤ６０７〜
６１２とを人力とし、誤りが訂正されたデータ信号のＤ
ＣＩ〜ＤＣ７を出力する。

次に、第４図を参照しながら、ＰＲＯＭ４０１へのデー
タ信号の書き込みについて説明する。

リフレッシュ信号ＲＥＦと“０”にし、アドレス端子群
４０２からアドレス信号を人力する。アドレス信号は、
アドレスバッファ４０３を通してＰＲＯＭ４０１に入力
され、ＰＲＯＭ４０１のアドレスを指定する。

ライト信Ｏｐ　ＲＯａを０″にし、データ端子群４０７
からデータ信号を人力すると、データ入出力バッファＭ
Ｐｘ４０９を通して、ＰＲＯＭ４０１の上位８ビツトに
データ信号が入力され、指定されたアドレスにデータ信
号が書き込める。データ信号は検査信号生成回路４１０
にも入力され、検査信号生成回路４１０は検査信号を出
力する。

ＰＲＯＭ４０１の下位ビットには検査信号が人力され、
指定されたアドレスに検査信号が書き込める。

ここで、ＭＰＸ４０９はリフレッシュ信号ＲＥＦが“０
″゛なので、データ入出力バッファの出力をＰＲＯＭ４
０１、及び検査信号生成回路４１０に入力している。

ＰＲＯＭ４０１からのデータ信号の読み出しは、リフレ
ッシュ信号ＲＥＦを“０”にし、アドレス端子群４０２
からアドレス信号を人力する。アドレス信号は、アドレ
スバッファ４０３を通してＰＲＯＭ４０１に人力されＰ
ＲＯＭ４０１のアドレスを指定する。

リード信号ＲＤを“０”にすると、指定されたアドレス
のデータ信号がＰＲＯＭ４０１の上位８ビツトから出力
される。

データ信号は、データ入出力バッファを通して、データ
信号端子群より出力される。

次に、ＰＲＯＭ４０１へデータを再書き込みする場合に
ついて、第２図のタイミング図を参照しながら説明する
。

リフレッシュ信号ＲＥＦは再書き込みを始めるとき、“
１”にする。リフレッシュ信号ＲＥＦが“１′”なので
、ＭＰＸＳ４０９はエラー訂正回路４１２の出力を、Ｐ
ＲＯＭ４０１、及び検査信号生成回路４１０のデータ信
号として人力する。

次に、ＰＲＯＭ４０１のデータを再書き込みしたいアド
レスを示すアドレス信号を、アドレス端子群４０２へ入
力する。第２図ではＡＯで示している。

さらにリード信号ＲＤを“Ｏｙｔにすると、ＰＲＯＭ４
０１はアドレス信号ＡＯに対応するデータ信号と、検査
信号とを出力する。

ＲＥＧ４１１は、リフレッシュ信号ＲＥＦが１”リード
信号ＲＤが“Ｏｒ＋のタイミングで、ＰＲＯＭ４０１か
らの上位８ビツトのデータ信号、及び下位４ビツトの検
査信号をラッチする。ラッチされたデータ信号、及び検
査信号を第２図では１０で示している。

リード信号ＲＤを１１１　ｊｊ　ニするとＰＲＯＭ４０
１のデータの読み出しは終了する。

ライト信号ＰＲＯＧを“０″にすることで、ＲＥＧ４１
１はデータ信号、及び検査信号１０を出力する。

データ信号、及び検査信号はエラー訂正回路４１２に入
力され、データ信号に誤りがあれば、訂正されたデータ
信号を、データ信号に誤りがなければ、ＰＲＯＭ４０１
から出力されたデータ信号をそのまま出力する。

訂正されたデータ信号はＭＰＸ４０９を介して、ＰＲＯ
Ｍ４０１の上位８ビツトと、検査信号生成回路４１０に
人力される。検査信号生成回路４１０は検査信号を出力
し、ＰＲＯＭ４０１の下位４ビツトに人力される。ＰＲ
ＯＭ４０１はライト信号ＰＲＯＧが“０″なので、デー
タ信号及び検査信号ｒｏを記憶する。

このときのアドレス信号は、ＰＲＯＭ４０１よりデータ
信号を読み出したときのアドレス信号のままなので、エ
ラー訂正回路４１２より書き込んだときのデータも、読
み出し時と同じアドレスに記憶され、一つのアドレスに
ついて、再書き込みが完了する。書き込みが完了した時
点で、ライト信号ＰＲＯＧをパ１”にする。

ＰＲＯＭ４０１のつぎのアドレスを再書き込みする場合
には、同様な信号を人力すればよい。第２図においては
、次のアドレス信号をＡ１、ＲＥＧ４１１のデータ信号
及び検査信号１１で示している。

（実施例４）第７図に、本願第１発明の更に他の実施例で、Ｆ　ＲＯ
Ｍ、高温検知回路、タイマーを内蔵したマイクロコンピ
ュータのブロック図を示す。第１の発明の応用である第
３図に示した実施例との相違点は、ＣＰＵ３０４に接続
されたリフレッシュ信号ＲＥＦ３０Ｂが削除されている
点、高温検知回路８０１、タイマー８０２がＣＰＵ３０
４に接続されている点である。

以下、第７図を参照しながら説明する。

本実施例において、Ｆ　Ｒ０Ｍ３０２はデータ幅は８ビ
ツトとする。

高温検知回路８０１は、ＰＲＯＭ３０２の記憶データが
変化する確率の高い高温を検知するとその出力がアクテ
ィブとなる回路で、高温検知回路８０１の出力信号ＴＨ
（以下、ＴＨ倍信号称す）はＣＰＵ３０４に人力されて
いる。

タイマー８０２はＣＰＵ３０４から出力されたタイマー
スタート信号ＴＳＴにより、カウントを開始し、カウン
ト終了後、ＣＰＵ３０４へ出力するタイマー出力信号Ｔ
Ｏをアクティブにする。

タイマー８０２に設定する値は、高温検知回路８０１が
検知する温度状態において、Ｐ　Ｒ０Ｍ３０２の記憶デ
ータが変化しない期間をカウントできる設定値とする。

その他の接続については第１の発明の応用である第３図
に示した実施例と同じなので説明を省略する。

第８図は本実施例の動作を示すタイミング図で、ＴＩ、
Ｔ２．Ｔ３はサイクル、ＴＨは高温検出回路の出力信号
ＴＨ，ＴＳはタイマースタート信号ＴＳ、ＴＯはタイマ
ー出力信号ＴＯを示す。

本実施例での再書き込みの動作りよ、高温検知回路８０
１が高温を検知してから、開始される。このとき、集積
回路外部からアドレス信号、データ信号、リード信号、
ライト信号を人力する必要がないので、モード信号ＭＯ
ＤＥ３０１は“０”としておく。

サイクルＴ１において、ＣＰＵ３０４はＴＨ倍信号アク
ティブなので、タイタースタート信号ＴＳＴをアクティ
ブにする。タイマー８０２は予め設定した値をカウント
する。タイマーカウント中は、ＣＰＵ３０４はＰＲＯＭ
３０２に書き込まれている通常のプログラムを実行する
ことができる。

カウント終了後、タイマー出カ信号Ｔｏがアクティブに
なると、ＣＰＵ３０４はリフレッシュ信号ＣＲＥＦを“
１″にし、通常のプログラムの実行を中止し、ＰＲＯＭ
３０２の再書き込みを開始する。

ＰＲＯＭ３０２の再書き込みの動作は、第１の発明の応
用である第３図に示した実施例と同様なので、説明を省
略する。

再書き込み期間終了後、サイクルＴ２において、ＣＰＵ
３０４はＴＨ倍信号アクティブなので、タイマースター
ト信号をアクティブにし、再びサイクルＴ１と同様な動
作を行う。

サイクルＴ３ではタイマー８０２はスタートしているが
、ＴＨ倍信号ＣＰＵ３０４が再書き込み期間にはいる前
にインアクティブになっているので、ＣＰＵ３０４は再
書き込み動作を行わない。

本実施例におけるＦ　Ｒ０Ｍ３０２への集積回路外部か
らの書き込み、読み出し動作は、第１の発明の応用であ
る第３図に示した実施例と同じなので、説明を省略する
。

［発明の効果コ以上説明したように、従来高温下、及び長時間経過後に
おいてはＦＲＯＭデータの保持がなされない場合が想定
されるが、本発明によれば再書き込みを指示する信号に
より、ＰＲＯＭ内に書き込まれたデータを再び書き込む
ことが可能で、かつ再書き込みを指示する信号の周期を
変えることができるので、ＦＲＯＭのセルに蓄えられる
電荷を一定の量以上に保てることが可能になり、ＰＲＯ
Ｍの使用環境を拡大することができる。

エラー訂正回路を内蔵したものでは、ＰＲＯＭ内に書き
込まれたデータにエラーが発生しても、エラー訂正回路
によって訂正して、データを再び書き込むことが可能な
ので、さらに高い信頼性を得ることができる。

また、高温検知回路を付加したＦＲＯＭ内蔵のマイクロ
コンピュータでは、再書き込みを指示する信号を集積回
路外部から入力することなく、ＣＰＵの制御により、高
温状態になると自動的にＰＲＯＭデータの再書き込みが
できるので、本集積回路を高温状態になるシステムに紐
み込めば、従来より信頼性の高いシステムを構築するこ
とができる。

【図面の簡単な説明】

第１図は本願第１発明の第１実施例に係るＦＲＯＭのブ
ロック図、第２図は本願発明の実施例に係るＦＲＯＭの
動作タイミング図、第３図は本願第１発明の第２実施例
に係るＰＲＯＭを内蔵したマイクロコンピュータのブロ
ック図、第４図は本願第２の発明の一実施例に係るエラ
ー訂正回路を内蔵したＦＲＯＭのブロック図、第５図は
検査信号生成回路の回路図、第６図はエラー訂正回路の
回路図、第７図は、本願第１の更に他の実施例に係る高
温検知回路を付加したＦＲＯＭ内蔵のマイクロコンピュ
ータのブロック図、第８図は、高温検知回路を付加した
ＦＲＯＭ内蔵のマイクロコンピュータの動作タイミング
図、第９Ａ図は、ＰＲＯＭのメモリトランジスタの断面
図、第９Ｂ図は、ＦＲＯＭのメモリトランジスタの制御
ゲート電圧ＶＧとドレイン電流ＩＤの特性図、第１０図
は従来のＦＲＯＭのブロック図である。１０１．３０９，８０１・・命アドレス端子群、１０２
．３１０゜４０３．８０２・・・・・・・アドレスバッファ、１０
３．３０２，４０１，８０３−−−ＦＲＯＭ。１０４、　１０５．　１０８゜３０１．３０３，３０６゜３０８．４０２，４０４，４０５゜４０６．４０７，８０４，８０５−−−外部端子、１０
６．３１３゜４０８．８０６・・・・・・・・・データ端子群、１０
７．８０７・・・・・データ人出力バッファ、１０９．
３１５，４１１・・レジスタ（ＲＥＧ）、１１０．３１
２゜３１６．４０９・・・・マルチプレクサ（ＭＰＸ。ＭＰＸＡ、ＭＰＸＤ）、３０４・　・　魯　・　・　・　・　・ＣＰＵ。３０５．３０７−−−−セレクタ（ＳＥＬＲ。５ＥＬＷ）、３１１・・・・φ・プログラムカウンタ（Ｐ　Ｃ）、３
１４・・・・・・データバッファ、４１０・・・・・・検査信号生成回路、４１２・・・・
・・エラー訂正回路、６０５〜６１　・　・　・　・ＡＮＤゲート、７０１・
・・・・・・Ｐ型基板、７０２・　・・　・　・　・　・ソース、７０３・番・
・・・・ドレイン、７０４・・・・・・・ゲート酸化膜、７０５・・・・・・・浮遊ゲート、７０６・・・・・・・制御ゲート、７０７．７０８・・・制御ゲート電圧ＶＧとドレイン電
流ＩＤの特性、８０１・・・・・・・高温検知回路、８０２・・・・・・・タイマーＲＤ、ＣＨＤ・・・・リード信号、ＰＲＯＧ、ＣＰＲＯＧ・・・・ライト信号、ＭＯＤＥ・
・・・・・・・　・・モード信号、ＲＥＦ、ＣＲＥＦ−
・・・・・リフレッシュ信号。５０１〜５０４，６０１〜６０４゜６１３〜６２０・・・・・・・・・・ＸＯＲ回路、特許
出願人　　日本電気株式会社

Claims

【特許請求の範囲】

（１）紫外線を照射することによりデータの消去を行い
、電気的にデータを記憶するメモリセルを含む不揮発性
メモリを内蔵する集積回路において、前記メモリセルへ
のデータを書き込み、またデータの読み出しを指定する
ためのアドレス指示回路と、該アドレス指示回路の指定するアドレスから読み出され
たデータを保持する保持回路と、前記メモリセルへの書き込みデータとして、前記回路の
出力データか、前記集積回路外部のデータかを選択する
切り換え回路とを備え、前記メモリセルへの書き込みデ
ータとして前記保持回路の出力を選択した時には、前記
アドレス指示回路が指定する前記メモリセルの内容をリ
フレッシュすることを特徴とする集積回路。
（２）紫外線を照射することによりデータの消去を行い
、電気的にデータを記憶するメモリセルを含む不揮発性
メモリを内蔵する集積回路において、前記メモリセルへ
データを書き込み及び読み出しをするためのアドレス指
示回路と、該アドレス指示回路を指定するアドレスから読み出され
たデータを前記集積回路の外部に出力する回路と、前記アドレス指示回路の指定するアドレスから読み出さ
れたデータを保持する保持回路と、前記保持回路により
保持されたデータが前記メモリセルに書き込まれたデー
タと異なった場合に訂正し、前記保持されたデータを該
メモリセルに書き込まれたデータと同一にする訂正回路
と、前記メモリセルへの書き込みデータとして、前記訂
正回路の出力データか、前記集積回路外部のデータかを
選択する切り換え回路と、前記メモリセルへの書き込みデータから訂正のため信号
を生成し不揮発性メモリ内部に書き込む回路とを備え、
前記メモリセルへの書き込みデータとして前記訂正回路
の出力を選択した時には、前記アドレス指示回路が指定
する前記メモリセルの内容をリフレッシュすることを特
徴とする集積回路。