KR20080114208A - 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법 - Google Patents

에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법 Download PDF

Info

Publication number
KR20080114208A
KR20080114208A KR1020070063553A KR20070063553A KR20080114208A KR 20080114208 A KR20080114208 A KR 20080114208A KR 1020070063553 A KR1020070063553 A KR 1020070063553A KR 20070063553 A KR20070063553 A KR 20070063553A KR 20080114208 A KR20080114208 A KR 20080114208A
Authority
KR
South Korea
Prior art keywords
data
page
error
parity
copy2
Prior art date
Application number
KR1020070063553A
Other languages
English (en)
Inventor
강태규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063553A priority Critical patent/KR20080114208A/ko
Publication of KR20080114208A publication Critical patent/KR20080114208A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 카피투 프로그램 방법은 프로그램 대상 데이터에 대한 패리티를 계산하는 단계와, 상기 프로그램 대상 데이터와 패리티를 메모리 셀의 제1 페이지에 프로그램하는 단계와, 상기 프로그램된 데이터와 패리티를 독출한 후 비교하여 에러 발생 여부를 판단하는 단계와, 에러가 발생한 경우 상기 에러를 정정하는 단계와, 상기 독출된 프로그램 대상 데이터를 페이지 버퍼에 저장하는 단계를 포함하는 것을 특징으로 한다.
ECC, COPY2

Description

에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투 프로그램방법{Copy2 programming method of non volatile memory device with error correction function }
도 1은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 2는 본원 발명이 적용되는 카피투 동작의 개념을 도시한 도면이다.
도 3은 본원 발명에 사용되는 에러 정정 시스템을 도시한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투 프로그램 방법을 도시한 순서도이다.
본원 발명은 불휘발성 메모리 장치에서 사용되는 카피투 동작에 관한것으로, 에러 정정 기능을 갖는 카피투 동작에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메 모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 동작 중에는 프로그램 동작, 소거 동작, 독출 동작등이 있으며, 특정 페이지에 저장된 페이지를 동일 메모리 셀의 다른 페이지에 저장하는 카피백 동작등도 적용되고 있다.
한편, 최근 이러한 카피백 동작을 응용한 카피투 동작(COPY2 operation)이 있다. 상기 카피투 동작을 적용함에 있어, 데이터의 신뢰성을 보장하기 위하여 에러정정기능(ECC, Error Code Correction)을 사용할 필요가 있다.
전술한 목적을 달성하기 위하여, 에러정정 기능을 갖는 불휘발성 메모리 장치의 카피투 프로그램 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치의 카피투 프로그램 방법은 프로그램 대상 데이터에 대한 패리티를 계산하는 단계와, 상기 프로그램 대상 데이터와 패리티를 메모리 셀의 제1 페이지에 프로그램하는 단계와, 상기 프로그램된 데이터와 패리티를 독출한 후 비교하여 에러 발생 여부를 판단하는 단계와, 에러가 발생한 경우 상기 에러를 정정하는 단계와, 상기 독출된 프로그램 대상 데이터를 페이지 버퍼에 저장하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.
도 1은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
상기 불휘발성 메모리 장치(100)는 메모리 셀 어레이(102), 페이지 버퍼(108), X/Y-디코더(104, 106), 고전압 발생기(110), 명령어 인터페이스 로직부(112), 명령어 레지스터(114), 어드레스 레지스터/카운터(116), 데이터 레지스터(118), IO 버퍼부(120)를 포함한다.
상기 불휘발성 메모리 장치의 동작을 살펴보기로 한다.
먼저, 상기 명령어 인터페이스 로직부(112)에 대하여 칩 인에이블 신호(/CE)가 디스에이블되고, 라이트 인에이블 신호(/WE)가 토글되면, 이에 응답하여, 상기 명령어 인터페이스 로직부(112)가 상기 IO 버퍼부(110)와 명령어 레지스터(114)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 명령, 소거 명령 또는 독출 명령등을 발생시킨다. 이때, 상기 커맨드 신호는 상기 불휘발성 메 모리 장치의 동작 모드를 결정하는 페이지 프로그램 셋업 코드(page program setup code)를 포함한다. 한편, 상기 명령어 인터페이스 로직부(112)에서 출력되는 동작상태 신호(/R/B)는 일정 시간 동안 디스에이블되는데, 외부의 메모리 컨트롤러(미도시)는 상기 동작상태 신호(/R/B)를 수신하고 상기 불휘발성 메모리 장치가 프로그램/소거/독출 등의 동작 상태임을 인식한다. 즉, 상기 동작상태 신호(/R/B)가 디스에이블되는 시간 동안, 상기 메모리 셀 어레이 중 하나의 페이지에 대한 프로그램/소거/독출 등이 실행된다.
또한, 어드레스 레지스터/카운터(116)는 상기 IO 버퍼부(120)를 통하여 수신되는 어드레스 신호를 수신하고, 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생시킨다. 상기 어드레스 신호는 상기 메모리 셀 중 하나에 포함되는 페이지들 중 하나에 대응한다.
상기 데이터 레지스터(118)는 상기 IO 버퍼부(120)를 통하여 수신되는 각종 데이터들을 임시저장하고, Y-디코더(106)로 전달한다.
상기 고전압 발생기(110)는 상기 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생하고 이를 페이지 버퍼(108), X-디코더(104)등에 공급한다.
상기 X-디코더(104)는 상기 로우 어드레스 신호에 응답하여, 상기 메모리 셀 어레이의 블록들 중 하나에 상기 고전압 발생기(110)로 부터 공급받은 바이어스 전압들을 메모리 셀 어레이(102)에 공급한다.
상기 Y-디코더(106)는 상기 컬럼 어드레스 신호에 응답하여, 상기 페이지 버 퍼를 통하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 데이터 신호를 공급한다.
상기 페이지 버퍼(108)는 상기 IO 버퍼부(110) 및 상기 Y-디코더(106)를 통하여 수신되는 데이터 신호를 래치하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 출력한다.
도 2는 본원 발명이 적용되는 카피투 동작의 개념을 도시한 도면이다.
먼저, 메모리 셀 어레이의 제1 페이지(소스 페이지)에 저장된 데이터를 독출하여 페이지 버퍼에 저장한다(단계 210).
이러한 카피투 동작에서는 사용자의 선택에 따라 상기 페이지 버퍼에 저장된 데이터를 외부로 출력하거나(단계 220), 외부 데이터를 페이지 버퍼에 입력시켜 상기 독출한 데이터를 수정할 수도 있다(단계 230).
또는, 카피백 동작과 유사하게 페이지 버퍼에 저장된 데이터를 제2 페이지(목적 페이지)에 프로그램 하여 저장할 수 있다(단계 240).
또한, 사용자의 선택에 따라 상기 단계들을 조합하여 동작할 수 있다.
즉, 상기 제1 페이지에 저장된 데이터를 독출하여 페이지 버퍼에 저장하는 단계(210)와, 상기 페이지 버퍼에 저장된 데이터를 외부로 출력하는 단계(220)와, 상기 페이지 버퍼에 저장된 데이터를 제2 페이지에 프로그램하는 단계(240)를 수행할 수 있다.
또한, 상기 제1 페이지에 저장된 데이터를 독출하여 페이지 버퍼에 저장하는 단계(210)와, 상기 페이지 버퍼에 저장된 데이터를 일부 수정하는 단계(230)와, 상기 페이지 버퍼에 저장된 데이터를 제2 페이지에 프로그램하는 단계(240)를 수행할 수 있다.
다만, 이와 같은 카피투 동작을 수행함에 있어서, 독출하는 과정 또는 프로그램하는 과정등에서 에러가 발생할 경우 그 에러가 장기적으로 축적될 수 있는 문제점이 있다.
이제 에러 정정 기능(ECC)에 대해서 간략히 살펴보기로 한다.
도 3은 본원 발명에 사용되는 에러 정정 시스템을 도시한 도면이다.
본원 발명에 사용되는 에러 정정 시스템에서는, 오류의 검출(Detection)뿐만 아니라 정정(Correction)도 가능하도록 부호화하여, 오류 수정을 할 수 있도록 하는 순방향 오류 정정(FEC:Forword Error Correction)이 가능하도록 설계가 되어 있어, 오류 발생율을 크게 감소시키고 있다.
먼저 패리티 장치(310)를 통해 사용자 데이터에 대하여 잉여의 패리티 데이터를 생성하고, 이는 패리티 레지스터(320)에 임시 저장된후 불휘발성 메모리 장치의 프로그램 동작 동안 스페어 셀등에 저장된다. 즉, 메인 셀 어레이에 저장되는 데이터와 함께 패리티 데이터가 추가적으로 저장된다. 이를 위해, 패리티 장치(310)에서는 해밍 부호(Hamming Code), BCH 부호, 리드-솔로몬 부호(Reed-Solomon Code)등을 사용하여 패리티를 생성한다.
신드롬 장치(330)는 스페어 셀에 저장된 패리티와 메인 셀에 저장된 데이터를 비교하여 오류 발생 유무를 판단하는 장치로서, 상기의 패리티 정보를 이용하여 리드된 데이터의 열중에서 오류가 발생한 위치를 찾아 낸다. 통상적으로 그 값이 '0'이 아닐 경우에는 에러가 발생한 것으로 판단한다.
한편, 상기 계산된 신드롬이 ‘0’ 이 아니면, 에러가 발생한 것으로서 에러를 정정할 필요가 있다. 예를 들어, 리드 솔로몬 알고리즘에 따르면, 유클리드 알고리즘(modified Euclid's algorithm), 치엔 서치(Chien search), 및 에러 정정 과정이 상기 후속 과정으로서 수행된다. 이를 위하여 치엔 장치(350)가 추가적으로 구비되어 있다.
도 4는 본원 발명의 일 실시예에 따른 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투 프로그램 방법을 도시한 순서도이다.
먼저, 메모리 셀의 특정 페이지에 대하여 에러 정정 기능을 이용한 프로그램 동작을 수행한다(단계 410).
즉, 앞서 살펴본 바와 같이 프로그램하고자 하는 데이터에 대하여 패리티 비트를 계산하고, 주 데이터는 메인 셀에 프로그램하고 패리티 비트는 스페어 셀에 프로그램 한다.
다음으로, 목적 페이지에 저장된 데이터를 독출한다(단계 420).
이때 상기 독출 과정에서 에러 발생 여부를 확인한다(단계 430).
즉, 상기 단계(410)의 프로그램 과정 또는 독출 과정(420)에서 에러가 발생할 가능성이 있으며, 이를 확인하기 위해 메인 셀의 데이터와 스페어 셀의 패리티 비트를 비교하게 된다. 이는 앞서 언급한 신드롬 값을 이용하여 판별한다.
에러가 발생한 경우에는 앞서 언급한 바와 같이, 치엔 장치(350)를 이용하여 에러를 정정한다(단계 440).
다음으로, 상기와 같이 에러가 정정된 경우 또는 에러가 없는 것으로 판단된 경우에는 정상적인 카피투 동작을 수행한다. 즉, 상기 독출한 데이터를 페이지 버퍼에 저장한뒤, 이를 페이지 버퍼 외부로 출력하거나, 해당 데이터를 외부에서 입력된 데이터와 일부 교체하거나, 목적 페이지에 프로그램하는 동작등을 수행한다(단계 450).
전술한 본원 발명의 구성에 따라 카피투 동작에 대해서도 에러 정정 기능을 수행할 수 있다. 따라서, 카피투 동작을 반복적으로 실시하더라도 에러 데이터가 축적되는 것을 방지할 수 있다.

Claims (5)

  1. 프로그램 대상 데이터에 대한 패리티를 계산하는 단계와,
    상기 프로그램 대상 데이터와 패리티를 메모리 셀의 제1 페이지에 프로그램하는 단계와,
    상기 프로그램된 데이터와 패리티를 독출한 후 비교하여 에러 발생 여부를 판단하는 단계와,
    에러가 발생한 경우 상기 에러를 정정하는 단계와,
    상기 독출된 프로그램 대상 데이터를 페이지 버퍼에 저장하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피투 프로그램 방법.
  2. 제1항에 있어서, 상기 페이지 버퍼에 저장된 데이터를 상기 불휘발성 메모리 장치의 외부로 출력하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피투 프로그램 방법.
  3. 제1항에 있어서, 상기 페이지 버퍼에 저장된 데이터를 외부에서 입력된 데이터와 교체하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피투 프로그램 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 페이지 버퍼에 저장된 데이 터를 메모리 셀의 제2 페이지에 프로그램하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피투 프로그램 방법.
  5. 제4항에 있어서, 상기 제2 페이지에 프로그램하는 단계는 페이지 버퍼에 저장된 데이터에 대한 패리티를 계산하는 단계와,
    상기 데이터와 패리티를 메모리 셀의 제2 페이지에 프로그램하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피투 프로그램 방법.
KR1020070063553A 2007-06-27 2007-06-27 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법 KR20080114208A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063553A KR20080114208A (ko) 2007-06-27 2007-06-27 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063553A KR20080114208A (ko) 2007-06-27 2007-06-27 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법

Publications (1)

Publication Number Publication Date
KR20080114208A true KR20080114208A (ko) 2008-12-31

Family

ID=40371346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063553A KR20080114208A (ko) 2007-06-27 2007-06-27 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법

Country Status (1)

Country Link
KR (1) KR20080114208A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056876B1 (ko) * 2009-06-30 2011-08-12 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치
CN102981780A (zh) * 2012-11-21 2013-03-20 杭州华澜微科技有限公司 与非闪存单元的数据处理方法
US8595593B2 (en) 2008-12-24 2013-11-26 Hynix Semiconductor Inc. Nonvolatile memory device having a copy back operation and method of operating the same
KR20160022249A (ko) * 2014-08-19 2016-02-29 삼성전자주식회사 메모리 장치 및 모듈
US10824499B2 (en) 2014-08-19 2020-11-03 Samsung Electronics Co., Ltd. Memory system architectures using a separate system control path or channel for processing error information

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595593B2 (en) 2008-12-24 2013-11-26 Hynix Semiconductor Inc. Nonvolatile memory device having a copy back operation and method of operating the same
KR101056876B1 (ko) * 2009-06-30 2011-08-12 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치
US8504896B2 (en) 2009-06-30 2013-08-06 Hynix Semiconductor Inc. Method of operating nonvolatile memory device and nonvolatile memory device for implementing the same
CN102981780A (zh) * 2012-11-21 2013-03-20 杭州华澜微科技有限公司 与非闪存单元的数据处理方法
CN102981780B (zh) * 2012-11-21 2015-05-06 杭州华澜微科技有限公司 与非闪存单元的数据处理方法
KR20160022249A (ko) * 2014-08-19 2016-02-29 삼성전자주식회사 메모리 장치 및 모듈
US10824499B2 (en) 2014-08-19 2020-11-03 Samsung Electronics Co., Ltd. Memory system architectures using a separate system control path or channel for processing error information

Similar Documents

Publication Publication Date Title
CN110580927B (zh) 可变电阻随机存取存储器
JP5138319B2 (ja) メモリーシステム及び該動作方法。
US7299400B2 (en) Error correction circuit
US9760434B2 (en) ECC method for double pattern flash memory
US20050248999A1 (en) Memory card and memory controller
KR20160066019A (ko) 데이터 메모리 디바이스 및 인터페이스 에러 검출 및 처리 논리를 갖는 제어기
US8347183B2 (en) Flash memory device using ECC algorithm and method of operating the same
JP6164712B1 (ja) フラッシュメモリ
JP2012137994A (ja) メモリシステムおよびその制御方法
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
JP6642188B2 (ja) 不揮発性記憶装置、集積回路装置、電子機器及び不揮発性記憶装置の制御方法
KR20080114208A (ko) 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법
JP2007310916A (ja) メモリカード
JP2013125303A (ja) 半導体メモリ制御装置及び制御方法
CN111124742B (zh) Flash数据校验方法及Flash控制器、存储介质、设备
JP4742553B2 (ja) 記憶装置
JP2001167596A (ja) 不揮発性半導体記憶装置
TWI500036B (zh) 非揮發性儲存裝置及其控制方法
JP4692843B2 (ja) メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP6267497B2 (ja) 半導体メモリの制御装置及び不安定メモリ領域の検出方法
CN113961141B (zh) 存储器系统、存储器控制器以及操作存储器系统的方法
JP6387126B2 (ja) 半導体メモリの制御装置及び制御方法
KR20150029400A (ko) 반도체 장치, 데이터 저장 시스템 및 데이터 저장 방법
KR20200101884A (ko) 데이터 저장 시스템 및 그것의 동작 방법
JP2006127441A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination