JP2013125303A - 半導体メモリ制御装置及び制御方法 - Google Patents
半導体メモリ制御装置及び制御方法 Download PDFInfo
- Publication number
- JP2013125303A JP2013125303A JP2011272152A JP2011272152A JP2013125303A JP 2013125303 A JP2013125303 A JP 2013125303A JP 2011272152 A JP2011272152 A JP 2011272152A JP 2011272152 A JP2011272152 A JP 2011272152A JP 2013125303 A JP2013125303 A JP 2013125303A
- Authority
- JP
- Japan
- Prior art keywords
- error
- semiconductor memory
- block
- read
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【構成】メモリ内のブロック各々の内で誤り監視対象とするブロックを監視対象ブロックとして指定しておき、このメモリからデータを読み出すべく供給される読出指令に応答して、このメモリ内の上記監視対象ブロックに対して誤り検出処理を施して誤りビット数を示す情報を取得するという誤り監視処理を実行する。
【選択図】図1
Description
2 メモリ制御部
3 フラッシュメモリ
4 RAM
Claims (7)
- 書込指令又は読出指令に応じて半導体メモリに対してデータの書込又は読出制御を施す半導体メモリ制御装置であって、
前記読出指令に応答して前記半導体メモリから読み出されたデータに対して、誤り検出処理を施して誤りビット数を示す情報を生成する誤り検出手段と、
前記誤りビット数を示す情報を記憶する第1レジスタと、
前記半導体メモリ内のブロック各々の内で誤り監視対象とするブロックを監視対象ブロックとして指定する情報が記憶されている第2レジスタと、
前記読出指令に応答して、前記半導体メモリ内の前記監視対象ブロックに対して誤り検出処理を施して誤りビット数を示す情報を前記第1レジスタに記憶せしめる誤り監視手段と、を含むことを特徴とする半導体メモリ制御装置。 - 前記監視対象ブロックは、乱数によって指定された第1のブロック、又は前回の前記半導体メモリからの読み出し時に前記誤り検出手段によって誤りが検出されたデータが記憶されている第2のブロックであり、
前記半導体メモリ制御部は、前回の前記半導体メモリからの読み出しによって誤りが検出されなかった場合には前記第1のブロックを前記監視対象ブロックとして前記第2レジスタに記憶せしめる一方、前回の前記半導体メモリからの読み出しによって誤りが検出された場合には前記第2のブロックを前記監視対象ブロックとして前記第2レジスタに記憶せしめることを特徴とする請求項1記載の半導体メモリ制御装置。 - 前記半導体メモリは、各ブロック毎にそのブロックに対して実施されたイレース処理の延べ回数を示すイレース回数及び読出回数を保持するイレース回数テーブル領域を有し、
前記半導体メモリ制御部は、前記イレース処理の延べ回数の増加に伴って低下する読出の限度回数を示す読出回数閾値を前記イレース回数テーブル領域に保持されている前記イレース回数に基づいて求め、前回の前記半導体メモリからの読み出しによって誤りが検出されず且つ前記読出回数が前記読出回数閾値を超えた場合にだけ、前記第1のブロックを前記第2レジスタに記憶せしめることを特徴とする請求項2記載の半導体メモリ制御装置。 - 前記半導体メモリ制御部は、前記誤り監視手段によって前記第2のブロック内の全ページに対して前記誤り検出処理が終了した場合にこの第2のブロックを前記第1のブロックとして設定変更することを特徴とする請求項2又は3記載の半導体メモリ制御装置。
- 前記半導体メモリ制御部は、前記読出指令に応じて前記半導体メモリから読み出されたデータが記憶されているブロックを前記監視対象ブロックとして前記第2レジスタに記憶せしめる機能を有することを特徴とする請求項1ないし4のいずれか1に記載の半導体メモリ制御装置。
- 前記第1レジスタに記憶されている前記誤りビット数が所定の誤り閾値を超えている場合に前記データに誤り訂正処理を施したものを前記半導体メモリに上書きするリフレッシュ手段を更に備えたことを特徴とする請求項1ないし5のいずれか1に記載の半導体メモリ制御装置。
- 書込指令又は読出指令に応じて半導体メモリに対してデータの書込又は読出制御を施す半導体メモリの制御方法であって、
前記読出指令に応答して前記半導体メモリから読み出されたデータに対して誤り検出処理を施して誤りビット数を示す情報を得るステップと、
前記半導体メモリ内のブロック各々の内で誤り監視対象とするブロックを監視対象ブロックとして指定する情報を生成するステップと、
前記読出指令に応答して、前記半導体メモリ内の前記監視対象ブロックに対して誤り検出処理を施して誤りビット数を示す情報を取得するステップと、
前記誤りビット数が所定の誤り閾値を超えている場合に前記データに誤り訂正処理を施したものを前記半導体メモリに上書きするステップと、を有することを特徴とする半導体メモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272152A JP5883284B2 (ja) | 2011-12-13 | 2011-12-13 | 半導体メモリ制御装置及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272152A JP5883284B2 (ja) | 2011-12-13 | 2011-12-13 | 半導体メモリ制御装置及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013125303A true JP2013125303A (ja) | 2013-06-24 |
JP5883284B2 JP5883284B2 (ja) | 2016-03-09 |
Family
ID=48776526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011272152A Active JP5883284B2 (ja) | 2011-12-13 | 2011-12-13 | 半導体メモリ制御装置及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5883284B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016045523A (ja) * | 2014-08-19 | 2016-04-04 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
JP2016118815A (ja) * | 2014-12-18 | 2016-06-30 | パナソニックIpマネジメント株式会社 | 不揮発性メモリ装置 |
JP6076524B1 (ja) * | 2016-02-26 | 2017-02-08 | 株式会社Pfu | メモリ制御装置、制御方法及び制御プログラム |
JP2017062774A (ja) * | 2015-08-12 | 2017-03-30 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | メモリデバイス、および記憶されているビットシーケンスを訂正するための方法 |
JP2017219945A (ja) * | 2016-06-06 | 2017-12-14 | オムロン株式会社 | 制御装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080320342A1 (en) * | 2007-06-21 | 2008-12-25 | Megachips Corporation | Memory controller |
JP2009026285A (ja) * | 2007-06-21 | 2009-02-05 | Mega Chips Corp | メモリコントローラ |
JP2009037317A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム |
WO2009107268A1 (en) * | 2008-02-29 | 2009-09-03 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
-
2011
- 2011-12-13 JP JP2011272152A patent/JP5883284B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080320342A1 (en) * | 2007-06-21 | 2008-12-25 | Megachips Corporation | Memory controller |
JP2009026285A (ja) * | 2007-06-21 | 2009-02-05 | Mega Chips Corp | メモリコントローラ |
JP2009037317A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム |
WO2009107268A1 (en) * | 2008-02-29 | 2009-09-03 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
JP2009205578A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 半導体記憶装置 |
US20100313084A1 (en) * | 2008-02-29 | 2010-12-09 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016045523A (ja) * | 2014-08-19 | 2016-04-04 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
JP2016118815A (ja) * | 2014-12-18 | 2016-06-30 | パナソニックIpマネジメント株式会社 | 不揮発性メモリ装置 |
US9804921B2 (en) | 2014-12-18 | 2017-10-31 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory apparatus and control method of nonvolatile memory apparatus |
JP2017062774A (ja) * | 2015-08-12 | 2017-03-30 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | メモリデバイス、および記憶されているビットシーケンスを訂正するための方法 |
US10109372B2 (en) | 2015-08-12 | 2018-10-23 | Infineon Technologies Ag | Memory device and method for correcting a stored bit sequence |
JP6076524B1 (ja) * | 2016-02-26 | 2017-02-08 | 株式会社Pfu | メモリ制御装置、制御方法及び制御プログラム |
JP2017219945A (ja) * | 2016-06-06 | 2017-12-14 | オムロン株式会社 | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5883284B2 (ja) | 2016-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283845B2 (ja) | ビットエラーの予防方法、情報処理装置 | |
US9449684B2 (en) | Storage control device, storage device, information processing system, and storage control method | |
US20100199020A1 (en) | Non-volatile memory subsystem and a memory controller therefor | |
US8161346B2 (en) | Data refresh apparatus and data refresh method | |
US9804921B2 (en) | Nonvolatile memory apparatus and control method of nonvolatile memory apparatus | |
US10241678B2 (en) | Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted | |
JP2008198310A (ja) | ビットエラーの修復方法および情報処理装置 | |
US8856614B2 (en) | Semiconductor memory device detecting error | |
JP5883284B2 (ja) | 半導体メモリ制御装置及び制御方法 | |
JP2009042911A (ja) | メモリアクセスシステム | |
JP5521087B2 (ja) | メモリコントローラ | |
US20150220394A1 (en) | Memory system and method of controlling memory system | |
JP2019192316A (ja) | 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法 | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
US9430339B1 (en) | Method and apparatus for using wear-out blocks in nonvolatile memory | |
US20160011937A1 (en) | Semiconductor memory device, memory controller, and control method of memory controller | |
JP2009230475A (ja) | 不揮発性半導体記憶部を含む記憶システム | |
KR20180076605A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20080114208A (ko) | 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법 | |
JP4950214B2 (ja) | データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法 | |
JP6423282B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP6438763B2 (ja) | エラー訂正装置 | |
US10019186B2 (en) | Data maintenance method for error control and data storage device using the same | |
JP2010015477A (ja) | フラッシュメモリ制御装置及びフラッシュメモリ制御方法 | |
JP6267497B2 (ja) | 半導体メモリの制御装置及び不安定メモリ領域の検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151022 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5883284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |