JP2017219945A - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP2017219945A JP2017219945A JP2016112480A JP2016112480A JP2017219945A JP 2017219945 A JP2017219945 A JP 2017219945A JP 2016112480 A JP2016112480 A JP 2016112480A JP 2016112480 A JP2016112480 A JP 2016112480A JP 2017219945 A JP2017219945 A JP 2017219945A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- setting
- memory space
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 48
- 238000003745 diagnosis Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 description 132
- 238000004092 self-diagnosis Methods 0.000 description 107
- 238000010586 diagram Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/1052—Bypassing or disabling error detection or correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Programmable Controllers (AREA)
Abstract
Description
まず、本実施の形態に従う制御装置に係る背景および課題、ならびに、その課題に対する解決手段について概要を説明する。図1は、本実施の形態に従うメモリ自己診断機能の概要を説明するための模式図である。
次に、本実施の形態に従う制御装置の一例であるセーフティコントローラ100のハードウェア構成の一例について説明する。図4は、本実施の形態に従うセーフティコントローラ100のハードウェア構成例を示す模式図である。
次に、本実施の形態に従うメモリ自己診断機能の具体的な処理手順の一例について説明する。本実施の形態に従うメモリ自己診断機能は、記憶部のメモリ空間へ書込んだデータまたはメモリ空間から読出したデータに対するエラーの有無を診断する。図5および図6は、本実施の形態に従うメモリ自己診断機能を実現するための処理手順を説明するための図である。
上述したように、本実施の形態に従う制御装置は、メモリ空間のうちメモリ自己診断機能を有効に適用する範囲の設定を行うための設定機能を有している。次に、図3に示すように、セーフティコントローラ100がアクセス可能なメモリエリアのうち、メモリ自己診断機能を有効に適用するメモリエリアを設定する方法および運用について説明する。
典型例において、セーフティコントローラ100がアクセス可能なメモリエリアのうち、メモリ自己診断機能を有効に適用するメモリエリアは、制御装置のメーカによって、あるいは、製造段階において、予め設定されていてもよい。この場合、予め設定されたメモリエリアをユーザが変更できないようにしてもよいし、ユーザが用途や使用環境に応じて適宜変更できるようにしてもよい。前者の場合には、後述するようなメモリエリアを設定するための手段はユーザに対して提供されず、メーカ側でのみ使用されてもよい。
例えば、不揮発性のフラッシュメモリなどに格納(インストール)されるプログラムなどは、基本的には、格納された位置が事後的に変化することはないので、格納された静的な状態で、メモリ自己診断機能を有効に適用するメモリエリアをマニュアル設定することができる。
セーフティコントローラ100にて実行されるセーフティプログラムは、変数プログラムにより生成される場合がある。プログラムソースコードでは、必要なデータが変数の形で指定されるので、実際のメモリ空間のいずれに対象のデータが格納されるのかがユーザには見えない場合も多い。
セーフティコントローラ100にてセーフティプログラムの実行中には、ワークデータの生成および更新が逐次実施される。このようなデータの動的な生成および更新に伴って、メモリ空間のうちデータの格納に使用されるメモリエリアは時間的に変化する。このような時間的に変化するメモリエリアに対しては、メモリ自己診断機能を有効に適用するメモリエリアを動的に設定することが好ましい。そこで、セーフティコントローラ100で実行されるメモリマネージャやスケジューラなどを利用して、メモリ自己診断機能を有効に適用するメモリエリアを逐次変更するように設定してもよい。
上述のようなメモリ自己診断機能を有効に適用するメモリエリアを設定するための実装例について説明する。図10は、本実施の形態に従うメモリ自己診断機能についてのメモリエリアを設定するための実装例を示す模式図である。
上述したようなメモリ自己診断機能を有効に適用するメモリエリアの設定内容を確認できるようにしてもよい。図11は、本実施の形態に従うメモリ自己診断機能についてのメモリエリアの設定内容を確認するための実装例を示す模式図である。
次に、本実施の形態に従うメモリ自己診断機能の適用に係る処理手順について説明する。図12は、本実施の形態に従うメモリ自己診断機能の適用に係る処理手順を示すフローチャートである。図12に示す各ステップは、プロセッサ102がドライバプログラム118(いずれも、図4参照)を実行することで実現されてもよいし、データコントローラ104(図4参照)により実行されてもよい。
上述したような、本実施の形態に従うメモリ自己診断機能およびそれに関連するアプリケーションは、制御装置のプロセッサがアクセス可能なメモリ(内蔵揮発メモリ、内蔵不揮発メモリ、外付けメモリなど)のいずれにも適用可能である。さらに、内部のキャッシュやレジスタにも適用可能である。
本実施の形態に従う制御装置によれば、データに生じ得るエラーに対する処理を状況に応じて設定できる。このような機能を採用することで、機能安全を確実に実現するとともに、機能安全にかかわらない部分での、宇宙線、静電気、その他の外乱といった様々な電気的なノイズの影響を受けてのエラーなどによって、機械や設備を停止させて稼働率を低下させるような可能性を低減できる。すなわち、機能安全の完全な履行と、機械・設備の稼働率の維持という互いに相反し得る課題を両立できる。
Claims (11)
- 機械または設備を制御する制御装置であって、
記憶部と、
前記記憶部のメモリ空間へ書込んだデータまたは前記メモリ空間から読出したデータに対するエラーの有無を診断する診断手段と、
前記診断手段による診断結果に応じた処理を実行する処理実行手段とを備え、
前記処理実行手段は、前記メモリ空間のうち前記診断手段を有効に適用する範囲の設定に基づいて、当該範囲内のデータにエラーの存在が検出された場合に、必要な処理を実行する、制御装置。 - 前記メモリ空間のうち前記診断手段を有効に適用する範囲の設定を受付ける設定手段をさらに備える、請求項1に記載の制御装置。
- 外部からに指令に応じて、前記メモリ空間のうち前記診断手段を有効に適用する範囲を設定する設定手段をさらに備える、請求項1に記載の制御装置。
- 前記設定手段は、前記記憶部の前記メモリ空間のうちデータが有効に記憶されている領域を表示するとともに、当該表示内容に対して前記範囲の設定を受付ける、請求項1〜3のいずれか1項に記載の制御装置。
- 前記診断手段を有効に適用する範囲は、前記処理実行手段において実行される実行プログラムの生成段階で動的に設定される、請求項1〜3のいずれか1項に記載の制御装置。
- 前記診断手段は、前記設定手段により設定されている範囲外のデータについては、エラーの有無を診断しない、請求項1〜5のいずれか1項に記載の制御装置。
- 前記処理実行手段は、前記設定手段により設定されている範囲外のデータについては、前記診断手段によりエラーの存在が検出されても、前記必要な処理を実行しない、請求項1〜5のいずれか1項に記載の制御装置。
- 外部装置に対して、前記メモリ空間のうち前記診断手段を有効に適用する範囲を示す情報を出力する出力手段をさらに備える、請求項1〜7のいずれか1項に記載の制御装置。
- 前記メモリ空間には、書込対象のデータと当該データに応じて算出される冗長符号とが併せて書込まれており、
前記診断手段は、前記メモリ空間から読出されたデータと対応する冗長符号とが整合するか否かに基づいて、エラーの有無を診断する、請求項1〜8のいずれか1項に記載の制御装置。 - 前記診断手段は、書込対象のデータを前記メモリ空間の指定された領域に書込むとともに、当該書込んだデータを読出し、当該読出したデータの内容に基づいて、エラーの有無を診断する、請求項1〜8のいずれか1項に記載の制御装置。
- 前記診断手段は、書込対象のデータを前記メモリ空間の指定された第1の領域および当該第1の領域と対応付けられる第2の領域のそれぞれに書込むとともに、当該書込んだそれぞれのデータを読出して比較することで、エラーの有無を診断する、請求項1〜8のいずれか1項に記載の制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016112480A JP6717059B2 (ja) | 2016-06-06 | 2016-06-06 | 制御システム |
CN201710338612.5A CN107463516B (zh) | 2016-06-06 | 2017-05-15 | 控制装置 |
EP17171887.7A EP3255546B1 (en) | 2016-06-06 | 2017-05-19 | Controller |
US15/602,329 US10379946B2 (en) | 2016-06-06 | 2017-05-23 | Controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016112480A JP6717059B2 (ja) | 2016-06-06 | 2016-06-06 | 制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017219945A true JP2017219945A (ja) | 2017-12-14 |
JP6717059B2 JP6717059B2 (ja) | 2020-07-01 |
Family
ID=59034431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016112480A Active JP6717059B2 (ja) | 2016-06-06 | 2016-06-06 | 制御システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US10379946B2 (ja) |
EP (1) | EP3255546B1 (ja) |
JP (1) | JP6717059B2 (ja) |
CN (1) | CN107463516B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017208824B4 (de) | 2017-05-24 | 2022-12-29 | Wago Verwaltungsgesellschaft Mbh | Busumsetzer |
US11182272B2 (en) * | 2018-04-17 | 2021-11-23 | International Business Machines Corporation | Application state monitoring |
CN112147988A (zh) * | 2020-10-15 | 2020-12-29 | 济宁科力光电产业有限责任公司 | 一种危险失效的同步逻辑诊断方法 |
CN116194994A (zh) * | 2021-09-29 | 2023-05-30 | 梦芯片技术股份有限公司 | 用于数据存储器的自诊断的电子电路和方法 |
US11880268B2 (en) | 2021-12-10 | 2024-01-23 | Schneider Electric Systems Usa, Inc. | Soft error aggregation method for detection and reporting of risks in a safety instrumented system |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1049448A (ja) * | 1996-08-06 | 1998-02-20 | Nec Corp | 冗長化メモリのエラー訂正機構 |
JP2001092724A (ja) * | 1999-09-17 | 2001-04-06 | Nec Corp | メモリ診断方法及び装置 |
JP2006344223A (ja) * | 2005-06-08 | 2006-12-21 | Altera Corp | プログラマブル・デバイスの構成エラー検出の偽陽性の低減 |
JP2007148570A (ja) * | 2005-11-24 | 2007-06-14 | Fuji Xerox Co Ltd | 記憶装置の診断装置および診断方法 |
JP2013125303A (ja) * | 2011-12-13 | 2013-06-24 | Lapis Semiconductor Co Ltd | 半導体メモリ制御装置及び制御方法 |
JP2013210767A (ja) * | 2012-03-30 | 2013-10-10 | Of Networks:Kk | メモリ診断装置、メモリ診断プログラム及び機器 |
JP2013238926A (ja) * | 2012-05-11 | 2013-11-28 | Advantest Corp | 信号処理回路およびそれを用いた試験装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606662A (en) * | 1995-03-24 | 1997-02-25 | Advanced Micro Devices, Inc. | Auto DRAM parity enable/disable mechanism |
JP2000215112A (ja) * | 1998-11-20 | 2000-08-04 | Sony Computer Entertainment Inc | 電子機器及び低電圧検出方法 |
US6288934B1 (en) * | 2000-09-06 | 2001-09-11 | Oki Electric Industry Co., Ltd. | Analog memory device and method for reading data stored therein |
US7689814B2 (en) * | 2004-12-20 | 2010-03-30 | Sony Computer Entertainment Inc. | Methods and apparatus for disabling error countermeasures in a processing system |
WO2006070451A1 (ja) * | 2004-12-28 | 2006-07-06 | Fujitsu Limited | メモリ診断方法 |
TWI307100B (en) * | 2006-11-07 | 2009-03-01 | Macronix Int Co Ltd | Memory and method for reading error checking thereof |
JP4160625B1 (ja) * | 2007-04-04 | 2008-10-01 | シャープ株式会社 | 誤り検出制御システム |
JP5099342B2 (ja) | 2007-12-14 | 2012-12-19 | オムロン株式会社 | Plc用の部品実装基板 |
WO2011111211A1 (ja) * | 2010-03-11 | 2011-09-15 | 三菱電機株式会社 | メモリ診断方法、メモリ診断装置およびメモリ診断プログラム |
KR20130032077A (ko) * | 2011-09-22 | 2013-04-01 | 에스케이하이닉스 주식회사 | 설정 데이터 저장회로, 이를 포함하는 비휘발성 메모리 장치 및 메모리 시스템 |
JP5813450B2 (ja) * | 2011-10-17 | 2015-11-17 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
WO2014041596A1 (ja) * | 2012-09-11 | 2014-03-20 | 三菱電機株式会社 | 安全コントローラ |
-
2016
- 2016-06-06 JP JP2016112480A patent/JP6717059B2/ja active Active
-
2017
- 2017-05-15 CN CN201710338612.5A patent/CN107463516B/zh active Active
- 2017-05-19 EP EP17171887.7A patent/EP3255546B1/en active Active
- 2017-05-23 US US15/602,329 patent/US10379946B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1049448A (ja) * | 1996-08-06 | 1998-02-20 | Nec Corp | 冗長化メモリのエラー訂正機構 |
JP2001092724A (ja) * | 1999-09-17 | 2001-04-06 | Nec Corp | メモリ診断方法及び装置 |
JP2006344223A (ja) * | 2005-06-08 | 2006-12-21 | Altera Corp | プログラマブル・デバイスの構成エラー検出の偽陽性の低減 |
JP2007148570A (ja) * | 2005-11-24 | 2007-06-14 | Fuji Xerox Co Ltd | 記憶装置の診断装置および診断方法 |
JP2013125303A (ja) * | 2011-12-13 | 2013-06-24 | Lapis Semiconductor Co Ltd | 半導体メモリ制御装置及び制御方法 |
JP2013210767A (ja) * | 2012-03-30 | 2013-10-10 | Of Networks:Kk | メモリ診断装置、メモリ診断プログラム及び機器 |
JP2013238926A (ja) * | 2012-05-11 | 2013-11-28 | Advantest Corp | 信号処理回路およびそれを用いた試験装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107463516B (zh) | 2021-03-16 |
US10379946B2 (en) | 2019-08-13 |
US20170351573A1 (en) | 2017-12-07 |
EP3255546B1 (en) | 2019-01-30 |
CN107463516A (zh) | 2017-12-12 |
EP3255546A1 (en) | 2017-12-13 |
JP6717059B2 (ja) | 2020-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6717059B2 (ja) | 制御システム | |
JP5911922B2 (ja) | 安全関連制御ユニットおよび自動化設備の制御方法 | |
US9535784B2 (en) | Self monitoring and self repairing ECC | |
JP5464128B2 (ja) | Ram故障診断装置、そのプログラム | |
KR102131230B1 (ko) | 파워트레인 제어기의 램 에러 감지 로직의 자가진단 방법 및 장치 | |
US8255769B2 (en) | Control apparatus and control method | |
EP3683679A1 (en) | Checksum generation | |
Hayek et al. | Safety chips in light of the standard IEC 61508: Survey and analysis | |
WO2021038923A1 (ja) | 制御装置、ユーザプログラムの実行制御方法、およびシステムプログラム | |
JP6332134B2 (ja) | メモリ診断回路 | |
JP5964265B2 (ja) | 半導体集積回路装置 | |
JP3342039B2 (ja) | ファイルを管理する処理装置 | |
JP5563700B2 (ja) | 制御装置 | |
JP4357373B2 (ja) | 高信頼性制御装置 | |
JP5521684B2 (ja) | 自己診断装置及び自己診断方法 | |
JP5352815B2 (ja) | 制御装置および制御方法 | |
JP7202990B2 (ja) | Dram診断方法 | |
JP6501703B2 (ja) | 車載制御装置 | |
JP2014225110A (ja) | 安全コントローラ | |
WO2019211927A1 (ja) | メモリ診断装置及びメモリ診断方法 | |
JP2018163539A (ja) | 自己診断方法および自己診断プログラム | |
JP5730173B2 (ja) | 自己診断機能付き装置 | |
JP2013037550A (ja) | バス診断機能を備えた制御装置 | |
JP2011227646A (ja) | 計算機の診断装置及び診断方法 | |
JPH03252828A (ja) | 障害情報の検証方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6717059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |