JP2017219945A - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP2017219945A
JP2017219945A JP2016112480A JP2016112480A JP2017219945A JP 2017219945 A JP2017219945 A JP 2017219945A JP 2016112480 A JP2016112480 A JP 2016112480A JP 2016112480 A JP2016112480 A JP 2016112480A JP 2017219945 A JP2017219945 A JP 2017219945A
Authority
JP
Japan
Prior art keywords
data
memory
setting
memory space
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016112480A
Other languages
English (en)
Other versions
JP6717059B2 (ja
Inventor
貴雅 植田
Takamasa Ueda
貴雅 植田
宗田 靖男
Yasuo Muneda
靖男 宗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2016112480A priority Critical patent/JP6717059B2/ja
Priority to CN201710338612.5A priority patent/CN107463516B/zh
Priority to EP17171887.7A priority patent/EP3255546B1/en
Priority to US15/602,329 priority patent/US10379946B2/en
Publication of JP2017219945A publication Critical patent/JP2017219945A/ja
Application granted granted Critical
Publication of JP6717059B2 publication Critical patent/JP6717059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16Protection against loss of memory contents
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1052Bypassing or disabling error detection or correction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】データに生じ得るエラーに対する処理を状況に応じて設定可能な制御装置を提供する。【解決手段】機械または設備を制御する制御装置は、記憶部と、記憶部のメモリ空間へ書込んだデータまたはメモリ空間から読出したデータに対するエラーの有無を診断する診断手段と、診断手段による診断結果に応じた処理を実行する処理実行手段とを含む。処理実行手段は、メモリ空間のうち診断手段を有効に適用する範囲の設定に基づいて、当該範囲内のデータにエラーの存在が検出された場合に、当該範囲内のデータにエラーの存在が検出された場合に、必要な処理を実行する。【選択図】図3

Description

本発明は、メモリ空間に格納されるデータに対する診断機能を有する制御装置に関する。
ストアドプログラム方式のコンピュータは、主記憶に配置されたプログラムを逐次実行する。このようなプログラムおよびプログラムの実行時に必要な変数などのデータは、電荷などの電気的な作用を利用して記憶される。
電気的な作用を利用して記憶されるデータは、宇宙線、静電気、その他の外乱といった様々な電気的なノイズの影響を受けて、その記憶している値が破損または変化する場合がある。このようなデータに対するエラー耐性を高めるための様々な方法が知られている。
データを格納する際にパリティビットと称される誤り検査符号を付加するとともに、データ読出し時に、その読出したデータと対応するパリティビットとを比較することで、誤りの有無および誤りの訂正を行うような技術が知られている。このような機能を搭載したメモリはECC(Error Check and Correct memory)メモリなどと称される。
特開2009−146168号公報(特許文献1)は、バックアップ機能付きのIOメモリ仕様とECC機能付きのIOメモリ仕様とに低コストに対応可能としたPLC用の部品実装基板を提供する技術を開示する。
一方で、特開2009−146168号公報(特許文献1)に開示されるようなECC機能付きのIOメモリは、ECC機能を実現するための回路構成およびパリティビットを格納するための付加的な容量が必要になるため、ECC機能なしのメモリに比べればコスト的に不利である。そこで、ECC機能なしのメモリであってもデータの破損または誤読を防止するためのメモリ自己診断機能が採用されることがある。
メモリ自己診断機能は、プロセッサで実行されるプログラムまたはメモリを読出す回路などにソフトウェア的に実装されるものであり、データ書込み時にCRC(Cyclic Redundancy Check)などの誤り検出符号を付加しておき、データ読出し時に読出したデータを対応する誤り検出符に基づいて診断する機能である。
特開2009−146168号公報
上述したようなメモリ自己診断機能は、ソフトウェア的に実装されることが多いため、基本的には、書込みおよび読出し対象のデータのすべてが診断対象となる。一方で、書込みおよび読出し対象のデータの中には、エラーが許されないものと、ある程度のエラーが許容されるものとが存在し得る。そのため、メモリ自己診断機能をすべてのデータに対して一律に適用すると、データに発生したエラーに対して過剰な処理を実行することになり得る。
本発明は、上記のような点を考慮してなされたものであり、その目的は、データに生じ得るエラーに対する処理を状況に応じて設定可能な制御装置を提供することにある。
本発明のある局面に従う、機械または設備を制御する制御装置は、記憶部と、記憶部のメモリ空間へ書込んだデータまたはメモリ空間から読出したデータに対するエラーの有無を診断する診断手段と、診断手段による診断結果に応じた処理を実行する処理実行手段とを含む。処理実行手段は、メモリ空間のうち診断手段を有効に適用する範囲の設定に基づいて、当該範囲内のデータにエラーの存在が検出された場合に、必要な処理を実行する。
好ましくは、制御装置は、メモリ空間のうち診断手段を有効に適用する範囲の設定を受付ける設定手段をさらに含む。
好ましくは、制御装置は、外部からに指令に応じて、メモリ空間のうち診断手段を有効に適用する範囲を設定する設定手段をさらに含む。
好ましくは、設定手段は、記憶部のメモリ空間のうちデータが有効に記憶されている領域を表示するとともに、当該表示内容に対して範囲の設定を受付ける。
好ましくは、診断手段を有効に適用する範囲は、処理実行手段において実行される実行プログラムの生成段階で動的に設定される。
好ましくは、診断手段は、設定手段により設定されている範囲外のデータについては、エラーの有無を診断しない。
好ましくは、処理実行手段は、設定手段により設定されている範囲外のデータについては、診断手段によりエラーの存在が検出されても、必要な処理を実行しない。
好ましくは、制御装置は、外部装置に対して、メモリ空間のうち診断手段を有効に適用する範囲を示す情報を出力する出力手段をさらに含む。
好ましくは、メモリ空間には、書込対象のデータと当該データに応じて算出される冗長符号とが併せて書込まれており、診断手段は、メモリ空間から読出されたデータと対応する冗長符号とが整合するか否かに基づいて、エラーの有無を診断する。
好ましくは、診断手段は、書込対象のデータをメモリ空間の指定された領域に書込むとともに、当該書込んだデータを読出し、当該読出したデータの内容に基づいて、エラーの有無を診断する。
好ましくは、診断手段は、書込対象のデータをメモリ空間の指定された第1の領域および当該第1の領域と対応付けられる第2の領域のそれぞれに書込むとともに、当該書込んだそれぞれのデータを読出して比較することで、エラーの有無を診断する。
本発明によれば、データに生じ得るエラーに対する処理を状況に応じて設定可能な制御装置を提供できる。
本実施の形態に従うメモリ自己診断機能の概要を説明するための模式図である。 本実施の形態に従うメモリ自己診断機能を実装したシステムの構成例を示す模式図である。 本実施の形態に従うメモリ自己診断機能の適用を可変にする処理を説明するための模式図である。 本実施の形態に従うセーフティコントローラのハードウェア構成例を示す模式図である。 本実施の形態に従うメモリ自己診断機能を実現するための処理手順を説明するための図である。 本実施の形態に従うメモリ自己診断機能を実現するための処理手順を説明するための図である。 本実施の形態に従うメモリ自己診断機能を有効に適用するメモリエリアの設定方法を説明するための図である。 本実施の形態に従うメモリ自己診断機能を有効に適用するメモリエリアの別の設定方法を説明するための図である。 本実施の形態に従うメモリ自己診断機能を有効に適用するメモリエリアのさらに別の設定方法を説明するための図である。 本実施の形態に従うメモリ自己診断機能についてのメモリエリアを設定するための実装例を示す模式図である。 本実施の形態に従うメモリ自己診断機能についてのメモリエリアの設定内容を確認するための実装例を示す模式図である。 本実施の形態に従うメモリ自己診断機能の適用に係る処理手順を示すフローチャートである。
本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
<A.背景・課題・解決手段>
まず、本実施の形態に従う制御装置に係る背景および課題、ならびに、その課題に対する解決手段について概要を説明する。図1は、本実施の形態に従うメモリ自己診断機能の概要を説明するための模式図である。
図1を参照して、プロセッサ10がメモリ空間20にアクセスする場合のメモリ自己診断機能について説明する。メモリ自己診断機能は、記憶部のメモリ空間へ書込んだデータまたはメモリ空間から読出したデータに対するエラーの有無を診断する機能であり、診断手段に相当する。
例えば、プロセッサ10がメモリ空間20にアクセスして、あるデータをメモリ空間20に書込んだ後、当該書込んだデータを再度読出して、書込んだデータとの一致/不一致を判断する。例えば、データ「0101」をメモリ空間20に書込んだ後、メモリ空間20から当該書込んだデータを読出したときに、データ「0101」であれば、正しく書込みおよび読出しができていると判断できる。一方、データ「0101」をメモリ空間20に書込んだにもかかわらず、データ「0100」が読出された場合には、データの書込みまたは読出しが適切に行われていないと判断できる。
このようなデータの書込みまたは読出しが適切に行われない理由としては、宇宙線、静電気、その他の外乱といった様々な電気的なノイズ(一時的な外的要因)の影響が想定される。なお、メモリ空間の値が一時的に破損または誤読される故障モードをソフトエラーとも称す。このような一時的な外的要因によるソフトエラーについては、一般的に、再現性が低いため、根本的な原因の追求が難しい。その結果、効果的な再発防止策を立てることが容易ではない。
メモリ自己診断機能は、高い信頼性が要求される設備などに導入される。一例として、製造現場などに配置された機械を安全に使用するため用いられる機能安全デバイスなどが挙げられる。機能安全デバイスの典型例として、セーフティコントローラには、メモリ自己診断機能が実装されることが一般的である。
図2は、本実施の形態に従うメモリ自己診断機能を実装したシステムの構成例を示す模式図である。図2を参照して、セーフティコントローラ100は、ネットワーク152を介してPLC(Programmable Logic Controller)150と接続されており、機械または設備の安全に係る監視処理を実行する。セーフティコントローラ100は、何らのイベントが発生し、機械または設備の安全を維持する必要があると判断した場合には、PLC150に対して対象設備の停止などを指令する。
また、フェールセーフの思想から、セーフティコントローラ100自体に何らかの異常が生じた場合にも、PLC150に対して停止指令を与えるようになっている。これは、セーフティコントローラ100の監視機能が喪失された場合などを想定している。
上述のメモリ自己診断機能が採用されたセーフティコントローラ100において、内部メモリなどにおいて何らかのエラーを検出すると、セーフティコントローラ100からPLC150に対して停止指令が出力される。このような停止指令が与えられることで、PLC150が制御する設備は停止することになり、稼働率などを低下させてしまう。
ここで、セーフティコントローラ100で扱うデータのすべてが重要なものとは限らない。すなわち、セーフティコントローラ100が機能安全を実現するために必要なデータと、それ以外の付加的なデータとが存在し得る。このような場合、付加的なデータに発生した何らかのエラーを検出した場合にも設備を停止させてしまうことは、安全の確保と設備の稼働率の維持とのバランスを欠く結果となり得る。
そこで、本実施の形態に従う制御装置では、セーフティコントローラ100が扱うデータの重要度などに応じて、メモリ自己診断機能の適用の有無、および、メモリ自己診断機能によるエラー検出結果の利用形態、などを異ならせるようにする。
簡単な処理形態として、セーフティコントローラ100において実行されるセーフティクリティカルな処理に関連するメモリエリアに対してのみメモリ自己診断機能を適用し、それ以外のメモリエリアに対してはメモリ自己診断機能を適用しないといった方法を採用する。本明細書において、「セーフティクリティカルな処理」とは、例えば、国際規格によって定義された機能安全を実現するために必要な処理を意味する。
図3は、本実施の形態に従うメモリ自己診断機能の適用を可変にする処理を説明するための模式図である。図3には、例えば、揮発性の記憶装置であるRAM(Random Access Memory)および不揮発性の記憶装置であるフラッシュメモリの各メモリエリア22を、セーフティクリティカルな処理に必要なデータを格納するメモリエリア26と、それ以外のメモリエリア28とに分類する例を示す。なお、メモリエリア28には、セーフティクリティカルな処理以外の処理に必要なデータが格納されている場合もあるし、何らの有効なデータも格納されていない場合もある。
図3に示すセーフティクリティカルな処理に必要なデータを格納するメモリエリア26に対してはメモリ自己診断機能が有効に適用される一方で、それ以外のメモリエリア28については、メモリ自己診断機能は無効化される。
「メモリ自己診断機能を有効に適用する」とは、メモリ自己診断機能が有している本来の機能を利用することを意味する。すなわち、メモリ自己診断機能が有効に適用されている場合には、メモリ自己診断機能による診断結果に応じた処理、例えば、データ内にエラーが検出された場合には、PLC150に対して対象設備の停止などを指令するなど(図2参照)が実行される。
このように、本実施の形態に従う制御装置においては、セーフティクリティカルな処理に必要なデータを格納するとして設定されているメモリエリア26内のデータにエラーの存在が検出された場合には、そのエラーに応じて必要な処理が実行される。
これに対して、「メモリ自己診断機能を無効にする」とは、メモリ自己診断機能が有している本来の機能の全部または一部を利用しないことを意味する。具体的には、メモリエリア28に対しては、メモリ自己診断機能によるエラー検出自体が行われない、あるいは、メモリ自己診断機能によって何らかのエラーが検出されたとしても、それ以上の処理は実行されない。さらに、メモリ自己診断機能によって何らかのエラーが検出された場合には、本来の設備の停止ではなく、当該エラーに関連する誤りを自動的に訂正するようにしてもよい。あるいは、元データが存在する場合には、自動的にリストアするようにしてもよい。
本実施の形態に従う制御装置においては、メモリ自己診断機能は、セーフティクリティカルな処理に必要なデータを格納するとして設定されているメモリエリア26外のデータについては、エラーの有無を診断しないようにしてもよい。あるいは、セーフティクリティカルな処理に必要なデータを格納するとして設定されているメモリエリア26外のデータについては、エラーの存在が検出されても、そのエラーに応じた必要な処理が実行されないようにしてもよい。
本実施の形態によれば、メモリ自己診断機能を適用するメモリエリアおよび対象のデータをフレキシブルに設定/解放することで、必要以上のフェールセーフ動作を回避して、必要な機能安全を維持しつつ、設備全体の稼働率も高めることができる。
メモリエリア26とメモリエリア28との境界24は、ユーザが指定および/または調整できるようにしてもよい。あるいは、セーフティコントローラ100で実行されるプログラムの開発環境(コンパイラ、アセンブラ)などが構文解析またはオブジェクト解析によって、境界24の位置を決定するようにしてもよい。
この場合、境界24の位置は、物理的な位置として定義されてもよいし、論理的な位置として定義されてもよい。論理的な位置として定義される場合には、物理的なメモリエリア上では、離散的にエリアが設定されることもある。本実施の形態において、データ毎に処理種別が区分できるのであれば、各メモリエリアの設定はどのような態様であってもよい。
図3には、説明の便宜上、メモリ自己診断機能を適用するメモリエリアとそれ以外のメモリエリアとをそれぞれ定義する設定例、すなわち、メモリ自己診断機能を有効化するか否かの2段階の設定例について説明したが、より多くの種類に分類して設定してもよい。例えば、メモリ自己診断機能により何らかのエラーが検知されると処理を停止する第1のメモリエリアと、メモリ自己診断機能により何らかのエラーが検知されると警告を発しつつも処理を継続する第2のメモリエリアと、メモリ自己診断機能を適用しない第3のメモリエリアとの3種類を設定してもよいし、さらに多数の処理のうちからいずれかを設定するようにしてもよい。
<B.セーフティコントローラのハードウェア構成例>
次に、本実施の形態に従う制御装置の一例であるセーフティコントローラ100のハードウェア構成の一例について説明する。図4は、本実施の形態に従うセーフティコントローラ100のハードウェア構成例を示す模式図である。
図4を参照して、セーフティコントローラ100は、PLCに類似したハードウェア構成を有しており、主たるコンポーネントとして、プロセッサ102と、データコントローラ104と、RAM106と、フラッシュメモリ108と、ローカル通信インターフェイス(I/F:Interface)110と、ネットワークインターフェイス112と、内部バスコントローラ114と、フィールドバスコントローラ116とを含む。
プロセッサ102は、フラッシュメモリ108などに予めインストールされたシステムプログラムおよびユーザプログラムなどを実行する演算主体である。
データコントローラ104は、プロセッサ102と各コンポーネントとの間のデータ遣り取りを仲介する。
RAM106は、プロセッサ102により実行されるプログラムのコードおよびプログラムの実行に必要なワークデータなどを一時的に格納する。フラッシュメモリ108は、プロセッサ102により実行されるシステムプログラムおよびユーザプログラムなどを不揮発的に格納する。
ローカル通信インターフェイス110は、USB(Universal Serial Bus)などを介して、図示しないサポート装置などとの間でデータを遣り取りする。ネットワークインターフェイス112は、イーサネット(登録商標)などによって、他の情報処理装置(PLCやサーバ装置など)との間でデータを遣り取りする。
内部バスコントローラ114は、内部バスを介して、図示しないIO(Input Output)ユニットなどとの間でデータを遣り取りする。フィールドバスコントローラ116は、フィールドバスを介して、図示しないリモートIO装置に装着されたIOユニットなどとの間でデータを遣り取りする。
本実施の形態に従うメモリ自己診断機能が対象とする記憶部としては、典型的には、図4に示されるRAM106およびフラッシュメモリ108などが挙げられるが、これらに限るものではない。基本的には、データを格納するためのメモリ空間が存在するものであれば、どのようなものにもメモリ自己診断機能を適用できる。例えば、プロセッサに付随するキャッシュメモリやレジスタ、IOユニット内の不揮発性メモリやレジスタなどについても対象となる。
本実施の形態に従うメモリ自己診断機能による診断結果に応じた処理を実行する処理実行手段としては、図4に示されるプロセッサ102が挙げられるが、これに限らず、メモリ自己診断機能により検出されたエラーに応じて、処理を実行可能なものであれば、どのようなものを採用してもよい。
本実施の形態に従うメモリ自己診断機能は、任意の方法で実装することが可能である。例えば、プロセッサ102にて実行されるシステムプログラムの一部に含まれるドライバプログラム118により実装してもよい。あるいは、データコントローラ104の一機能として、IC(Integrated Circuited)やLSI(Large Scale Integrated circuited)などのハードワイヤード回路を用いて実現してもよいし、マイクロプロセッサがファームウェアを実行することで実現してもよい。この場合、任意の構成によって実装された自己診断ロジック120がデータコントローラ104に搭載されることになる。
本実施の形態に従うメモリ自己診断機能は、図4に示すようなセーフティコントローラ100に限らず、機械または設備を制御する制御装置(例えば、PLCなど)の全般に亘って適用が可能である。また、セーフティコントローラやPLCの主演算部だけではなく、IOユニットやリモートIO装置などの副次的な処理部にも適用可能である。
<C.メモリ自己診断機能>
次に、本実施の形態に従うメモリ自己診断機能の具体的な処理手順の一例について説明する。本実施の形態に従うメモリ自己診断機能は、記憶部のメモリ空間へ書込んだデータまたはメモリ空間から読出したデータに対するエラーの有無を診断する。図5および図6は、本実施の形態に従うメモリ自己診断機能を実現するための処理手順を説明するための図である。
図5および図6には、メモリ空間において、書込対象のデータと当該データに応じて算出される冗長符号とが併せて書込まれている形態を示す。このような冗長符号の一例として、CRCが知られている。CRCは、対象のデータから予め定められた多項式を用いて算出される。メモリ自己診断機能は、メモリ空間から読出されたデータと対応する冗長符号(CRC)とが整合するか否かに基づいて、エラーの有無を診断する。
図5には、応用例として、データ読戻し方式を示す。データ読戻し方式は、何らかのデータをメモリ空間に書込む際に、一旦データを書込んだ後に、当該書込んだデータの読出し結果が適正であるか否かを判断する手法である。すなわち、メモリ自己診断機能は、書込対象のデータをメモリ空間の指定された領域に書込むとともに、当該書込んだデータを読出し、当該読出したデータの内容に基づいて、エラーの有無を診断する。
具体的には、いずれかのメモリ空間に書込むべきデータが入力されると((1)データ入力)、当該入力されたデータにCRCが付加された上で((2)CRC付加)、指定されたメモリ空間に書込まれる((3)書込み)。その直後、当該メモリ空間から書込まれたデータが読出される((4)読出し)、そして、読出したデータとCRCとを比較することで、入力されたデータが正しく書込まれているか否かを判断する((5)検証)。すなわち、検証工程においては、読出したデータから先に用いられた多項式を用いて算出されるCRCの値が、読出したCRCの値と一致するか否かが判断される。両者が一致すれば、入力されたデータが正しく書込まれていると判断でき、そうでなければ、データ書込みに何らかの不具合が発生しと判断される。
正しく書込まれたデータは、その後に与えられる読出し指令に応答して、読出されて出力される。((6)読出し、および、(7)データ出力)。
このように、データ読戻し方式によれば、データを書込んだときに、その書込まれたデータの完全性が随時検証される。
なお、メモリ空間に書込まれるデータに当該データから算出されるCRCが付加されている場合には、書込まれているデータの完全性を対応するCRCを用いて任意のタイミングで検証できる。例えば、メモリ空間に適切に書込まれたデータの一部が電気的なノイズによって事後的に変化することも想定される。このような事後的なデータの変化に対しても、CRCを用いることで検出することができる。
そのため、図5に示すデータ読戻し方式に加えて、あるいは、データ読出し方式に代えて、CRCを用いてデータの完全性を検証する方式を採用してもよい。
図6には、データ多重方式の例を示す。データ読戻し方式は、何らかのデータをメモリ空間に書込む際に、一旦データを書込んだ後に、当該書込んだデータの読出し結果が適正であるか否かを判断する手法である。すなわち、メモリ自己診断機能は、書込対象のデータをメモリ空間の指定された第1の領域および当該第1の領域と対応付けられる第2の領域のそれぞれに書込むとともに、当該書込んだそれぞれのデータを読出して比較することで、エラーの有無を診断する。
具体的には、いずれかのメモリ空間に書込むべきデータが入力されると((1)データ入力)、当該入力されたデータにCRCが付加された上で((2)CRC付加)、指定されたメモリ空間および当該メモリ空間の双対となるメモリ空間にそれぞれ同一のデータ(入力されたデータ+CRC)が書込まれる((3)多重書込み)。その直後、または、読出し指令が与えられたときに、互いに対応付けられているメモリ空間からそれぞれデータが読出されて比較される((4)読出し、および、(5)比較)。両データが一致すれば、入力されたデータが正しく書込まれていると判断でき、そうでなければ、データ書込みに何らかの不具合が発生しと判断される。正しく書込まれたデータは、読出し結果として出力されてもよい((7)データ出力)。
このように、データ多重方式によれば、データを書込んだときに、その書込まれたデータの完全性が随時検証される。なお、データ多重方式については、任意のタイミングで、保持されているデータの妥当性を評価できる。例えば、メモリ空間に書込まれたいずれかのデータが事後的に変化した場合であっても、対になっているデータの両方が同じように変化する可能性は極めて低いので、両データを対比させることで、データの部分的な欠損や不整合を検出できる。
なお、図6においては、データにCRCを付加する構成について例示するが、データ多重方式においては、書込まれたデータ同士を比較すればよいので、CRCは必須ではない。但し、CRCを付加することで、事後的なデータの完全性を検証できるようになるというさらなる利点がある。
メモリ自己診断機能を実現する方法としては、図5および図6に示す方法に限らず、書込んだデータの完全性および妥当性を検証できる手法であれば、どのような方法を採用してもよい。
<D.メモリ自己診断機能を有効に適用するメモリエリアの設定方法および運用>
上述したように、本実施の形態に従う制御装置は、メモリ空間のうちメモリ自己診断機能を有効に適用する範囲の設定を行うための設定機能を有している。次に、図3に示すように、セーフティコントローラ100がアクセス可能なメモリエリアのうち、メモリ自己診断機能を有効に適用するメモリエリアを設定する方法および運用について説明する。
(d1:設定主体)
典型例において、セーフティコントローラ100がアクセス可能なメモリエリアのうち、メモリ自己診断機能を有効に適用するメモリエリアは、制御装置のメーカによって、あるいは、製造段階において、予め設定されていてもよい。この場合、予め設定されたメモリエリアをユーザが変更できないようにしてもよいし、ユーザが用途や使用環境に応じて適宜変更できるようにしてもよい。前者の場合には、後述するようなメモリエリアを設定するための手段はユーザに対して提供されず、メーカ側でのみ使用されてもよい。
あるいは、メーカ出荷段階においては、すべてのメモリエリアがメモリ自己診断機能を有効に適用する対象にデフォルト設定されており、ユーザが用途や使用環境に応じて、適宜変更するようにしてもよい。
(d2:メモリエリアの直接設定)
例えば、不揮発性のフラッシュメモリなどに格納(インストール)されるプログラムなどは、基本的には、格納された位置が事後的に変化することはないので、格納された静的な状態で、メモリ自己診断機能を有効に適用するメモリエリアをマニュアル設定することができる。
図7は、本実施の形態に従うメモリ自己診断機能を有効に適用するメモリエリアの設定方法を説明するための図である。セーフティコントローラ100には、セーフティプログラムなどの開発環境、デバッグ環境などを提供するサポート装置が接続される。このようなサポート装置上に、図7に示すような設定画面200が表示される。
ユーザは、サポート装置を操作して、設定画面200上で、メモリ自己診断機能を有効に適用するメモリエリアを設定する。具体的には、設定画面200には、対象のメモリ空間の使用状態を示すマップ202が表示されている。マップ202は、メモリエリアのアドレスに対応付けて視覚化されており、このマップ202のアドレスに関連付けて、メモリエリアを設定するための複数のスライダーが表示可能になっている。
マップ202内において、データが記憶されている領域204,206は、他の領域とは異なる表示態様で表示されている。ユーザは、マップ202内のデータが格納されている領域を参照しつつ、スライダー212,216,222,226を操作して、メモリ自己診断機能を有効に適用するメモリエリアを設定する。
このように、メモリ空間のうちメモリ自己診断機能を有効に適用する範囲の設定を受付ける設定機能として、記憶部のメモリ空間のうちデータが有効に記憶されている領域を表示するとともに、当該表示内容に対して範囲の設定を受付ける。
図7に示す例では、スライダー212がメモリエリアの開始位置210を規定し、スライダー216がメモリエリアの終了位置214を規定する。この結果、開始位置210から終了位置214までの範囲がメモリエリア218として設定される。
図7に示す例では、領域204と領域206とが離れて位置しているので、領域206に関連付けて、スライダー222,226が表示されている。すなわち、スライダー222がメモリエリアの開始位置220を規定し、スライダー226がメモリエリアの終了位置224を規定する。この結果、開始位置220から終了位置224までの範囲がメモリエリア228として設定される。
このような手順によって、メモリ空間のうち、メモリエリア218およびメモリエリア228がメモリ自己診断機能を有効に適用する範囲として設定されることになる。逆に言えば、メモリ空間のうち、メモリエリア218およびメモリエリア228以外のメモリエリアについては、メモリ自己診断機能が無効化される。すなわち、データが格納されていないメモリエリアにおいて、何らかの外的要因によってエラーが生じたとしても、機能安全を実現するために必要な処理が何ら阻害されることはない。むしろ、データが格納されていないメモリエリアにおいて生じたエラーに起因して設備を停止させることで、稼働率が低下することの方が問題になり得る。本実施の形態に従う方法によって、メモリ自己診断機能を有効に適用するメモリエリアを適切に設定することで、上述のような互いに相反する課題をバランスさせて、解決することができる。
(d3:セーフティプログラムの作成時における設定)
セーフティコントローラ100にて実行されるセーフティプログラムは、変数プログラムにより生成される場合がある。プログラムソースコードでは、必要なデータが変数の形で指定されるので、実際のメモリ空間のいずれに対象のデータが格納されるのかがユーザには見えない場合も多い。
そこで、セーフティプログラムの生成段階において、プログラムソースコードなどを参照して、対象のデータが格納されるメモリエリアを自動的に設定するようにしてもよい。
図8は、本実施の形態に従うメモリ自己診断機能を有効に適用するメモリエリアの別の設定方法を説明するための図である。
サポート装置を用いてセーフティプログラムを生成する過程で、図8(a)に示すような設定画面300が表示される。設定画面300においては、セーフティコントローラ100において実行されるプログラムおよび各プログラムで利用される変数やデータなどが一覧表示されている(符号304)。ユーザは、メモリ自己診断機能を有効に適用する対象を選択する。具体的には、各項目に対応付けてチェックボックス302が表示されており、ユーザは、メモリ自己診断機能を有効に適用すべき対象の項目をチェックにより選択することができる。
なお、機能安全に係るプログラムや関連するデータ(図8(a)に示す例では、「セーフティプログラム」、「システム変数」、「内部変数」など)については、チェックを外す、すなわちメモリ自己診断機能を有効に適用すべき対象から除外することを禁止するようにしてもよい。このような制約を設けることで、機能安全に必要なデータに対しては、必ず、メモリ自己診断機能が有効に適用されることが保障される。
図8(a)に示す設定画面300においてなされたユーザ設定に従って、図8(b)に示すような処理手順に従って、メモリ自己診断対象エリア情報340が生成される。すなわち、セーフティプログラムコード312と、デバック用プログラムコード314と、設定・構成情報316などを含むプロジェクトデータ310に対して、解析処理や変換処理が実施される。
より具体的には、パーサ322、アセンブラ324、コンパイラ326を含むプログラム群320が順次プロジェクトデータ310に対して処理を行うことで、プログラムソースコードの解析や、オブジェクトの配置位置の決定などが行われ、実行コードが生成される際に、メモリ空間のいずれのメモリエリアが使用されるのかが決定される。そして、図8(a)に示す設定画面300においてチェックが付与された種類のデータについて、各データが配置されるメモリ空間から、メモリ自己診断対象エリア情報340が生成される。このように、メモリ自己診断機能を有効に適用する範囲は、処理実行手段であるプロセッサにおいて実行される実行プログラムであるセーフティプログラムの生成段階で動的に設定されてもよい。
セーフティプログラムが実行される際には、メモリ自己診断対象エリア情報340が参照されて、メモリ自己診断機能を有効に適用するメモリエリアが設定される。
このような処理によってメモリ自己診断機能を有効に適用するメモリエリアを設定することで、変数プログラムのような、メモリ空間のうちいずれのメモリエリアにデータが配置されるのかがユーザには分からないような場合であっても、メモリ自己診断機能を有効に適用するメモリエリアを適切に設定できる。
(d4:データ配置位置が動的に変更されるシステムでの設定)
セーフティコントローラ100にてセーフティプログラムの実行中には、ワークデータの生成および更新が逐次実施される。このようなデータの動的な生成および更新に伴って、メモリ空間のうちデータの格納に使用されるメモリエリアは時間的に変化する。このような時間的に変化するメモリエリアに対しては、メモリ自己診断機能を有効に適用するメモリエリアを動的に設定することが好ましい。そこで、セーフティコントローラ100で実行されるメモリマネージャやスケジューラなどを利用して、メモリ自己診断機能を有効に適用するメモリエリアを逐次変更するように設定してもよい。
図9は、本実施の形態に従うメモリ自己診断機能を有効に適用するメモリエリアのさらに別の設定方法を説明するための図である。図9に示す設定画面400においては、メモリ自己診断機能を有効に適用する範囲を、メモリ空間のすべてのメモリエリアとするのか、あるいは、現実にデータの格納に利用されている一部のメモリエリアだけにするのかをユーザは選択できる。
設定画面400でのユーザ設定に応じて、セーフティコントローラ100のメモリマネージャおよびスケジューラは、所定周期毎にメモリ空間のうちデータの格納に使用されているメモリエリアを取得し、その取得したメモリエリアに対してのみ、メモリ自己診断機能が実行されるように処理する。
このような設定機能を設けることで、メモリ空間のうちデータの格納に使用されるメモリエリアの大きさや位置が変化した場合であっても、メモリ自己診断機能を効率的に適用するとともに、設備の不要な停止の可能性を低減できる。
(d5:設定するための実装例)
上述のようなメモリ自己診断機能を有効に適用するメモリエリアを設定するための実装例について説明する。図10は、本実施の形態に従うメモリ自己診断機能についてのメモリエリアを設定するための実装例を示す模式図である。
図10(a)に示すように、例えば、セーフティコントローラ100に対してサポート装置160が接続されている場合を想定する。ユーザは、サポート装置160を操作して、セーフティコントローラ100においてメモリ自己診断機能を有効に適用するメモリエリアを設定するとともに、設定が完了すると、サポート装置160は設定情報を生成する。生成された設定情報は、セーフティコントローラ100へ伝送されて、セーフティコントローラ100に格納される。
このように、セーフティコントローラ100に実装される設定機能としては、メモリ空間のうちメモリ自己診断機能を有効に適用する範囲の設定を受付ける機能を採用してもよい。
あるいは、図10(b)に示すように、セーフティコントローラ100に対してサポート装置160が接続されている場合、あるいは、ネットワーク152を介してセーフティコントローラ100および表示装置170が接続されている場合を想定する。
このような場合において、ユーザがサポート装置160または表示装置170に対して、セーフティコントローラ100においてメモリ自己診断機能を有効に適用するメモリエリアを設定すると、当該設定された内容を示す設定指示がセーフティコントローラ100へ送信される。セーフティコントローラ100は、サポート装置160または表示装置170からの設定指示に応答して、設定情報を内部的に作成するとともに、その作成した設定情報を格納する。すなわち、セーフティコントローラ100は、サポート装置160または表示装置170からの設定指示に応答して、内部的に格納されている設定情報を更新する。
このように、セーフティコントローラ100に実装される設定機能としては、外部からに指令に応じて、メモリ空間のうちメモリ自己診断機能を有効に適用する範囲を設定する機能を採用してもよい。
なお、上述したような実装例に限定されることなく、装置構成またはシステム構成に応じた実装例を採用することができる。
(d6:設定内容確認)
上述したようなメモリ自己診断機能を有効に適用するメモリエリアの設定内容を確認できるようにしてもよい。図11は、本実施の形態に従うメモリ自己診断機能についてのメモリエリアの設定内容を確認するための実装例を示す模式図である。
図11(A)を参照して、例えば、セーフティコントローラ100に対してサポート装置160を接続するとともに、サポート装置160を操作して、セーフティコントローラ100の設定を読出す。すると、サポート装置160上には、図11(B)に示すような設定確認画面250が表示される。
このように、セーフティコントローラ100には、サポート装置160などの外部装置に対して、メモリ空間のうちメモリ自己診断機能を有効に適用する範囲を示す情報を出力する機能を実装してもよい。ユーザは、この設定確認画面250に基づいて、メモリ自己診断機能を有効に適用するメモリエリアの妥当性などを確認することができる。
なお、上述したような実装例に限定されることなく、装置構成またはシステム構成に応じた実装例を採用することができる。
<E.処理手順>
次に、本実施の形態に従うメモリ自己診断機能の適用に係る処理手順について説明する。図12は、本実施の形態に従うメモリ自己診断機能の適用に係る処理手順を示すフローチャートである。図12に示す各ステップは、プロセッサ102がドライバプログラム118(いずれも、図4参照)を実行することで実現されてもよいし、データコントローラ104(図4参照)により実行されてもよい。
図12を参照して、まず、メモリエリアの設定を受付ける(ステップS2)。これにより、メモリ自己診断機能を適用すべきメモリエリアが規定される。
続いて、メモリ空間のいずれかのデータに対するアクセスが要求されたか否かが判断される(ステップS4)。データに対するアクセスとは、少なくとも、データの書込みおよびデータの読出しのいずれかを含む。メモリ空間のいずれかのデータに対するアクセスも要求されていなければ(ステップS4においてNOの場合)、ステップS4の処理が繰り返される。
メモリ空間のいずれかのデータに対するアクセスも要求されていれば(ステップS4においてYESの場合)、アクセスが要求されているアドレスがステップS2において設定されたメモリエリア内にあるか否かが判断される(ステップS6)。アクセスが要求されているアドレスがステップS2において設定されたメモリエリア内にない場合(ステップS6においてNOの場合)には、メモリ自己診断機能は無効化され、要求されたデータに対するアクセスが実行され(ステップS8)、そのアクセスの実行結果を応答する(ステップS10)。そして、ステップS4以下の処理が繰り返される。
これに対して、アクセスが要求されているアドレスがステップS2において設定されたメモリエリア内にある場合(ステップS6においてYESの場合)には、メモリ自己診断機能は有効化され、要求されたデータに対するアクセスが実行された(ステップS12)後、そのデータに対するアクセスに関連付けられたメモリ自己診断機能が実行される(ステップS14)。メモリ自己診断機能の実行によって、何らかのエラーが検出されたか否かを判断する(ステップS16)。
何らかのエラーが検出された場合(ステップS16においてYESの場合)には、検出されたエラーの内容を応答する(ステップS18)。これに対して、何らのエラーも検出されなかった場合(ステップS16においてNOの場合)には、アクセスの結果を応答する(ステップS20)。そして、ステップS4以下の処理が繰り返される。
セーフティコントローラ100が有効に実行されている間、ステップS2〜S20の処理が繰り返される。
<F.適用先>
上述したような、本実施の形態に従うメモリ自己診断機能およびそれに関連するアプリケーションは、制御装置のプロセッサがアクセス可能なメモリ(内蔵揮発メモリ、内蔵不揮発メモリ、外付けメモリなど)のいずれにも適用可能である。さらに、内部のキャッシュやレジスタにも適用可能である。
さらに、メモリ自己診断機能およびそれに関連するアプリケーションをIOユニットやリモートIO装置などにも適用可能である。あるいは、制御装置の一部または全部と一体化したシステムなどにも適用可能である。
また、メモリ自己診断機能が有効に適用するメモリエリアを設定する機能は、セーフティコントローラやPLCに接続されるサポート装置により提供されてもよいし、あるいは、セーフティコントローラのファームウェアにより提供されてもよい。さらに、上述した機能の全部または一部を外部のサーバ装置上と連携することで提供するようにしてもよい。
<G.利点>
本実施の形態に従う制御装置によれば、データに生じ得るエラーに対する処理を状況に応じて設定できる。このような機能を採用することで、機能安全を確実に実現するとともに、機能安全にかかわらない部分での、宇宙線、静電気、その他の外乱といった様々な電気的なノイズの影響を受けてのエラーなどによって、機械や設備を停止させて稼働率を低下させるような可能性を低減できる。すなわち、機能安全の完全な履行と、機械・設備の稼働率の維持という互いに相反し得る課題を両立できる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10,102 プロセッサ、20 メモリ空間、22,26,28,218,228 メモリエリア、24 境界、100 セーフティコントローラ、104 データコントローラ、106 RAM、108 フラッシュメモリ、110 ローカル通信インターフェイス、112 ネットワークインターフェイス、114 内部バスコントローラ、116 フィールドバスコントローラ、118 ドライバプログラム、120 自己診断ロジック、150 PLC、152 ネットワーク、200,300,400 設定画面、202 マップ、204,206 領域、210,220 開始位置、212,216,222,226 スライダー、214,224 終了位置、302 チェックボックス、310 プロジェクトデータ、312 セーフティプログラムコード、314 デバック用プログラムコード、316 構成情報、320 プログラム群、322 パーサ、324 アセンブラ、326 コンパイラ、340 メモリ自己診断対象エリア情報。

Claims (11)

  1. 機械または設備を制御する制御装置であって、
    記憶部と、
    前記記憶部のメモリ空間へ書込んだデータまたは前記メモリ空間から読出したデータに対するエラーの有無を診断する診断手段と、
    前記診断手段による診断結果に応じた処理を実行する処理実行手段とを備え、
    前記処理実行手段は、前記メモリ空間のうち前記診断手段を有効に適用する範囲の設定に基づいて、当該範囲内のデータにエラーの存在が検出された場合に、必要な処理を実行する、制御装置。
  2. 前記メモリ空間のうち前記診断手段を有効に適用する範囲の設定を受付ける設定手段をさらに備える、請求項1に記載の制御装置。
  3. 外部からに指令に応じて、前記メモリ空間のうち前記診断手段を有効に適用する範囲を設定する設定手段をさらに備える、請求項1に記載の制御装置。
  4. 前記設定手段は、前記記憶部の前記メモリ空間のうちデータが有効に記憶されている領域を表示するとともに、当該表示内容に対して前記範囲の設定を受付ける、請求項1〜3のいずれか1項に記載の制御装置。
  5. 前記診断手段を有効に適用する範囲は、前記処理実行手段において実行される実行プログラムの生成段階で動的に設定される、請求項1〜3のいずれか1項に記載の制御装置。
  6. 前記診断手段は、前記設定手段により設定されている範囲外のデータについては、エラーの有無を診断しない、請求項1〜5のいずれか1項に記載の制御装置。
  7. 前記処理実行手段は、前記設定手段により設定されている範囲外のデータについては、前記診断手段によりエラーの存在が検出されても、前記必要な処理を実行しない、請求項1〜5のいずれか1項に記載の制御装置。
  8. 外部装置に対して、前記メモリ空間のうち前記診断手段を有効に適用する範囲を示す情報を出力する出力手段をさらに備える、請求項1〜7のいずれか1項に記載の制御装置。
  9. 前記メモリ空間には、書込対象のデータと当該データに応じて算出される冗長符号とが併せて書込まれており、
    前記診断手段は、前記メモリ空間から読出されたデータと対応する冗長符号とが整合するか否かに基づいて、エラーの有無を診断する、請求項1〜8のいずれか1項に記載の制御装置。
  10. 前記診断手段は、書込対象のデータを前記メモリ空間の指定された領域に書込むとともに、当該書込んだデータを読出し、当該読出したデータの内容に基づいて、エラーの有無を診断する、請求項1〜8のいずれか1項に記載の制御装置。
  11. 前記診断手段は、書込対象のデータを前記メモリ空間の指定された第1の領域および当該第1の領域と対応付けられる第2の領域のそれぞれに書込むとともに、当該書込んだそれぞれのデータを読出して比較することで、エラーの有無を診断する、請求項1〜8のいずれか1項に記載の制御装置。
JP2016112480A 2016-06-06 2016-06-06 制御システム Active JP6717059B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016112480A JP6717059B2 (ja) 2016-06-06 2016-06-06 制御システム
CN201710338612.5A CN107463516B (zh) 2016-06-06 2017-05-15 控制装置
EP17171887.7A EP3255546B1 (en) 2016-06-06 2017-05-19 Controller
US15/602,329 US10379946B2 (en) 2016-06-06 2017-05-23 Controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016112480A JP6717059B2 (ja) 2016-06-06 2016-06-06 制御システム

Publications (2)

Publication Number Publication Date
JP2017219945A true JP2017219945A (ja) 2017-12-14
JP6717059B2 JP6717059B2 (ja) 2020-07-01

Family

ID=59034431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016112480A Active JP6717059B2 (ja) 2016-06-06 2016-06-06 制御システム

Country Status (4)

Country Link
US (1) US10379946B2 (ja)
EP (1) EP3255546B1 (ja)
JP (1) JP6717059B2 (ja)
CN (1) CN107463516B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208824B4 (de) 2017-05-24 2022-12-29 Wago Verwaltungsgesellschaft Mbh Busumsetzer
US11182272B2 (en) * 2018-04-17 2021-11-23 International Business Machines Corporation Application state monitoring
CN112147988A (zh) * 2020-10-15 2020-12-29 济宁科力光电产业有限责任公司 一种危险失效的同步逻辑诊断方法
CN116194994A (zh) * 2021-09-29 2023-05-30 梦芯片技术股份有限公司 用于数据存储器的自诊断的电子电路和方法
US11880268B2 (en) 2021-12-10 2024-01-23 Schneider Electric Systems Usa, Inc. Soft error aggregation method for detection and reporting of risks in a safety instrumented system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049448A (ja) * 1996-08-06 1998-02-20 Nec Corp 冗長化メモリのエラー訂正機構
JP2001092724A (ja) * 1999-09-17 2001-04-06 Nec Corp メモリ診断方法及び装置
JP2006344223A (ja) * 2005-06-08 2006-12-21 Altera Corp プログラマブル・デバイスの構成エラー検出の偽陽性の低減
JP2007148570A (ja) * 2005-11-24 2007-06-14 Fuji Xerox Co Ltd 記憶装置の診断装置および診断方法
JP2013125303A (ja) * 2011-12-13 2013-06-24 Lapis Semiconductor Co Ltd 半導体メモリ制御装置及び制御方法
JP2013210767A (ja) * 2012-03-30 2013-10-10 Of Networks:Kk メモリ診断装置、メモリ診断プログラム及び機器
JP2013238926A (ja) * 2012-05-11 2013-11-28 Advantest Corp 信号処理回路およびそれを用いた試験装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606662A (en) * 1995-03-24 1997-02-25 Advanced Micro Devices, Inc. Auto DRAM parity enable/disable mechanism
JP2000215112A (ja) * 1998-11-20 2000-08-04 Sony Computer Entertainment Inc 電子機器及び低電圧検出方法
US6288934B1 (en) * 2000-09-06 2001-09-11 Oki Electric Industry Co., Ltd. Analog memory device and method for reading data stored therein
US7689814B2 (en) * 2004-12-20 2010-03-30 Sony Computer Entertainment Inc. Methods and apparatus for disabling error countermeasures in a processing system
WO2006070451A1 (ja) * 2004-12-28 2006-07-06 Fujitsu Limited メモリ診断方法
TWI307100B (en) * 2006-11-07 2009-03-01 Macronix Int Co Ltd Memory and method for reading error checking thereof
JP4160625B1 (ja) * 2007-04-04 2008-10-01 シャープ株式会社 誤り検出制御システム
JP5099342B2 (ja) 2007-12-14 2012-12-19 オムロン株式会社 Plc用の部品実装基板
WO2011111211A1 (ja) * 2010-03-11 2011-09-15 三菱電機株式会社 メモリ診断方法、メモリ診断装置およびメモリ診断プログラム
KR20130032077A (ko) * 2011-09-22 2013-04-01 에스케이하이닉스 주식회사 설정 데이터 저장회로, 이를 포함하는 비휘발성 메모리 장치 및 메모리 시스템
JP5813450B2 (ja) * 2011-10-17 2015-11-17 日立オートモティブシステムズ株式会社 電子制御装置
WO2014041596A1 (ja) * 2012-09-11 2014-03-20 三菱電機株式会社 安全コントローラ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049448A (ja) * 1996-08-06 1998-02-20 Nec Corp 冗長化メモリのエラー訂正機構
JP2001092724A (ja) * 1999-09-17 2001-04-06 Nec Corp メモリ診断方法及び装置
JP2006344223A (ja) * 2005-06-08 2006-12-21 Altera Corp プログラマブル・デバイスの構成エラー検出の偽陽性の低減
JP2007148570A (ja) * 2005-11-24 2007-06-14 Fuji Xerox Co Ltd 記憶装置の診断装置および診断方法
JP2013125303A (ja) * 2011-12-13 2013-06-24 Lapis Semiconductor Co Ltd 半導体メモリ制御装置及び制御方法
JP2013210767A (ja) * 2012-03-30 2013-10-10 Of Networks:Kk メモリ診断装置、メモリ診断プログラム及び機器
JP2013238926A (ja) * 2012-05-11 2013-11-28 Advantest Corp 信号処理回路およびそれを用いた試験装置

Also Published As

Publication number Publication date
CN107463516B (zh) 2021-03-16
US10379946B2 (en) 2019-08-13
US20170351573A1 (en) 2017-12-07
EP3255546B1 (en) 2019-01-30
CN107463516A (zh) 2017-12-12
EP3255546A1 (en) 2017-12-13
JP6717059B2 (ja) 2020-07-01

Similar Documents

Publication Publication Date Title
JP6717059B2 (ja) 制御システム
JP5911922B2 (ja) 安全関連制御ユニットおよび自動化設備の制御方法
US9535784B2 (en) Self monitoring and self repairing ECC
JP5464128B2 (ja) Ram故障診断装置、そのプログラム
KR102131230B1 (ko) 파워트레인 제어기의 램 에러 감지 로직의 자가진단 방법 및 장치
US8255769B2 (en) Control apparatus and control method
EP3683679A1 (en) Checksum generation
Hayek et al. Safety chips in light of the standard IEC 61508: Survey and analysis
WO2021038923A1 (ja) 制御装置、ユーザプログラムの実行制御方法、およびシステムプログラム
JP6332134B2 (ja) メモリ診断回路
JP5964265B2 (ja) 半導体集積回路装置
JP3342039B2 (ja) ファイルを管理する処理装置
JP5563700B2 (ja) 制御装置
JP4357373B2 (ja) 高信頼性制御装置
JP5521684B2 (ja) 自己診断装置及び自己診断方法
JP5352815B2 (ja) 制御装置および制御方法
JP7202990B2 (ja) Dram診断方法
JP6501703B2 (ja) 車載制御装置
JP2014225110A (ja) 安全コントローラ
WO2019211927A1 (ja) メモリ診断装置及びメモリ診断方法
JP2018163539A (ja) 自己診断方法および自己診断プログラム
JP5730173B2 (ja) 自己診断機能付き装置
JP2013037550A (ja) バス診断機能を備えた制御装置
JP2011227646A (ja) 計算機の診断装置及び診断方法
JPH03252828A (ja) 障害情報の検証方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200525

R150 Certificate of patent or registration of utility model

Ref document number: 6717059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250