KR960025730A

KR960025730A - 강유전체 메모리 장치

Info

Publication number: KR960025730A
Application number: KR1019950056929A
Authority: KR
Inventors: 히로끼 고이께; 도루 기무라
Original assignee: 가네꼬 히사시; 닛본덴기 가부시끼가이샤
Priority date: 1994-12-27
Filing date: 1995-12-26
Publication date: 1996-07-20
Also published as: DE69517142T2; EP0720171A3; DE69517142D1; JP3183076B2; KR0170008B1; US5671174A; EP0720171A2; EP0720171B1; JPH0982083A

Abstract

플레이트 라인 PL의 전압은 중간 전압 Vm으로 고정된다. 프리차지·밸런스 회로(3)은 소정 워드 라인 WL이 외부 어드레스신호에 의해 선택 레벨로 되기 전에 비트 라인 BL11 및 BL12를 접지 레벨로 프리차지한다. 그 다음, 메모리 셀로의 억세스가 이루어진다. 그 다음, 중간 전압 공급 회로(5)는 비트 라인 BL11 및 BL12를 중간 전압 Vm으로 유지한다. 그 후, 소정 워드 라인 WL은 교호로 선택 레벨로 되므로, 메모리 셀 MC의 트랜지스터 T가 활성화됨으로써, 셀 노드 Nmc의 전압을중간 전압 Vm으로 보정한다. 본 발명에 따른 강유전체 메모리 장치는 고속 동작과 저소비 전적을 달성하고, 저장된 데이타의 파괴를 방지하며, 전압 제어와 워드 라인의 등작 제어를 단순화시킨다.

Description

강유전체 메모리 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제7도는 본 발명의 제1실시예에 따른 강유전체 메모리 장치의 회로도, 제9도는 본 발명의 제2실시예에 따른 강유전체 메모리 장치의 블럭도.

Claims

(a) 행 및 열 방향으로 배열되어 있고 용량 소자(C)와 트랜지스터(T)를 각각 갖고 있는 다수의 메모리 셀(MC)로서, 상기 용량 소자(C)는 서로 대향하는 전극들 사이에 삽입된 강유전체 막(FE)로 구성되어 이 강유전체 막(FE)의분극에 따라 2진 데이타를 저장하여 보유하고, 상기 트랜지스터(T)는 소스와 드레인 중 한쪽이 상기 용량 소자(C)의 전극들 중 한쪽 전극에 전기적으로 접속되어 있는 다수의 메모리 셀(MC), (b) 상기 메모리 셀(MC)의 각 행과 각각 연관되어 있고, 각 행에 배치되어 있는 상기 메모리 셀(MC) 내에 포함된 트랜지스터(T)의 게이트에 각각 전기적으로 접속되며, 각각이 선택 레벨에서 상기 메모리 셀(MC)를 선택 상태로 되게 하는 다수의 워드 라인(WL), (c) 상기 메모리 셀(MC)의 각 열과 각각 연관되어 있고, 각 열에 배치되어 있는 상기 메모리 셀(MC) 내에 포함된 상기 트랜지스터(T)의 소스와 드레인 중다른쪽에 전기적으로 접속되는 다수의 비트 라인(BL), (d) 상기 메모리 셀(MC) 내에 포함된 상기 용량 소자(C)의 전극들중 다른쪽 전극에 전기적으로 접속되는 플레이트 라인(PL)을 포함하는 메모리 셀 어레이(1)을 최소한 하나 포함하는 강유전체 메모리 장치에 있어서 (A) 상기 2진 데이타의 논리 레벨들 중에서 고레벨과 저레벨 사이의 중간 레벨에 대응하는 중간 전압(Vm)을 상기 플레이트 라인(PL)에 공급하는 플레이트 라인 전압 공급 수단(2); (B) 외부 어드레스 신호에 응답하여 소정의 워드 라인(WL)이 선택 레벨로 되기 전에 상기 2진 데이타의 논리 레벨들 중에서 고레벨과 저레벨 중 한 레벨에대응하는 전압으로 상기 비트 라인(BL)을 프리차지하는 프리차지 수단(3); (C) 선택된 메모리 셀(MC)에서 상기 프리차지수단(3)에 의해 프리차지된 비트 라인(BL)로 독출된 신호를 기준 레벨과 비교하여 이 신호를 증폭시키는 다수의 감지 증폭기(SA); (D) 상기 감지 증폭기(SA)에 의한 증폭이 종료된 후에 상기 비트 라인(BL)을 상기 중간 전압(Vm)으로 보유하기위한 비트 라인 전압 보유 수단(3,5), 및 (E) 상기 비트 라인(BL)이 상기 비트 라인 전압 보유 수단(3, 5)에 의해 중간전압(Vm)으로 보유되는 동안에 소정의 워드 라인(WL)을 선택 레벨로 되게 하여 상기 소정의 워드 라인(WL)에 접속된 메모리 셀(MC)의 트랜지스터(T)를 활성화시킴으로써 상기 트랜지스터(T)와 상기 용량 소자(C)의 접속점에서의 전압을 상기 중간 전압(Vm)으로 되게 하기 위한 전극 전압 보정 수단(19)를 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제1항에 있어서, 상기 각 비트 라인(BL)은 한쌍의 제1 및 제2 비트 라인(BL11, BL12)를 포함하고, 상기 각메모리 셀(MC)는 상기 트랜지스터(T)의 소스와 드레인 중 다른쪽이 상기 제1 및 제2 비트 라인(BL11, BL12)에 각각 전기적으로 접속되는 제1 및 제2 메모리 셀(MC11, MC12)를 포함하며, 상기 각 워드 라인(WL)은 상기 제1 및 제2 메모리 셀(MC11, MC12)를 선택 상태로 되게 하는 제1 및 제2 워드라인(WL1, WL2)를 포함하고; 선택된 메모리 셀(MC)에서 독출된 신호가 전송되는 비트라인과 쌍을 형성하는 상기 제1 및 제2 비트 라인(BL11, BL12) 중 한 비트 라인에 기준 레벨을 전송하는 기준 레벨 발생 회로(4)를 더 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제2항에 있어서, 상기 비트 라인 전압 보유 수단(3, 5)는 (a) 상기 제1 및 제2 비트 라인(BL11, BL12)를동일한 전압이 되도록 밸런스시키는 밸런스 회로(3), 및 (b) 상기 중간 전압(Vm)을 상기 제1 및 제2 비트 라인(BL11,BL12)에 공급하는 중간 전압 공급 회로(5)를 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제3항에 있어서, 상기 전극 전압 보정 수단(19)는 상기 중간 전압 공급 회로(5)가 중간 전압(Vm)을 상기제1 및 제2 비트 라인(BL11, BL12)에 공급하는 동안의 소정 기간에 상기 제1 및 제2 워드 라인(WL1, WL2)을 선택 레벨로되게 하는 워드 라인 선택 수단(20)을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제4항에 있어서, 상기 워드 라인 선택 수단(20)은 내부 어드레스 신호를 전송하는 어드레스 카운터(7) 및외부와 내부 어드레스 신호들 중 한 신호를 선택하는 어드레스 스위칭 회로(8)을 포함하고, 상기 어드레스 스위칭 회로(8)은 상기 용량 소자(C)의 전극 전압이 보정될 때에 내부 어드레스 신호를 선택하도록 되어 있는 것을 특징으로 하는 강유전체 메모리 장치.
제5항에 있어서, 상기 전극 전압 보정 수단(19)는 상기 비트 라인(BL)이 상기 프리차지 수단(3)에 의해 프리차지되는 프리차지 기간을 제외하고 또 소정의 워드 라인(WL)이 상기 외부 어드레스 신호에 의해 선택 레벨에 있는 후속 기간을 제외한 기간에 상기 비트 라인(BL)을 상기 비트 라인 전압 보유 수단(5)에 의해 중간 전압(Vm)으로 보유하여 모든 메모리 셀(MC)의 트랜지스터(T)를 활성화시키는 회로를 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제6항에 있어서, 상기 전극 전압 보정 수단(19)는 소정 전압을 모든 워드 라인(WL)에 인가하는 워드 라인레벨 제어 회로(15)를 포함하고, 상기 소정 전압은 상기 중간 전압(Vm)과 상기 트랜지스터(T)의 임계 전압의 합보다 높은 것을 특징으로 하는 강유전체 메모리 장치.
제4항에 있어서, 상기 전극 전압 보정 수단(19)는 상기 제1 및 제2 워드 라인(WL1, WL2)를 소정수의 워드라인(WL)에 의해 교호로 선택 레벨로 되게 하는 것을 특징으로 하는 강유전체 메모리 장치.
제1항에 있어서, 상기 중간 전압(Vm)은 전원 전압의 절반인 것을 특징으로 하는 강유전체 메모리 장치.
상기 항들 중 어느 한 항에 있어서, 상기 플레이트 라인(PL)의 전압은 고정되게 설정되어 있는 것을 특징으로 하는 강유전체 메모리 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.