TW201626398A - 測試及識別記憶體裝置之系統及方法 - Google Patents

測試及識別記憶體裝置之系統及方法 Download PDF

Info

Publication number
TW201626398A
TW201626398A TW104140214A TW104140214A TW201626398A TW 201626398 A TW201626398 A TW 201626398A TW 104140214 A TW104140214 A TW 104140214A TW 104140214 A TW104140214 A TW 104140214A TW 201626398 A TW201626398 A TW 201626398A
Authority
TW
Taiwan
Prior art keywords
memory
test
memory unit
testing
memory device
Prior art date
Application number
TW104140214A
Other languages
English (en)
Inventor
俊生 賴
黎明 張
善國 趙
曹小一
周少東
張磊
法蘭克 孝永 田
季誼 任
Original Assignee
皇虎科技(加拿大)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 皇虎科技(加拿大)有限公司 filed Critical 皇虎科技(加拿大)有限公司
Publication of TW201626398A publication Critical patent/TW201626398A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

在本文中描述各種實施例以用於更有效地測試記憶體裝置且採取校正動作或用於識別記憶體裝置。舉例而言，可使用記憶體單元之一特定集合以測試及/或識別一記憶體裝置。在其他情況中，可使用測試圖案之一特定子集完成記憶體測試。

Description

測試及識別記憶體裝置之系統及方法 相關申請案之交叉參考
本申請案主張2014年12月1日申請之美國臨時專利申請案第62/085993號之權利及優先權。此申請案之全部內容以引用的方式併入本文中。
在本文中描述之實施例大體上係關於計算系統及用於計算系統中之電腦記憶體。
申請人之美國專利申請案第14/011,508號(發表為美國專利申請案第2014/0068360號，兩個文件皆以引用的方式併入本文中)揭示在本文中通常稱為智慧型記憶體監視(「iMS」)之系統及方法之實施例。更特定言之，該等文件描述關於「記憶體保護」之系統及方法以解決可如何保護一計算系統免遭由一記憶體故障引起的有害後果(諸如一電腦當機)。本發明論述可應用於測試記憶體(例如，動態隨機存取記憶體(DRAM))之系統及方法。
在一廣泛態樣中，在本文中描述之至少一項實施例提供一種識別藉由一計算系統使用之一記憶體裝置之方法，該記憶體裝置具有含有記憶體單元之記憶體區塊，該方法包括：測試該記憶體裝置以基於 效能測試來判定n個最弱記憶體單元；且基於使用該n個最弱記憶體單元之記憶體位址而產生用於該記憶體裝置之一識別符。
在至少一項實施例中，n具有基於該記憶體裝置內之記憶體單元之數目而判定之一值，其中相較於一較小記憶體裝置，針對一較大記憶體裝置之n更小。
在至少一項實施例中，該方法進一步包括串連該n個最弱記憶體單元之該等記憶體位址以產生該識別符。
在至少一項實施例中，該方法進一步包括對該n個最弱記憶體單元之該等記憶體位址應用一雜湊函數及一加密方法之至少一者以產生該識別符。
在至少一項實施例中，該方法進一步包括以最弱記憶體單元開始對該n個最弱記憶體單元進行定序且根據該定序對該n個最弱記憶體單元之該等記憶體位址進行排序且基於該等有序記憶體位址來產生該識別符。
在至少一項實施例中，提供一種計算系統，其產生用於具有含有記憶體單元之記憶體區塊之一記憶體裝置之一識別符，該計算系統包括：一記憶體控制器，其耦合至該記憶體裝置且經組態以藉由執行識別如在本文中指定之一記憶體裝置之方法而實現該識別符之產生；及一作業系統，其用於控制該計算系統之操作。
在至少一項實施例中，提供一種電腦可讀媒體，其包括可藉由一計算系統之一處理器執行之複數個指令，其中該複數個指令實施識別如在本文中指定之一記憶體裝置之方法。
在另一廣泛態樣中，在本文中描述之至少一項實施例提供一種測試藉由一計算系統使用之一記憶體裝置之方法，該記憶體裝置具有含有記憶體單元之記憶體區塊，該方法包括：初始化測試參數以相較於一全面記憶體測試而減少已完成之測試數目；使用由該等測試參數 定義之測試來測試該記憶體裝置之效能以識別具有至少一故障記憶體單元之記憶體區塊；及對該等經識別記憶體區塊執行一校正動作。
在至少一項實施例中，該初始化行為包括選擇導致該計算系統之一作業系統之一當機之故障記憶體單元，該測試及該校正動作之該執行發生在該作業系統當機之後該計算系統之一開機程序期間，且該執行包括修復或隔離導致當機之故障記憶體單元。
在至少一項實施例中，該初始化包括：判定n個最弱記憶體單元之一集合或n個隨機選取記憶體單元之一集合以充當用於該記憶體裝置之n個代表性記憶體單元；及對n個代表性記憶體單元之該集合執行測試。
在至少一項實施例中，若該n個代表性記憶體單元之測試判定該n個代表性記憶體單元之一突然劣化，則該方法進一步包括執行全面記憶體測試。
在至少一項實施例中，該方法進一步包括將測試結果儲存於一測試統計資料庫中且比較在不同時間獲取之測試結果以判定該記憶體裝置劣化之速度。
在至少一項實施例中，初始化該測試之行為包括基於來自先前測試之測試統計而選擇更有可能定位故障記憶體單元之測試圖案之一較小子集。
在至少一項實施例中，該校正動作包括在至少一故障記憶體單元定位於一高優先級記憶體區塊中之情況下修復該至少一故障記憶體單元。
在至少一項實施例中，該校正動作包括修復故障記憶體單元直至全部修復資源耗盡或滿足一資源臨限值，其中該等修復資源經保留用於未來修復一更高優先級記憶體區域中之記憶體單元。
在至少一項實施例中，該方法進一步包括基於由包含一給定記 憶體單元之一給定記憶體區塊滿足之效能要求之一最高標準來判定該給定記憶體單元之一優先級。
在至少一項實施例中，該方法進一步包括針對用於該計算系統之開機中之一給定記憶體單元或藉由該計算系統之一作業系統使用之該給定記憶體單元指派一高優先級。
在至少一項實施例中，該方法進一步包括根據歸因於一給定記憶體單元之一記憶體故障之系統當機之一風險而針對該給定記憶體單元指派一高優先級。
在至少一項實施例中，該方法包括：針對用於儲存系統開機指令之一給定記憶體單元指派一最高優先級；當該給定記憶體單元儲存作業系統指令時將一第二高優先級指派至該給定記憶體單元；當該給定記憶體單元儲存使用者程式時將一第三高優先級指派至該給定記憶體單元；及當該給定記憶體單元儲存資料庫記錄時將一第四高優先級指派至該給定記憶體單元。
在至少一項實施例中，該校正動作包括遮蔽具有至少一故障記憶體單元之經識別記憶體區塊，使得該至少一記憶體單元在無法被修復或該至少一記憶體單元駐留於一較低優先級記憶體區域中之情況下，該經識別記憶體區塊被隔離且在操作期間不被使用。
在至少一項實施例中，該測試行為包括在已由製造部署該記憶體裝置之後在場中執行更嚴格超標準測試。
在至少一項實施例中，該方法包括具有一第一階段之一兩階段測試，其中初始化行為包括相較於一全面記憶體測試選擇較小數目個記憶體單元進行測試及較小數目個測試圖案用於測試，且第二階段包括執行該測試。
在另一廣泛態樣中，在本文中描述之至少一項實施例提供一種計算系統，其測試具有含有記憶體單元之記憶體區塊之一記憶體裝置 之效能，該計算系統包括：一記憶體控制器，其耦合至該記憶體裝置且經組態以實現該記憶體裝置之測試；一作業系統，其用於控制該計算系統之操作；及測試組件，其等經組態以使用相較於一全面記憶體測試之減少測試量來測試該記憶體裝置之效能且對定位於該等記憶體區塊之一或多者中之記憶體單元執行一校正動作。
在至少一項實施例中，該等測試組件經組態以測試用於一給定記憶體區塊之n個代表性單元之一集合以判定該給定記憶體區塊之效能，n個代表性單元之該集合表示n個最弱記憶體單元或n個隨機選定記憶體單元。
在至少一項實施例中，該等測試組件經組態以基於來自先前測試之測試統計而使用更有可能定位故障記憶體單元之小於一全面記憶體測試之一測試圖案子集來執行測試。
在至少一項實施例中，該校正動作包括修復或遮蔽且該等測試組件經組態以在該至少一故障記憶體單元定位於一高優先級記憶體區塊中之情況下修復該至少一故障記憶體單元或在該至少一故障記憶體單元係一低優先級記憶體區塊之情況下遮蔽包含該至少一故障記憶體單元之該記憶體區塊。
在至少一項實施例中，該高優先級記憶體區塊係該記憶體裝置用於該計算系統之開機中或藉由該作業系統使用之一區域。
在至少一項實施例中，該等測試組件經組態以相較於該全面記憶體測試而選擇一給定記憶體區塊中之較小數目個記憶體單元進行測試且使用較小數目個測試圖案用於測試。
在另一廣泛態樣中，在本文中描述之至少一項實施例提供一種電腦可讀媒體，其包括可藉由一計算系統之一處理器執行之複數個指令，其中該複數個指令實施測試如在本文中指定之一記憶體裝置之一效能之一方法。
在另一廣泛態樣中，在本文中描述之至少一項實施例提供一種電腦可讀媒體(CRM)，其包括可藉由一計算系統之一處理器執行之複數個指令，其中該複數個指令實施測試一記憶體裝置之一效能之一方法，該方法包括：初始化測試參數以相較於一全面記憶體測試而減少已完成之測試數目；使用由該等測試參數定義之測試來測試該記憶體裝置之效能以識別具有至少一故障記憶體單元之記憶體區塊；及對該等經識別記憶體區塊執行一校正動作。
在至少一項CRM實施例中，該方法進一步包括：使用一給定記憶體區塊之n個最弱記憶體單元或n個隨機記憶體單元來選擇用於該給定記憶體區塊之n個代表性單元；及測試n個代表性單元之集合以判定該給定記憶體區塊之效能。
在至少一項CRM實施例中，該方法包括基於來自先前測試之測試統計而使用更有可能定位故障記憶體單元之小於一全面記憶體測試之一測試圖案子集來執行測試。
在至少一項CRM實施例中，該方法包括執行修復或遮蔽作為該校正動作，在該至少一故障記憶體單元定位於一高優先級記憶體區塊中之情況下對該至少一故障記憶體單元進行該修復且在該至少一故障記憶體單元處於一低優先級記憶體區塊中之情況下對該至少一故障記憶體單元進行該遮蔽。
在至少一項CRM實施例中，該方法包括相較於該全面記憶體測試而選擇一給定記憶體區塊中之較小數目個記憶體單元進行測試且使用較小數目個測試圖案用於測試。
結合隨附圖式自下列詳細描述將明白本申請案之其他特徵及優勢。然而，應理解，雖然指示本申請案之一或多項實施例，但詳細描述及特定實例僅以圖解之方式給出，此係因為熟習此項技術者將自此詳細描述而明白本申請案之精神及範疇內之各種改變及修改。
100‧‧‧快速測試方法
102‧‧‧行為
104‧‧‧行為
106‧‧‧行為
108‧‧‧行為
110‧‧‧行為
150‧‧‧有效記憶體測試方法
152‧‧‧行為
154‧‧‧行為
156‧‧‧行為
158‧‧‧行為
160‧‧‧行為
162‧‧‧行為
210A‧‧‧資料有效視窗
210A’‧‧‧資料有效視窗
210B‧‧‧資料有效視窗
210B’‧‧‧資料有效視窗
300‧‧‧計算系統
310‧‧‧記憶體控制器
320‧‧‧作業系統
330‧‧‧統一可延伸韌體介面/基本輸入/輸出作業系統(UEFI/BIOS)記憶體測試方法
340‧‧‧應用記憶體監視方法
350‧‧‧記憶體裝置
410‧‧‧記憶體裝置
420‧‧‧修復記憶體單元
430‧‧‧遮蔽記憶體單元
510‧‧‧記憶體裝置
為更好理解在本文中描述之例示性實施例且更清晰展示可如何執行此等各種實施例，現將藉由實例參考展示至少一例示性實施例且現在所描述之隨附圖式。圖式不旨在限制本文中描述之教示之範疇。
圖1展示其中記憶體效能隨著時間減小之記憶體老化之一例示性程序(針對兩個不同記憶體參數展示)。
圖2展示用於測試一記憶體裝置之一快速記憶體測試方法之一例示性實施例。
圖3展示用於測試一記憶體裝置之一有效記憶體測試方法之一例示性實施例。
圖4A及圖4B展示用於記憶體之兩個時序參數之例示性資料有效視窗，其中資料有效視窗之尺寸隨著記憶體老化而減小。
圖5展示根據本文中教示之具有例示性記憶體測試組件之一計算系統之一例示性實施例。
圖6展示當識別及處理具有記憶體故障之記憶體單元時之修復記憶體單元及遮蔽記憶體單元之一實例。
圖7展示已針對一記憶體裝置識別之最弱記憶體單元之一實例。
圖8展示失效記憶體單元之一實例，其導致一藍幕故障以引起一電腦系統之開機及記憶體測試以修復或遮蔽失效記憶體單元。
結合隨附圖式自以下描述將出現本文中描述之例示性實施例之進一步態樣及特徵。
將在下文描述各種系統、裝置或方法以提供所主張標的物之至少一項實施例之一實例。在本文中描述之實施例並不限制任何主張標的物且任何主張標的物可涵蓋不同於本文中描述之系統、裝置或方法。主張標的物不限於具有下文描述之任一程序或裝置之所有特徵之 系統、裝置或方法或不限於本文中描述之多個或所有系統、裝置或方法所共有之特徵。在本文中描述之一系統、裝置或方法可不為任何主張標的物之一實施例。未在此文件中主張之本文中描述之一系統、裝置或方法中揭示之任何標的物可為另一保護工具(例如，一接續專利申請案)之標的物，且申請人、發明者或擁有者不旨在廢棄、放棄任何此標的物或藉由其在此文件中之揭示內容而將任何此標的物奉獻給公眾。
亦應注意，如在本文中使用之術語「耦合」可取決於使用此等術語之內容脈絡而具有若干不同意義。舉例而言，術語耦合可具有一機械、電或通信含義。舉例而言，如在本文中使用，術語耦合可指示兩個或兩個以上元件或裝置可取決於特定內容脈絡而彼此直接連接或經由一電元件或電信號而透過一或多個中間元件或裝置彼此連接。此外，術語「通信耦合」指示一元件或裝置可取決於特定實施例而電或無線發送資料至另一元件或裝置或自另一元件或裝置接收資料。
亦應注意，如在本文中使用，字詞「及/或」旨在表示包含或。即，舉例而言，「X及/或Y」旨在意謂X或Y或兩者。作為另一實例，「X、Y及/或Z」旨在意謂X或Y或Z或其等之任何組合。
根據本文中教示描述之系統、裝置或方法之例示性實施例可實施為硬體或軟體之一組合。舉例而言，可至少部分藉由使用一或多個電腦程式，在包括至少一處理元件及至少一資料儲存元件(包含揮發性及非揮發性記憶體及一記憶體緩衝器)之一或多個可程式化裝置上執行來實施在本文中描述之實施例。此等裝置亦可取決於裝置之性質而具有至少一輸入裝置(例如，一鍵盤、一滑鼠、一觸控螢幕及類似物)及至少一輸出裝置(例如，一顯示螢幕、一印表機、一無線電及類似物)。
亦應注意，可存在用於實施可經由以一高階程序語言(諸如物件 導向程式設計)寫入之軟體實施之本文中描述之實施例之至少部分之一些元件。程式碼可以C、C++或任何其他合適程式化語言寫入且可包括模組或類別，如熟習物件導向程式設計者所知。替代性地或另外，經由軟體實施之一些此等元件可視需要以組合語言、機器語言或韌體寫入。
至少一些此等軟體程式可儲存於可藉由一通用或專用可程式化裝置讀取之一儲存媒體(例如，一電腦可讀媒體，諸如(但不限於)ROM、磁碟、光碟)或一裝置上。當藉由可程式化裝置讀取時，軟體程式碼組態可程式化裝置以按一新、特定且預定義方式操作，以便執行在本文中描述之方法之至少一者。
此外，相關聯於在本文中描述之實施例之系統及方法之至少一些程式可能夠分佈於包括帶有用於一或多個處理器之電腦可用指令(諸如程式碼)之一電腦可讀媒體之一電腦程式產品中。程式碼可在製造期間預安裝及嵌入及/或可在隨後安裝為用於一已部署計算系統之一更新。媒體可經提供為各種形式，包含非暫時性形式，諸如(但不限於)一或多個磁片、光碟、磁帶、晶片以及磁性及電子儲存器。在替代實施例中，媒體本質上可為暫時性的，諸如(但不限於)有線線路傳輸、衛星傳輸、網際網路傳輸(例如，下載)、媒體、數位及類比信號以及類似物。電腦可用指令亦可呈各種格式，包含編譯及非編譯碼。
JEDEC記憶體標準定義用於包含稱為「後封包修復」或「PPR」之一新特徵之DDR4 SDRAM記憶體電路(此等記憶體電路在本文中亦被稱為「自修復」記憶體裝置)之規格，此允許場中之失效記憶體單元之一部分修復(例如，當記憶體裝置在生產之後投入實際使用時)。記憶體裝置通常將包括至少一些冗餘記憶體單元。一般言之，自修復程序涉及將一失效記憶體單元之位址重新映射至來自冗餘記憶體單元 集合之一記憶體單元之位址。
基於當前定義，PPR之能力限於每記憶體庫一頁(一列)。庫之數目可取決於記憶體裝置而變化。舉例而言，DDR4記憶體裝置可具有16個庫且每一個庫之列數目可在1024、2048或4096之範圍。為解決PPR之有限能力，發明者已發現由iMS系統及方法提供之保護可為用於PPR之一完美補充且特定言之可極大增強DDR4記憶體效能。
PPR之另一限制係，由於必須已知一失效記憶體單元之位址以便取代之，故PPR在不具有識別記憶體裝置中已發生記憶體故障之位址之一機制之情況下係無效的。此處，iMS系統及方法存在與PPR且與遮蔽記憶體故障(例如，參見關於在以引用的方式併入本文中之美國專利申請案第14/011,508號中描述之隔離記憶體單元之特徵)之已知技術兩者呼應之另一機會。
可相關聯於現代記憶體裝置之測試之另一技術挑戰係如何改良識別經測試記憶體裝置以用於未來使用之方式(例如，可指派至一記憶體裝置以在其等已經測試之後幫助其識別之識別符)。
根據在本文中描述之至少一項實施例，提供一種系統及方法，其在一記憶體裝置之測試期間判定最弱記憶體單元之一集合(例如，包括在被測試之記憶體裝置中之其他記憶體單元之前首先發生故障之記憶體單元之集合)，且接著使用最弱記憶體單元之一性質(諸如n個最弱記憶體單元之位址)作為用於該記憶體裝置之一識別符。在一實施方案中，n等於三。舉例而言，圖7展示一記憶體裝置510之6個最弱記憶體單元(其中1最弱，2與1相比較不弱等等)且三個最弱記憶體單元(1、2、3)之位址位置可用於識別記憶體裝置510。在替代實施方案中，n可取決於被識別之記憶體裝置之大小而係一不同整數值。舉例而言，較大記憶體裝置將具有較小可能以具有含有相同記憶體位址之最弱單元，因此n針對一較大記憶體裝置可為較小且n針對一較小記憶 體裝置可為較大。因此，n可具有基於記憶體裝置內之記憶體單元之數目而判定之一值，其中相較於一較小記憶體裝置，針對一較大記憶體裝置，n較小。可使用一已知函數(諸如其中相繼列出記憶體單元位址之串連、一雜湊函數或其他編碼或密碼方法)以將n個最弱記憶體單元之位址組合在一起以產生用於記憶體裝置之一識別符。在一些實施例中，n個最弱記憶體單元可以最弱記憶體單元開始定序，可根據定序對n個最弱記憶體單元之記憶體位址進行排序且接著可對n個最弱記憶體單元之有序記憶體位址使用用於產生識別符之方法(例如，串連、一雜湊函數等等)以產生用於記憶體裝置之識別符。
根據在本文中描述之至少一其他實施例，亦提供一種新穎測試程序，其大體上可被稱為一「快速」或一「特快」測試方法。此快速(特快)方法利用記憶體裝置中之一經識別最弱記憶體單元集合(針對六個經識別最弱記憶體單元之一實例參見圖7)以判定整個記憶體裝置之操作功能性。特定言之，將最弱記憶體單元作為記憶體裝置中之整個記憶體單元集合之一代表性群組進行測試。因此，若經測試最弱記憶體單元被判定為突然劣化(即，記憶體單元並非緩慢劣化，如藉由量測表示記憶體單元之品質之參數(及因此記憶體裝置之健康)及觀察此等參數是否逐漸改變或快速改變而判定)，則將調整整個記憶體裝置之一(通常更耗時、資源密集型)全面測試之後續效能。另一方面，若經測試(最弱)記憶體單元被視為令人滿意地操作，則其餘單元亦可被視為令人滿意地操作且可能不執行更全面測試(儘管一測試工程師仍可選取不時地執行額外測試)。此等實施例將允許節約時間及資源，此係因為測試整個記憶體裝置之需要將較不頻繁地出現。關於在圖2中展示之實例描述可包含於快速測試中之測試參數。
用於自修復記憶體裝置之iMS-例示性特徵
在至少一項實施例中，一iMS系統針對具有先前描述之「自修 復」特徵之記憶體裝置執行智慧型及/或背景測試。取決於實施方案，iMS系統之此應用亦可利用一計算系統之閒置時間來隱藏測試(即，可在系統閒置時間期間執行智慧型及/或背景測試，以免減慢計算系統之整體操作)。
在另一態樣中，在至少一項實施例中，對於藉由電池供電之一計算系統，系統是否連接至一AC電源供應器可為判定iMS系統是否可在背景中執行記憶體測試時之一相關因素。舉例而言，若計算系統未連接至一AC電源供應器且當前僅使用電池電力運行，則iMS系統可推遲測試。
習知地，可在部署之前在一工廠中執行記憶體裝置之徹底測試，且此等測試可包含標準測試以及更嚴格測試，以試圖確保離開工廠之記憶體裝置無誤差。然而，工廠測試係昂貴的。因此，發明者認知，在工廠執行標準測試同時推遲進一步測試以在場中進行可係有利的，此係因為一iMS系統可用於為記憶體裝置提供保護以避免由根據本文中教示之記憶體故障引起的電腦當機。因此，在至少一項實施例中，iMS系統經組態以適應在工廠執行之標準測試及在已部署一給定記憶體裝置之後在場中執行之更嚴格「超標準」測試。
在至少一項實施例中，iMS系統可經組態以允許記憶體區塊被分類(例如，使用一「測試進展」特徵)。不僅測試記憶體裝置之記憶體區塊，亦可為記憶體裝置指派等級。可採用一漸進測試方法。舉例而言，可測試記憶體裝置以查看其等是否滿足測試要求之一特定(低)標準；可將「等級1」臨時指派給滿足低要求標準之所有記憶體裝置。接著，可使用測試要求之一更高標準進一步測試該等記憶體裝置且可將「等級2」臨時指派給滿足測試要求之更高標準之該等記憶體裝置，而發生故障之該等記憶體裝置將維持其等之「等級1」指定。接著可使用測試要求之又一更高標準進一步測試「等級2」記憶體裝置 且可將「等級3」臨時指派給通過之該等記憶體裝置，其中故障裝置維持其等之「等級2」指定，且以此類推。判定記憶體裝置之等級之此測試可繼續直至記憶體裝置之至少一或所有記憶體區塊未通過在一給定位準之一標準測試或當所有標準測試皆完成或當一測試工程師認為可接受停止用於等級判定之此測試(可能歸因於時間或資源消耗準則)。
在至少一項實施例中，iMS系統可經組態以執行場內保留測試。此係可經執行以驗證一記憶體裝置內部之資料在毀壞之前保持有效之時間之一記憶體測試之一個實例。特定言之，可藉由延遲一再新命令之間隔且觀察儲存於記憶體單元中之資料是否已毀壞而測試記憶體單元。
用於自修復記憶體裝置之iMS之額外特徵
為促進一記憶體裝置之測試，一iMS系統可將一記憶體裝置邏輯地劃分為分開記憶體區塊。一記憶體區塊通常係指由一個別記憶體裝置內之記憶體單元之一列、一半列或某一其他分組構成之一連續記憶體位址空間。iMS系統亦可具有對具有含有關於記憶體區塊之資料(例如，識別最後測試各記憶體區塊之時間、各記憶體區塊測試之次數、在各記憶體區塊中及在記憶體裝置中總體上偵測到之誤差數目、毀壞記憶體單元位置之位址等等之資料)之記錄之一資料庫之讀取/寫入存取。iMS系統可保持或以其他方式管理不同記憶體區域中或不同記憶體裝置中之資料庫記錄之若干複本以保護其內容免受歸因於可能記憶體故障之毀壞。
使用儲存於資料庫記錄中之資料，iMS系統可經組態以將記憶體區塊分級為不同類別(如先前描述，例如，自一最高等級至一最低等級之範圍)。對應地，可將具有最高等級之記憶體區塊指派至最關鍵任務，而具有最低等級之記憶體區塊在可能之情況下可保持閒置(例 如，參見以引用的方式併入本文中之申請人之美國專利申請案第2014/0068360號之段落20及72至75)。
一般言之，一自修復記憶體裝置將具有有限修復能力。此意謂可修復之記憶體故障之數目存在一限制。當記憶體故障之數目超過修復限制時，其中操作記憶體裝置之計算系統通常可經組態以「優先」修復。實務上，此通常涉及指派一較高優先級以修復具有記憶體故障之較高優先級記憶體區塊內部之記憶體單元，其等可包含在存取時將最有可能引起一系統當機之記憶體單元位置(若故障)。因此，藉由實例，一記憶體裝置中儲存系統開機指令之區域可具有最高優先級，記憶體裝置中儲存作業系統之區域可具有第二高優先級，記憶體裝置中儲存使用者程式之區域可具有第三高優先級，記憶體裝置中維持資料庫之區域可具有第四高優先級，且記憶體裝置中儲存娛樂媒體(諸如圖像、音樂)之區域可具有最低優先級。
一iMS系統藉由提供軟體遮蔽之額外可能性而補充自修復記憶體裝置之硬體修復(例如，參見以引用的方式併入本文中之申請人之美國專利公開案第2014/0068360號之段落43、133、134、147及165)。根據本文中之教示，在至少一項實施例中，當特定失效記憶體單元需要修復時，可使用藉由自修復記憶體裝置提供之現有(硬體)修復資源直至所有修復資源被耗盡及/或修復資源減少至一資源臨限值(其中修復資源經保留以用於在一更高優先級記憶體區域中之未來使用(例如，故障記憶體單元之校正))。一旦記憶體裝置不再剩有未使用或另外可用之修復資源，iMS系統便可藉由採用(軟體)記憶體遮蔽技術而繼續「修復」記憶體故障。此可涉及藉由保持具有失效記憶體單元之記憶體區塊且防止其被其他程式使用而隔離記憶體故障。在一變體實施例中，結合一自修復裝置工作之一iMS系統可保留且應用自修復資源至一記憶體裝置中僅儲存系統開機指令及作業系統之區域(例如， 記憶體區塊)，同時應用軟體記憶體遮蔽技術至其他(例如，較低優先級)區域或記憶體區塊。可基於記憶體區塊之等級來判定優先級，如先前描述。
「最弱」記憶體單元之使用
隨著時間消逝，記憶體裝置劣化。現在參考圖1，其中展示記憶體效能隨著時間減小之記憶體老化之一實例(針對兩個不同記憶體參數展示)。此意謂一些記憶體單元可隨著時間衰減，且故障可產生。在iMS技術之前，應用於DRAM模組之已知容錯方法大體上係「被動」及「防禦性」的，即，其等嘗試在已發生一記憶體故障事件之後校正或解決問題。
然而，一iMS系統係基於一完全不同的方法。藉由iMS系統使用之先進技術可用於在不可校正故障發生之前分析及預測該等不可校正故障，且在一計算系統可能當機之前起始校正動作。舉例而言，一預測記憶體故障可導致至少一修復記憶體單元或含有至少一故障記憶體單元之至少一隔離記憶體區塊。
在發明者使用記憶體裝置之工作期間，其等注意到，通常，記憶體單元隨著時間之衰減及故障緩慢產生。其等隨後認知，可期望使用最弱記憶體單元集合(如在測試期間所判定)作為一覆蓋區來識別經測試記憶體裝置。
更特定言之，據了解，在記憶體裝置之操作壽命期間，該最弱記憶體單元集合通常保持相同。因此，可藉由一最弱記憶體單元位址集合(例如，n個最弱單元之位址)識別經測試記憶體裝置。在一項實施例中，n係三。然而，在其他實施例中，n亦可為如先前描述之另一整數值。
一般言之，可使用在一記憶體裝置之測試期間判定之一最弱記憶體單元集合(例如，包括在被測試之裝置中之其他單元之前首先發 生故障之單元之集合)，且接著可記錄此最弱記憶體單元集合中之記憶體單元之一性質，諸如(但不限於)n個最弱記憶體單元之位址、電壓、記憶體操作時脈頻率及溫度，其中最弱記憶體單元之位址可如先前說明般用作用於記憶體裝置之一識別符。此識別符亦可結合其他識別符(例如，用於一記憶體裝置之一製造商序號)而使用以促進記憶體裝置之識別。在一項實施例中，n係一預定固定大小。
再者，若判定(例如，基於進一步測試)一記憶體裝置之最弱記憶體單元之識別符隨著時間之消逝而改變，則此通常將意謂記憶體裝置表現異常，且在該等情境中調整記憶體裝置之進一步全面測試。全面測試可包括使用更廣泛測試圖案測試整個記憶體裝置。
快速或特快記憶體測試
在發明者使用記憶體裝置之工作期間，其等亦意識到，記憶體單元效能隨著時間之典型緩慢衰減在大部分時間可調整僅少數代表性記憶體單元之常規測試作為用於總體上檢查一記憶體裝置之所有記憶體單元之完整性之一替代物。在此基礎上執行之一新穎測試程序在本文中通常被稱為一快速或一特快測試程序。
現在參考圖2，其中展示根據本文中教示之一快速測試方法100之一例示性實施例。快速測試方法100可涉及其中針對測試定義n個最弱記憶體單元之初始化，其中n可為諸如3之一整數(例如，基於在圖7中展示之實例)。替代性地，n可取決於被測試之記憶體裝置之大小而具有另一值。在行為104處，舉例而言，對數個經識別「最弱」記憶體單元(例如，一記憶體裝置之三個最弱記憶體單元)進行初步測試以存取整個記憶體裝置之操作功能性。換言之，根據快速測試方法100，最弱記憶體單元被用作記憶體裝置之完全記憶體單元集合之一代表性群組。若在行為106處，判定根據快速測試程序測試之最弱記憶體單元突然劣化，則將調整整個記憶體裝置之一進一步全面測試且 可在行為108處執行。可藉由執行絕對量測及/或相對量測且比較其等與藉由用於被測試之特定記憶體裝置之一標準測試體判定之標準值而判定突然劣化。一絕對量測量測一參數之量值，然而一相對量測量測一參數值如何隨著時間而改變。
在一項例示性實施例中，測試涉及量測資料保留能力，此測試一記憶體單元在無需一再新之情況下可正確保持一邏輯值之時間。測試資料保留能力可為測試記憶體裝置之效能之部分。一測試工程師可基於其等之經驗或比較測試值與臨限值(其等判定為用於此類型之被測試記憶體之一標準之部分)而判定已發生突然劣化。不良資料保留能力(或記憶體單元弱點)可由洩漏或由與相鄰記憶體單元之交叉干擾而引起。其他記憶體效能測試可包含：其中記憶體時脈頻率增大直至記憶體裝置發生故障之記憶體時脈頻率測試；或在讀取或寫入操作中減小時間延遲直至記憶體裝置發生故障(例如，減小列啟動與開始讀取列中之資料之間的列至行延遲直至記憶體裝置發生故障)之測試。
另一方面，若經測試(最弱)記憶體單元被視為令人滿意地操作，則其餘記憶體單元亦可被視為令人滿意地操作且可無需執行更全面測試(儘管一測試工程師仍可決定不時地執行更全面測試)。在任一情況中，可在行為110處視情況保存用於記憶體裝置之記憶體測試結果。此等快速測試實施例將允許節約時間及資源，此係因為測試整個記憶體裝置之需要將較不頻繁地出現。
上文描述之快速或特快記憶體測試程序係藉由根據本文中教示之iMS支援之一智慧型記憶體測試方法之部分。智慧型記憶體測試方法包含維持含有相關聯於經測試記憶體裝置及記憶體故障之統計之資料之一記錄資料庫，諸如(但不限於)何時測試記憶體裝置、執行何種測試、通過之測試及未通過之測試。
有效記憶體測試
基於快速測試方法100之記憶體測試統計，測試工程師亦可選取特定測試圖案及測試程序來執行大體上具有兩個階段之一有效或「最佳化」記憶體測試方法150(區別於快速(特快)或全面測試)。第一階段涉及使用針對記憶體裝置之記憶體故障之測試統計，以便判定在測試一特定記憶體裝置時哪些測試圖案更有效，如在行為154中所描述。第二階段涉及基於在第一階段中判定之測試圖案來測試及獲取如在行為156中描述之絕對及/或相對量測。接著，可比較測試結果與基於用於被測試之特定記憶體裝置之記憶體測試標準之測試結果以判定任何記憶體單元是否發生故障或弱。可每週或每天進行一次測試且可將測試量測結果記錄於一測試統計資料庫中。
相較於一更完整全面記憶體測試，有效測試將節約時間及資源以及允許較不頻繁地執行整個記憶體裝置之一全面測試。相較於快速(特快)記憶體測試(其由於減小被測試記憶體單元之範圍而被視為快速)，在本文中描述之有效記憶體測試可藉由相對於一全面記憶體測試減小測試完全性之深度(例如，使用較少測試圖案)而節約時間及資源。
現在參考圖3，其中展示有效記憶體測試方法150之一例示性實施例。在152處，初始化有效記憶體測試150。此可包含選擇記憶體測試之類型以執行(諸如(但不限於))資料有效視窗、I/O接針之間的洩漏、I/O接針之間的串擾、資料保留(如先前說明)及其他之量測之一或多者。在152處選擇之用於有效記憶體測試150之記憶體測試之類型可涵蓋根據測試統計資料庫發生之最常見記憶體故障(即，無法操作之一記憶體單元)。
在154處，測試工程師選擇待執行之特定測試圖案，諸如自更有效偵測故障記憶體單元之測試圖案之一子集選擇。舉例而言，若存在10,000個測試圖案且一第一測試圖案子集具有針對一給定類型之記憶 體裝置捕獲所有故障記憶體單元之約5%之9,900個測試圖案而一第二測試圖案子集具有針對該給定類型之記憶體裝置捕獲所有故障記憶體單元之95%之100個測試圖案，則可使用第二測試圖案子集來執行有效測試。由於第二測試圖案子集遠小於第一測試圖案子集，故有效記憶體測試將花費少於一習知記憶體測試之時間。此等測試統計可保持於一測試統計資料庫中，當在行為154處嘗試判定用於有效測試中之最佳測試圖案(其係捕獲最大百分比之故障記憶體單元之最小數目個測試圖案)時諮詢該測試統計資料庫。
在行為156處，對特定參數執行量測以判定哪些記憶體單元可發生故障或可為弱。在行為156處，舉例而言，可量測測試參數之絕對及/或相對量值，諸如(但不限於)時序參數及/或電壓參數。可在測試期間量測之時序參數之實例包含再新間隔、讀取延時、寫入延時及列至行延遲之一或多者。可在測試期間量測之電壓參數之實例包含至記憶體裝置之電力供應電壓(VDD)、至I/O接針之電力供應電壓(VDDQ)及用於判定邏輯值之比較電壓位準(VREF)之一或多者。可執行「絕對」量測以確保一記憶體裝置之測試參數定位於記憶體標準允許之一範圍內，然而可執行「相對」量測以針對記憶體裝置評估所量測測試參數隨著時間消逝之改變。舉例而言，圖4A及圖4B展示分別用於參數1及2隨著時間之資料有效視窗210A及210B。資料有效視窗210A及210B之尺寸歸因於此實例中之記憶體老化而隨著時間減小至資料有效視窗210A'及210B'且逐步惡化直至記憶體單元變壞(例如，永久故障且不可用)。
在行為158處，基於行業標準實踐判定測試量測是否在可接受位準內。若測試量測指示經測試記憶體裝置具有故障記憶體單元，則方法150行進至行為160，其中修復故障記憶體單元或遮蔽含有此等故障記憶體單元之記憶體區塊。否則，若測試量測並不指示經測試記憶體 裝置具有故障記憶體單元，則方法150行進至行為162以記錄測試量測。
在160處，修復故障記憶體單元之決定可取決於是否存在足夠修復資源以修復故障記憶體單元。若是，則可修復故障記憶體單元。若修復資源接近耗盡且若需要修復之故障記憶體單元可用於儲存對於使用記憶體裝置之一計算系統之適當操作至關重要之資訊，則仍可使用剩餘修復資源或藉由使用其他資源來修復故障記憶體單元。若不存在足夠修復資源且故障記憶體單元並不用於關鍵操作，則可遮蔽含有故障記憶體單元之記憶體區塊，使得其等不在操作期間使用。方法150接著行進至行為162以記錄測試結果。
在行為162處，可在測試統計資料庫中儲存記憶體測試統計且使其相關聯於先前測試記憶體裝置，及/或在相同資料庫中或一或多個分開資料庫中儲存記憶體測試統計且使其相關聯於經測試記憶體裝置之多個測試階段之先前測試結果。
現在參考圖5，其中展示根據本文中教示之包含例示性記憶體測試組件之一計算系統300之一例示性實施例。計算系統300包括與記憶體裝置350通信之一記憶體控制器310(CPU之當前部分)。計算系統300亦包括兩個記憶體測試組件：一統一可延伸韌體介面/基本輸入/輸出作業系統(UEFI/BIOS)記憶體測試方法330及一應用記憶體監視方法340。在替代實施例中，記憶體測試組件之至少一者可用於執行快速測試方法100及/或有效測試方法150。UEFI/BIOS記憶體測試方法330係當使用記憶體裝置350之一計算系統開機時在BIOS階段期間操作之一BIOS組件。應用記憶體監視方法340在作業系統320正常操作時操作。記憶體控制器310係計算系統300之CPU之部分。可藉由使用記憶體控制器310執行特定測試之軟體程式來實施UEFI/BIOS記憶體測試方法330及應用記憶體監視方法340之至少一者。方法330或340可與計 算系統300之記憶體控制器310或另一處理裝置合作執行。替代性地，可藉由硬體(諸如藉由一ASIC或一FPGA)來實施UEFI/BIOS記憶體測試方法330及應用記憶體監視方法340之至少一者。
UEFI/BIOS記憶體測試方法330在電腦系統300之開機期間經由記憶體控制器310存取記憶體裝置350，測試記憶體裝置350且隔離/修復記憶體故障。實際修復功能可透過BIOS命令藉由記憶體控制器完成且在此申請案之範疇外。UEFI/BIOS記憶體測試方法330可藉由製備一記憶體映射表且自記憶體映射表排除失效記憶體單元位置而執行隔離或遮蔽失效記憶體單元。藉由作業系統320使用記憶體映射表以判定哪些記憶體單元可在操作期間使用。圖6展示當識別且處理具有記憶體故障之一記憶體裝置410之記憶體單元時經修復記憶體單元(其等之一者藉由元件符號420識別)及遮蔽記憶體單元(其等之一者藉由元件符號430識別)之一實例。
應用記憶體監視方法340在作業系統320之正常操作階段期間(在此期間，應用記憶體監視方法340測試記憶體裝置350且隔離/修復記憶體故障)經由作業系統320及記憶體控制器310存取記憶體裝置350。修復可再次透過作業系統命令藉由記憶體控制器310完成。可藉由應用記憶體監視方法340完成隔離，其記錄具有失效記憶體單元之記憶體區塊之位置且藉由其他應用程式及作業系統320自身來防止存取至含有損壞(亦稱為失效或故障)記憶體單元之此等記憶體區塊。此等記錄位置可儲存於一持續記憶體元件中。
在至少一項實施例中，快速(特快)測試方法100之行為104或有效測試方法150之行為156可執行涉及採取絕對及相對量測兩者之測試。如先前提及，執行絕對量測以確保測試參數處於一允許範圍內。執行絕對量測以便針對一給定記憶體裝置識別哪些記憶體單元係最弱記憶體單元係可行的，此係因為最弱記憶體單元通常將係首先落在允許範 圍之外之記憶體單元。當在一未來時間點再次對相同記憶體裝置執行快速或特快測試時，可僅對先前判定之最弱記憶體單元(此可在快速測試方法100之初始化行為102期間判定)執行特定測試。
另一方面，相對量測追蹤測試參數隨著時間消逝之改變。若改變相當大(如藉由測試工程師根據其之經驗及測試結果之標準值而判定)，則可意謂記憶體裝置以一異常方式劣化。在該情境中，最有可能調整記憶體裝置之全面測試。
當執行相對量測作為一測試程序之部分時，一測試工程師亦可在快速或特快測試方法100之行為104期間僅對一最弱記憶體單元集合執行此等量測。然而，一測試工程師亦可在快速或特快測試期間測試其他記憶體單元集合(即，未判定為屬於該最弱記憶體單元集合之記憶體單元)。舉例而言，一測試工程師可在快速或特快測試方法100之行為104期間對一隨機記憶體單元集合執行相對量測。
通常，一iMS系統能夠隔離具有記憶體故障之記憶體單元且防止其等之使用，使得並不發生其他故障。然而，在一些境況中，可無法習知地隔離具有失效記憶體單元之記憶體區塊。此等係導致系統當機之藉由關鍵任務使用之記憶體單元之故障，即，源於一核心系統驅動器或作業系統自身之錯誤。替代性地，記憶體故障可為新產生且具有此等故障之記憶體單元可在其等被捕獲之前藉由應用程式存取。此等誤差可導致一般保護錯誤或「藍幕」故障。
對於此等類型之記憶體故障，計算系統300可實施根據本文中教示之一iMS系統，iMS系統自作業系統記錄獲取關於記憶體故障之資訊(包含故障記憶體單元位置及錯誤碼)。計算系統300可測試此等故障記憶體單元以及鄰近記憶體單元且在下一計算系統開機之BIOS階段期間隔離具有損壞記憶體單元之記憶體區塊。計算系統300可執行此測試作為快速測試方法100之部分，在一些情況中，快速測試方法 100實施為一當機後測試方法，在此情況中快速測試方法之行為102經修改以自作業系統記錄獲取關於記憶體故障之資訊且在初始化期間指示此等故障記憶體單元以用於測試。
根據本文中教示描述之智慧型記憶體測試之至少一些實施例可允許藉由較不頻繁地測試整個記憶體裝置而節約時間及資源。然而，智慧型記憶體測試可不涵蓋所有可能記憶體故障。因此，亦可藉由測試工程師不時地執行記憶體裝置之全面測試。然而，藉由應用根據在本文中描述之至少一項實施例之一智慧型測試程序，與在不採用一智慧型測試程序之情況下原本將需要相比，將必須較不頻繁地執行全面測試。
雖然在本文中描述之申請人之教示出於闡釋性目的而與各種實施例結合，但申請人之教示不旨在限於此等實施例。相反，在不脫離本文中描述之實施例之情況下，在本文中描述且圖解說明之申請人之教示包括各種替代例、修改及等效物，在隨附申請專利範圍中定義在本文中描述之實施例之一般範疇。
100‧‧‧快速測試方法
102‧‧‧行為
104‧‧‧行為
106‧‧‧行為
108‧‧‧行為
110‧‧‧行為

Claims (31)

  1. 一種識別藉由一計算系統使用之一記憶體裝置之方法，該記憶體裝置具有含有記憶體單元之記憶體區塊，該方法包括：測試該記憶體裝置以基於效能測試來判定n個最弱記憶體單元；及基於使用該n個最弱記憶體單元之記憶體位址而產生用於該記憶體裝置之一識別符。
  2. 如請求項2之方法，其中n具有基於該記憶體裝置內之記憶體單元之數目而判定之一值，其中相較於一較小記憶體裝置而言，一較大記憶體裝置的n係更小。
  3. 如請求項2之方法，其中該方法進一步包括串連該n個最弱記憶體單元之該等記憶體位址以產生該識別符。
  4. 如請求項2之方法，其中該方法進一步包括對該n個最弱記憶體單元之該等記憶體位址應用一雜湊函數及一加密方法之至少一者以產生該識別符。
  5. 如請求項2之方法，其中該方法進一步包括以最弱記憶體單元開始對該n個最弱記憶體單元進行定序且根據該定序而對該n個最弱記憶體單元之該等記憶體位址進行排序且基於該等經定序記憶體位址來產生該識別符。
  6. 一種測試藉由一計算系統使用之一記憶體裝置之方法，該記憶體裝置具有含有記憶體單元之記憶體區塊，該方法包括：初始化測試參數以相較於一全面記憶體測試而減少已完成測試數目；使用由該等測試參數定義之測試來測試該記憶體裝置之效能以識別具有至少一故障記憶體單元之記憶體區塊；及 對該等經識別記憶體區塊執行一校正動作。
  7. 如請求項6之方法，其中該初始化行為包括選擇導致該計算系統之一作業系統之一當機之故障記憶體單元，該測試及該校正動作之該執行發生在該作業系統當機之後該計算系統之一開機程序期間，且該執行包括修復或隔離導致該當機之該等故障記憶體單元。
  8. 如請求項6之方法，其中該初始化包括：判定n個最弱記憶體單元之一集合或n個隨機選取記憶體單元之一集合以充當用於該記憶體裝置之n個代表性記憶體單元；及對n個代表性記憶體單元之該集合執行該測試。
  9. 如請求項8之方法，其中若該n個代表性記憶體單元之該測試判定該n個代表性記憶體單元之一突然劣化，則該方法進一步包括執行全面記憶體測試。
  10. 如請求項6之方法，其進一步包括將該等測試結果儲存於一測試統計資料庫中且比較在不同時間獲取之測試結果以判定該記憶體裝置劣化之速度。
  11. 如請求項6之方法，其中初始化該測試之該動作包括基於來自先前測試之測試統計而選擇更有可能定位故障記憶體單元之測試圖案之一較小子集。
  12. 如請求項6之方法，其中該校正動作包括在該至少一故障記憶體單元定位於一高優先級記憶體區塊中之情況下修復該至少一故障記憶體單元。
  13. 如請求項6之方法，其中該校正動作包括修復故障記憶體單元直至所有修復資源耗盡或滿足一資源臨限值，其中該等修復資源經保留以用於一較高優先級記憶體區域中之記憶體單元之未來修復。
  14. 如請求項12之方法，其進一步包括基於藉由包含一給定記憶體單元之一給定記憶體區塊所滿足之效能要求之一最高標準來判定該給定記憶體單元之一優先級。
  15. 如請求項12之方法，其進一步包括針對用於該計算系統之該開機中之一給定記憶體單元或藉由該計算系統之一作業系統使用之該給定記憶體單元指派一高優先級。
  16. 如請求項12之方法，其進一步包括根據歸因於一給定記憶體單元之一記憶體故障之系統當機之一風險而針對該給定記憶體單元指派一高優先級。
  17. 如請求項12之方法，其進一步包括：針對用於儲存系統開機指令之一給定記憶體單元指派一最高優先級；當該給定記憶體單元儲存作業系統指令時，將一第二高優先級指派至該給定記憶體單元；當該給定記憶體單元儲存使用者程式時，將一第三高優先級指派至該給定記憶體單元；及當該給定記憶體單元儲存資料庫記錄時，將一第四高優先級指派至該給定記憶體單元。
  18. 如請求項6之方法，其中該校正動作包括遮蔽具有至少一故障記憶體單元之該經識別記憶體區塊，使得若該至少一記憶體單元無法被修復或該至少一記憶體單元駐留於一較低優先級記憶體區域中時，該經識別記憶體區塊經隔離且在操作期間不被使用。
  19. 如請求項6之方法，其中該測試行為包括在已由製造部署該記憶體裝置之後在場中執行更嚴格超標準測試。
  20. 如請求項6之方法，其中該方法包括具有一第一階段之一兩階段測試，其中該初始化行為包括相較於一全面記憶體測試選擇較小數目個記憶體單元進行測試及較小數目個測試圖案用於測試，且第二階段包括執行該測試。
  21. 一種計算系統，其測試具有含有記憶體單元之記憶體區塊之一記憶體裝置之一效能，該計算系統包括：一記憶體控制器，其耦合至該記憶體裝置且經組態以實現該記憶體裝置之測試；一作業系統，其用於控制該計算系統之操作；及測試組件，其等經組態以使用相較於一全面記憶體測試之減少測試量來測試該記憶體裝置之效能且對定位於該等記憶體區塊之一或多者中之記憶體單元執行一校正動作。
  22. 如請求項21之計算系統，其中該等測試組件經組態以測試用於一給定記憶體區塊之n個代表性單元之一集合以判定該給定記憶體區塊之效能，n個代表性單元之該集合表示n個最弱記憶體單元或n個隨機選定記憶體單元。
  23. 如請求項21之計算系統，其中該等測試組件經組態以基於來自先前測試之測試統計而使用更有可能定位故障記憶體單元之小於一全面記憶體測試之一測試圖案子集來執行測試。
  24. 如請求項21之計算系統，其中該校正動作包括修復或遮蔽且該等測試組件經組態以在該至少一故障記憶體單元定位於一高優先級記憶體區塊中之情況下修復該至少一故障記憶體單元或在該至少一故障記憶體單元係一低優先級記憶體區塊之情況下遮蔽包含該至少一故障記憶體單元之該記憶體區塊。
  25. 如請求項21之計算系統，其中該高優先級記憶體區塊係該記憶體裝置用於該計算系統之開機中或藉由該作業系統使用之一區域。
  26. 如請求項21之計算系統，其中該等測試組件經組態以相較於該全面記憶體測試而選擇一給定記憶體區塊中之較小數目個記憶體單元進行測試且使用較小數目個測試圖案以用於測試。
  27. 一種電腦可讀媒體，其包括可藉由一計算系統之一處理器執行之複數個指令，其中該複數個指令實施測試一記憶體裝置之一效能之一方法，其中該方法包括：初始化測試參數以相較於一全面記憶體測試而減少已完成測試數目；使用由該等測試參數定義之測試來測試該記憶體裝置之效能以識別具有至少一故障記憶體單元之記憶體區塊；及對該等經識別記憶體區塊執行一校正動作。
  28. 如請求項27之電腦可讀媒體，其中該方法進一步包括：使用一給定記憶體區塊之n個最弱記憶體單元或n個隨機記憶體單元來選擇用於該給定記憶體區塊之n個代表性單元；及測試n個代表性單元之該集合以判定該給定記憶體區塊之效能。
  29. 如請求項27之電腦可讀媒體，其中該方法包括基於來自先前測試之測試統計而使用更有可能定位故障記憶體單元之小於一全面記憶體測試之一測試圖案子集來執行測試。
  30. 如請求項27之電腦可讀媒體，其中該方法包括執行修復或遮蔽作為該校正動作，在該至少一故障記憶體單元定位於一高優先級記憶體區塊中之情況下對該至少一故障記憶體單元進行該修復且在至少一故障記憶體單元處於一低優先級記憶體區塊中之情況下進行該遮蔽。
  31. 如請求項27之電腦可讀媒體，其中該方法包括相較於該全面記憶體測試而選擇一給定記憶體區塊中之較小數目個記憶體單元進行測試且使用較小數目個測試圖案以用於測試。
TW104140214A 2014-12-01 2015-12-01 測試及識別記憶體裝置之系統及方法 TW201626398A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462085993P 2014-12-01 2014-12-01

Publications (1)

Publication Number Publication Date
TW201626398A true TW201626398A (zh) 2016-07-16

Family

ID=56079585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140214A TW201626398A (zh) 2014-12-01 2015-12-01 測試及識別記憶體裝置之系統及方法

Country Status (2)

Country Link
US (1) US20160155514A1 (zh)
TW (1) TW201626398A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707229B (zh) * 2019-06-10 2020-10-11 英業達股份有限公司 電腦裝置的內建記憶體檢測方法
TWI807793B (zh) * 2022-04-21 2023-07-01 神雲科技股份有限公司 電腦裝置效能測試方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069177A (ko) * 2016-12-14 2018-06-25 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
TWI761668B (zh) * 2019-03-22 2022-04-21 緯創資通股份有限公司 具自我檢測的電腦系統及其偵錯方法
US11334436B2 (en) * 2019-08-14 2022-05-17 Dell Products L.P. GPU-based advanced memory diagnostics over dynamic memory regions for faster and efficient diagnostics
US11106529B1 (en) * 2020-07-22 2021-08-31 Dell Products L.P. Post package repair failure memory location reporting system
US11507454B2 (en) * 2020-10-26 2022-11-22 Oracle International Corporation Identifying non-correctable errors using error pattern analysis
CN116779020B (zh) * 2023-08-28 2023-11-07 合肥康芯威存储技术有限公司 一种存储器、测试方法、设备及介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004054968B4 (de) * 2004-11-13 2006-11-02 Infineon Technologies Ag Verfahren zum Reparieren und zum Betreiben eines Speicherbauelements
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
US8347154B2 (en) * 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8724408B2 (en) * 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
KR20150018291A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 메모리 시스템
US9305661B2 (en) * 2014-09-03 2016-04-05 Microsemi Storage Solutions (U.S.), Inc. Nonvolatile memory system that uses programming time to reduce bit errors
US9411669B2 (en) * 2014-09-11 2016-08-09 Sandisk Technologies Llc Selective sampling of data stored in nonvolatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707229B (zh) * 2019-06-10 2020-10-11 英業達股份有限公司 電腦裝置的內建記憶體檢測方法
TWI807793B (zh) * 2022-04-21 2023-07-01 神雲科技股份有限公司 電腦裝置效能測試方法

Also Published As

Publication number Publication date
US20160155514A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
TW201626398A (zh) 測試及識別記憶體裝置之系統及方法
US7861138B2 (en) Error correction in memory devices
US8650446B2 (en) Management of a non-volatile memory based on test quality
KR101374455B1 (ko) 메모리 에러와 리던던시
US9507675B2 (en) Systems and methods for recovering from uncorrected DRAM bit errors
US8862953B2 (en) Memory testing with selective use of an error correction code decoder
TW201802812A (zh) 更新電路
US20130318418A1 (en) Adaptive error correction for phase change memory
JP2008186460A (ja) ダイナミックに修復可能なメモリに関する方法及びシステム
US20070113121A1 (en) Repair of semiconductor memory device via external command
US8010847B2 (en) Memory repair
US9337838B2 (en) Programmable circuit device and configuration information restoration method
US9437327B2 (en) Combined rank and linear address incrementing utility for computer memory test operations
JP2012221488A (ja) 不良ビットエラーを処理するシステムおよび方法
TWI598884B (zh) 用以改善非揮發性記憶體良率的方法及裝置
US9965346B2 (en) Handling repaired memory array elements in a memory of a computer system
US9257201B2 (en) Memory testing method and apparatus
US20150363309A1 (en) System and method of increasing reliability of non-volatile memory storage
TW201419291A (zh) 記憶體裝置修護技術
US20190013084A1 (en) Memory testing method and memory apparatus therefor
US7747915B2 (en) System and method for improving the yield of integrated circuits containing memory
US11907070B2 (en) Methods and apparatus for managing register free lists
US20220293207A1 (en) System and method for detecting and repairing defective memory cells
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
JP6193112B2 (ja) メモリアクセス制御装置、メモリアクセス制御システム、メモリアクセス制御方法、及び、メモリアクセス制御プログラム