KR20200091201A - 메모리 시스템 - Google Patents

메모리 시스템 Download PDF

Info

Publication number
KR20200091201A
KR20200091201A KR1020190008176A KR20190008176A KR20200091201A KR 20200091201 A KR20200091201 A KR 20200091201A KR 1020190008176 A KR1020190008176 A KR 1020190008176A KR 20190008176 A KR20190008176 A KR 20190008176A KR 20200091201 A KR20200091201 A KR 20200091201A
Authority
KR
South Korea
Prior art keywords
address
memory
redundancy
defective
memory area
Prior art date
Application number
KR1020190008176A
Other languages
English (en)
Inventor
윤현주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190008176A priority Critical patent/KR20200091201A/ko
Priority to US16/676,144 priority patent/US11455218B2/en
Priority to CN201911187924.6A priority patent/CN111462808A/zh
Publication of KR20200091201A publication Critical patent/KR20200091201A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/1092—Rebuilding, e.g. when physically replacing a failing disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1461—Backup scheduling policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 실시예는, 제1 어드레스 래핑(address wrapping) 모드 시 하나의 어드레스에 기초하여 복수의 단위 메모리 영역 중 결함(fault)이 발생한 결함 메모리 영역의 모든 데이터를 백업(backup) 데이터로서 리드(read)하고, 제2 어드레스 래핑 모드 시 상기 하나의 어드레스에 기초하여 상기 백업 데이터를 복원(restore) 데이터로서 리던던시 메모리 영역에 라이트(write)하는 메인 메모리; 및 상기 제1 및 제2 어드레스 래핑 모드 시 상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 결함이 발생한 결함 메모리 셀에 대응하는 상기 하나의 어드레스를 상기 메인 메모리에게 제공하기 위한 컨트롤러를 포함하는 메모리 시스템을 제공한다.

Description

메모리 시스템{MEMORY SYSTEM}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 리페어(repair) 가능한 메인 메모리를 포함하는 메모리 시스템에 관한 것이다.
메모리는 결함(fault) 발생시 결함이 발생한 단위 메모리 영역을 리던던시 메모리 영역으로 대체할 수 있다. 이때, 상기 결함이 발생한 단위 메모리 영역에 저장된 데이터를 백업(backup) 및 복원(restore)함으로써, 상기 메모리가 정상적으로 운용될 수 있다.
본 발명의 실시예는 데이터의 백업(backup) 및 복원(restore)을 위한 어드레스 래핑(address wrapping) 모드를 지원하는 메인 메모리, 상기 메인 메모리를 포함하는 메모리 시스템 및 상기 메모리 시스템의 동작 방법을 제공한다.
본 발명의 일 측면에 따르면, 메인 메모리는, 복수의 단위 메모리 영역을 포함하는 노멀 메모리 영역; 상기 복수의 단위 메모리 영역 중 적어도 하나의 영역을 대체하기 위한 리던던시 메모리 영역; 제1 및 제2 어드레스 래핑(address wrapping) 모드시 어드레스 증감 제어신호를 생성하기 위한 어드레스 래퍼(wrapper); 컬럼 어드레스와 상기 어드레스 증감 제어신호에 기초하여, 상기 제1 어드레스 래핑 모드시 상기 복수의 단위 메모리 영역 중 결함(fault)이 발생한 결함 메모리 영역에 포함된 복수의 메모리 셀을 순차적으로 선택하고, 상기 제2 어드레스 래핑 모드시 상기 리던던시 메모리 영역에 포함된 복수의 메모리 셀을 순차적으로 선택하기 위한 컬럼(column) 디코더; 및 상기 제1 어드레스 래핑 모드시 상기 결함 메모리 영역으로부터 리드되는 데이터를 백업 데이터로서 임시 메모리에게 출력하고, 상기 제2 어드레스 래핑 모드시 상기 임시 메모리로부터 입력된 백업 데이터를 복원 데이터로서 상기 리던던시 메모리 영역으로 출력하기 위한 데이터 입출력 회로를 포함할 수 있다.
상기 컬럼 디코더는 상기 제1 어드레스 래핑 모드시, 상기 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고 상기 컬럼 어드레스를 자동으로 증감시킴으로써 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택할 수 있고, 상기 컬럼 디코더는 상기 제2 어드레스 래핑 모드시, 상기 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고 상기 컬럼 어드레스를 자동으로 증감시킴으로써 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택할 수 있다.
본 발명의 다른 측면에 따르면, 메모리 시스템은, 제1 어드레스 래핑(address wrapping) 모드 시 하나의 어드레스에 기초하여 복수의 단위 메모리 영역 중 결함(fault)이 발생한 결함 메모리 영역의 모든 데이터를 백업(backup) 데이터로서 리드(read)하고, 제2 어드레스 래핑 모드 시 상기 하나의 어드레스에 기초하여 상기 백업 데이터를 복원(restore) 데이터로서 리던던시 메모리 영역에 라이트(write)하는 메인 메모리; 및 상기 제1 및 제2 어드레스 래핑 모드 시 상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 결함이 발생한 결함 메모리 셀에 대응하는 상기 하나의 어드레스를 상기 메인 메모리에게 제공하기 위한 컨트롤러를 포함할 수 있다.
상기 메인 메모리는 상기 제1 어드레스 래핑 모드시, 상기 하나의 어드레스에 기초하여 상기 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고, 상기 하나의 어드레스를 자동으로 증감시킴으로써 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택할 수 있다.
상기 메인 메모리는 상기 제2 어드레스 래핑 모드시, 상기 하나의 어드레스에 기초하여 상기 리던던시 메모리 영역에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고, 상기 하나의 어드레스를 자동으로 증감시킴으로써 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택할 수 있다.
본 발명의 또다른 측면에 따르면, 메모리 시스템의 동작 방법은, 제1 어드레스 래핑(address wrapping) 모드시, 결함 메모리 셀의 어드레스가 컨트롤러로부터 메인 메모리로 전송되고 상기 메인 메모리가 상기 어드레스를 자동으로 증감시킴으로써 상기 결함 메모리 셀을 포함하는 결함 메모리 영역의 모든 데이터를 백업(backup) 데이터로서 리드(read)하는 단계; PPR(post package repair) 모드시, 상기 메인 메모리가 상기 결함 메모리 영역을 리던던시 메모리 영역으로 대체하는 단계; 및 제2 어드레스 래핑 모도시, 상기 결함 메모리 셀의 어드레스가 상기 컨트롤러로부터 상기 메인 메모리로 전송되고 상기 메인 메모리가 상기 어드레스를 자동으로 증감시킴으로써 상기 백업 데이터를 복원(restore) 데이터로서 상기 리던던시 메모리 영역에 라이트(write)하는 단계를 포함할 수 있다.
상기 메인 메모리는 상기 제1 어드레스 래핑 모드시, 상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택할 수 있고, 상기 메인 메모리는 상기 제2 어드레스 래핑 모드시, 상기 리던던시 메모리 영역에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택할 수 있다.
본 발명의 실시예는 데이터의 백업(backup) 및 복원(restore)을 위한 어드레스 래핑(address wrapping) 모드를 지원함으로써 보다 효율적인 리페어(repair)가 가능한 효과가 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템의 블록 구성도이다.
도 2는 도 1에 도시된 컨트롤러의 블록 구성도이다.
도 3은 도 1에 도시된 메인 메모리의 블록 구성도이다.
도 4는 도 1에 도시된 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 5는 도 4의 동작 설명 중 제1 어드레스 래핑 모드에 따른 동작을 설명하기 위한 타이밍도이다.
도 6은 도 4의 동작 설명 중 제2 어드레스 래핑 모드에 따른 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 실시예에 따른 메모리 시스템이 블록 구성도로 도시되어 있다.
도 1을 참조하면, 메모리 시스템은 컨트롤러(100), 메인 메모리(200), 임시 메모리(300), 및 ECC(error correction code) 엔진을 포함할 수 있다.
컨트롤러(100)는 제1 어드레스 래핑(address wrapping) 모드시 메인 메모리(200)에게 백업(backup) 동작을 요청(이하 "백업 요청"이라 칭함)할 수 있고, 제2 어드레스 래핑 모드시 메인 메모리(200)에게 복원(restore) 동작을 요청(이하 "복원 요청"이라 칭함)할 수 있다. 컨트롤러(200)는 상기 백업 요청 및 상기 복원 요청시 메인 메모리(200)에 포함된 결함(fault) 메모리 셀의 어드레스(이하 "결함 어드레스"라 칭함)를 메인 메모리(200)에게 제공할 수 있다. 컨트롤러(100)는 PPR(post package repair) 모드시 메인 메모리(200)에게 PPR 동작을 요청(이하 "PPR 요청"이라 칭함)할 수 있다. 컨트롤러(100)는 리드(read) 모드시 메인 메모리(200)에게 리드 동작을 요청(이하 "리드 요청"이라 칭함)할 수 있다. 컨트롤러(100)는 상기 리드 모드시 메인 메모리(200)로부터 출력되는 리드 데이터와 ECC 엔진(400)으로부터 출력되는 ECC 정보에 기초하여, 상기 제1 및 제2 어드레스 래핑 모드와 상기 PPR 모드를 제어할 수 있다. 예컨대, 컨트롤러(100)는 CPU(central processing unit)를 포함할 수 있다.
메인 메모리(200)는 상기 제1 어드레스 래핑 모드시 상기 백업 요청에 따라 복수의 단위 메모리 영역 중 결함(fault)이 발생한 결함 메모리 영역의 모든 데이터를 백업 데이터로서 리드(read)할 수 있다. 예컨대, 메인 메모리(200)는 상기 결함 어드레스에 기초하여, 상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 상기 결함 메모리 셀을 시작으로 상기 복수의 메모리 셀을 순차적으로 선택함으로써 상기 백업 데이터를 리드할 수 있다. 메인 메모리(200)는 상기 제2 어드레스 래핑 모드시 상기 복원 요청에 따라 상기 백업 데이터를 복원 데이터로서 리던던시 메모리 영역(213)에 라이트(write)할 수 있다. 예컨대, 메인 메모리(200)는 상기 결함 어드레스에 기초하여, 리던던시 메모리 영역(213)에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 시작으로 상기 복수의 리던던시 메모리 셀을 순차적으로 선택함으로써 상기 백업 데이터를 라이트할 수 있다. 메인 메모리(200)는 상기 PPR 모드시 상기 결함 메모리 영역의 로우(row) 어드레스를 리던던시 메모리 영역(213)의 로우 어드레스로 대체할 수 있다. 메인 메모리(200)는 상기 리드 모드시 상기 리드 데이터를 컨트롤러(100)에게 출력할 수 있다. 예컨대, 메인 메모리(200)는 DRAM(dynamic random access memory)을 포함할 수 있다.
임시 메모리(300)는 상기 제1 어드레스 래핑 모드시 컨트롤러(100)의 제어에 따라 상기 백업 데이터를 임시로 저장할 수 있다. 예컨대, 임시 메모리(300)는 SRAM(static random access memory)을 포함할 수 있다.
ECC 엔진(400)은 상기 리드 모드시 상기 리드 데이터의 결함 여부를 나타내는 상기 ECC 정보를 생성할 수 있다.
도 2에는 도 1에 도시된 컨트롤러(100)가 블록 구성도로 도시되어 있다.
도 2를 참조하면, 컨트롤러(100)는 어드레스 저장 회로(110), 어드레스 래핑 제어 회로(120), 및 PPR 제어 회로(130)를 포함할 수 있다.
어드레스 저장 회로(110)는 상기 결함 어드레스를 저장할 수 있다. 상기 결함 어드레스는 상기 결함 메모리 셀을 지칭하는 로우(row) 어드레스, 컬럼(column) 어드레스 등을 포함할 수 있다.
어드레스 래핑 제어 회로(120)는 상기 리드 데이터 및 상기 ECC 정보에 기초하여 상기 결함 메모리 셀을 검출하고, 그 검출결과에 따라 상기 백업 요청과 상기 복원 요청을 제어할 수 있다.
PPR 제어 회로(130)는 상기 백업 요청을 완료하고 상기 복원 요청을 제어하기 이전에, 상기 PPR 요청을 제어할 수 있다. 즉, 메인 메모리(200)는 상기 백업 요청, 상기 PPR 요청 및 상기 복원 요청에 따라 상기 제1 어드레스 래핑 모드, 상기 PPR 모드 및 상기 제2 어드레스 래핑 모드 순서로 진입 및 탈출할 수 있다.
도 3에는 도 1에 도시된 메인 메모리(200)가 블록 구성도로 도시되어 있다.
도 3을 참조하면, 메인 메모리(200)는 메모리 셀 어레이(210), 제어 회로(220), 어드레스 래퍼(wrapper)(230), 컬럼 디코더(240), 로우 디코더(250), PPR 처리기(260), 데이터 입출력 회로(270), 및 데이터 패드(280)를 포함할 수 있다.
메모리 셀 어레이(210)는 노멀 메모리 영역(211)과 리던던시 메모리 영역(213)을 포함할 수 있다. 노멀 메모리 영역(211)은 상기 복수의 단위 메모리 영역을 포함할 수 있다. 상기 복수의 단위 메모리 영역과 리던던시 메모리 영역(213)은 각각 적어도 하나의 로우(row)에 배열된 복수의 메모리 셀을 포함할 수 있다. 리던던시 메모리 영역(213)은 상기 복수의 단위 메모리 영역 중 적어도 하나의 영역을 대체할 수 있다.
제어 회로(220)는 커맨드/어드레스 신호(CA)에 기초하여 컬럼 어드레스(YADD), 로우 어드레스(XADD), 제1 어드레스 래핑 제어신호(AWEN1), 제2 어드레스 래핑 제어신호(AWEN2), PPR 제어신호(PPREN), 리드 제어신호(RDEN), 및 라이트 제어신호(WREN)를 생성할 수 있다. 제1 어드레스 래핑 제어신호(AWEN1)는 상기 제1 어드레스 래핑 모드시 활성화될 수 있다. 상기 제1 어드레스 래핑 모드는 복수의 테스트 모드 중 어느 하나의 테스트 모드로서 할당될 수 있다. 제2 어드레스 래핑 제어신호(AWEN2)는 상기 제2 어드레스 래핑 모드시 활성화될 수 있다. 상기 제2 어드레스 래핑 모드는 상기 복수의 테스트 모드 중 다른 하나의 테스트 모드로서 할당될 수 있다. PPR 제어신호(PPREN)는 상기 PPR 모드시 활성화될 수 있다. 리드 제어신호(RDEN)는 상기 제1 어드레스 래핑 모드와 상기 리드 모드시 활성화될 수 있다. 라이트 제어신호(WREN)는 상기 제2 어드레스 래핑 모드시 활성화될 수 있다. 커맨드/어드레스 신호(CA)는 컨트롤러(100)로부터 생성될 수 있다.
어드레스 래퍼(230)는 제1 및 제2 어드레스 래핑 제어신호(AWEN1, AWEN2)에 기초하여 상기 제1 및 제2 어드레스 래핑 모드시 어드레스 증감 제어신호(AWOUT)를 생성할 수 있다. 어드레스 증감 제어신호(AWOUT)는 시작 값(n)의 컬럼 어드레스(YADD)를 순차적으로 증가시키고 최대 값의 컬럼 어드레스에 도달할 경우 최소 값의 컬럼 어드레스부터 종료 값(n-1)의 컬럼 어드레스까지 순차적으로 증가시키기 위한 신호일 수 있다. 예컨대, 어드레스 래퍼(230)는 어드레스 애더(address adder)를 포함할 수 있다.
컬럼 디코더(240)는 컬럼 어드레스(YADD)와 어드레스 증감 제어신호(AWOUT)에 기초하여 컬럼 선택신호(YSEL)를 생성할 수 있다. 컬럼 디코더(240)는 상기 제1 어드레스 래핑 모드시 상기 복수의 단위 메모리 영역 중 상기 결함 메모리 영역에 포함된 복수의 메모리 셀을 순차적으로 선택할 수 있고, 상기 제2 어드레스 래핑 모드시 상기 리던던시 메모리 영역에 포함된 복수의 메모리 셀을 순차적으로 선택할 수 있다. 예컨대, 컬럼 디코더(240)는 상기 제1 어드레스 래핑 모드시 상기 복수의 메모리 셀 중 상기 결함 메모리 셀을 시작으로 상기 복수의 메모리 셀을 순차적으로 선택할 수 있고, 상기 제2 어드레스 래핑 모드시 상기 리던던시 메모리 영역에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 시작으로 상기 복수의 리던던시 메모리 셀을 순차적으로 선택할 수 있다.
로우 디코더(250)는 로우 어드레스(XADD)에 기초하여 로우 선택신호(XSEL)를 생성할 수 있다. 로우 디코더(250)는 상기 제1 및 제2 어드레스 래핑 모드시 로우 어드레스(XADD)에 대응하는 상기 결함 메모리 영역을 선택하기 위한 로우 선택신호(XSEL)를 생성할 수 있고, 상기 리드 모드시 상기 복수의 단위 메모리 영역 중 로우 어드레스(XADD)에 대응하는 어느 하나의 영역을 선택하기 위한 로우 선택신호(XSEL)을 생성할 수 있다.
PPR 처리기(260)는 PPR 제어신호(PPREN)와 로우 어드레스(XADD)에 기초하여 리던던시 로우 선택신호(RXSEL)와 노멀 로우 선택신호(NXSEL)를 생성할 수 있다. 예컨대, PPR 처리기(260)는 상기 제1 어드레스 래핑 모드 및 상기 리드 모드시 로우 선택신호(XSEL)에 대응하는 노멀 로우 선택신호(NXSEL)를 생성할 수 있고, 상기 제2 어드레스 래핑 모드시 상기 결함 메모리 영역을 대신하여 리던던시 메모리 영역(213)을 선택하기 위한 리던던시 로우 선택신호(RXSEL)을 생성할 수 있다. 한편, PPR 처리기(260)는 상기 PPR 모드시 상기 결함 메모리 영역의 로우 어드레스를 상기 리던던시 메모리 영역의 로우 어드레스로 대체할 수 있다.
데이터 입출력 회로(270)는 상기 리드 모드시 메모리 셀 어레이(240)로부터 리드되는 출력 데이터(DOUT)를 상기 리드 데이터로서 데이터 패드(280)로 출력할 수 있고, 상기 제1 어드레스 래핑 모드시 상기 결함 메모리 영역으로부터 리드되는 모든 출력 데이터(DOUT)를 상기 백업 데이터로서 데이터 패드(280)로 출력할 수 있고, 상기 제2 어드레스 래핑 모드시 데이터 패드(280)를 통해 입력된 상기 복원 데이터를 입력 데이터(DIN)로서 리던던시 메모리 영역(213)으로 출력할 수 있다. 도면에 미도시되었지만, 데이터 입출력 회로(270)는 리드 제어신호(RDEN)에 기초하여 동작하는 리드 관련 회로, 및 라이트 제어신호(WREN)에 기초하여 동작하는 라이트 관련 회로를 포함할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 동작을 도 4 내지 도 6을 참조하여 설명한다.
도 4에는 도 1에 도시된 상기 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 컨트롤러(100)는 상기 리드 모드에 따라 메인 메모리(200)에게 상기 리드 동작을 요청한다(S100). 컨트롤러(100)는 상기 리드 요청시 리드 커맨드와 리드 대상 메모리 셀의 어드레스를 포함하는 커맨드/어드레스 신호(CA)를 메인 메모리(200)에게 제공한다. 메인 메모리(200)는 상기 리드 요청에 따라 상기 리드 데이터를 컨트롤러(100)에게 출력한다(S102). 이때, ECC 엔진(400)은 상기 리드 데이터의 결함 여부를 나타내는 ECC 정보를 컨트롤러(100)에게 출력한다(S104).
컨트롤러(100)는 상기 리드 데이터와 상기 ECC 정보에 기초하여 상기 백업 동작을 제어한다(S106). 예컨대, 컨트롤러(100)는 상기 결함 메모리 셀이 검출된 경우 메인 메모리(200)에게 상기 백업 동작을 요청한다. 컨트롤러(100)는 상기 백업 동작을 요청시 상기 결함 어드레스를 메인 메모리(200)에게 제공한다. 상기 결함 어드레스는 상기 리드 대상 메모리 셀의 어드레스일 수 있다. 메인 메모리(200)는 상기 백업 요청에 따라 상기 결함 메모리 셀을 포함하는 상기 결함 메모리 영역의 모든 데이터를 상기 백업 데이터로서 리드한다(S108). 예컨대, 메인 메모리(200)는 상기 백업 요청에 따라 상기 제1 어드레스 래핑 모드로 진입(entry)하고, 상기 결함 메모리 영역에 포함된 상기 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택함으로써 상기 백업 데이터를 리드한다. 임시 메모리(300)는 컨트롤러(100)의 제어에 따라 상기 백업 데이터를 임시로 저장한다(S110). 상기 백업 데이터가 임시 메모리(300)에 저장되면, 메인 메모리(200)는 상기 제1 어드레스 래핑 모드로부터 탈출(exit)한다.
이어서, 컨트롤러(100)는 상기 PPR 동작을 메인 메모리(200)에게 요청한다(S112). 메인 메모리(200)는 상기 PPR 요청에 따라 상기 PPR 모드에 진입하고, 상기 결함 메모리 영역의 로우 어드레스를 리던던시 메모리 영역(213)의 로우 어드레스로 대체함으로써 리페어 동작을 실시한다. 상기 리페어 동작이 완료되면, 메인 메모리(200)는 상기 PPR 모드로부터 탈출한다.
계속해서, 컨트롤러(100)는 복원 동작을 메인 메모리(200)에게 요청한다(S114). 메인 메모리(200)는 상기 복원 요청에 따라 임시 메모리(300)에 임시로 저장된 상기 백업 데이터를 상기 복원 데이터로서 리던던시 메모리 영역(213)에 라이트한다(S116). 예컨대, 메인 메모리(200)는 상기 복원 요청에 따라 상기 제2 어드레스 래핑 모드로 진입하고, 리던던시 메모리 영역(213)에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택함으로써 상기 복원 데이터를 라이트한다. 이때, ECC 엔진(400)은 상기 리드 데이터의 결함 여부를 나타내는 ECC 정보를 메인 메모리(200)에게 출력할 수 있다(S118). 상기 복원 데이터가 모두 라이트되면, 메인 메모리(200)는 상기 제2 어드레스 래핑 모드로부터 탈출한다.
도 5에는 상기 제1 어드레스 래핑 모드에 따른 동작을 설명하기 위한 타이밍도가 도시되어 있다.
도 5에 도시된 바와 같이, 상기 제1 어드레스 래핑 모드에 진입하면, 컨트롤러(100)는 리드 커맨드와 상기 결함 메모리 셀의 로우 어드레스(XADD; Ra)와 상기 결함 메모리 셀의 컬럼 어드레스(YADD; Cn)에 대응하는 커맨드/어드레스 신호(CA)를 메인 메모리(200)에게 출력한다.
메인 메모리(200)는 커맨드/어드레스 신호(CA)에 기초하여, 상기 결함 메모리 셀을 포함하는 상기 결함 메모리 영역의 모든 데이터를 상기 백업 데이터로서 리드한다. 상기 백업 데이터는 상기 리드 커맨드가 입력된 시점으로부터 카스 레이턴시(CL) 이후에 데이터 패드(280)를 통해 출력될 수 있다. 이를 더욱 자세하게 설명하면 다음과 같다. 로우 디코더(250)는 로우 어드레스(XADD; Ra)에 기초하여 상기 결함 메모리 영역에 대응하는 로우 선택신호(XSEL)를 생성하고, PPR 처리기(260)는 로우 어드레스(XADD; Ra)와 로우 선택신호(XSEL)에 기초하여 노멀 로우 선택신호(NXSEL)를 생성한다. 즉, 상기 결함 메모리 영역에 대응하는 로우 라인(예: 워드 라인)이 선택된다. 어드레스 래퍼(230)는 제1 어드레스 래핑 제어신호(AWEN1)에 기초하여 어드레스 증감 제어신호(AWOUT)를 생성한다. 컬럼 디코더(240)는 컬럼 어드레스(YADD; Cn)와 어드레스 증감 제어신호(AWOUT)에 기초하여, 상기 결함 메모리 영역에 대응하는 컬럼 선택신호(YSEL)를 생성한다. 즉, 컬럼 디코더(240)는 상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고, 컬럼 어드레스(YADD; Cn)를 자동으로 증감시킴으로써 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택한다. 데이터 입출력 회로(270)는 상기 리드 커맨드에 대응하는 리드 제어신호(RDEN)에 기초하여 상기 결함 메모리 영역으로부터 리드되는 모든 출력 데이터(DOUT)를 상기 백업 데이터로서 데이터 패드(280)로 출력한다.
도 5에는 리드 커맨드 당 8비트의 데이터(Dn ~ Dn+7, …, Dn-8 ~ Dn-1)가 상기 백업 데이터로서 반복적으로 리드되는 것으로 도시되어 있으나, 이는 설계에 따른 리드 동작 특성일 뿐이다. 여기서, 가장 중요한 특징은 상기 제1 어드레스 래핑 모드시 컨트롤러(100)로부터 제공되는 컬럼 어드레스(Cn)가 고정적인데 반해, 복수의 컬럼에 대응하는 복수의 데이터(Dn ~ Dn+7, …, Dn-8 ~ Dn-1)가 상기 백업 데이터로서 순차적으로 출력된다는 것이다. 이는 어드레스 래퍼(230)에 의해 하나의 컬럼 어드레스(Cn)가 자동으로 증감되기 때문이다.
도 6에는 상기 제2 어드레스 래핑 모드에 따른 동작을 설명하기 위한 타이밍도가 도시되어 있다.
도 6에 도시된 바와 같이, 상기 제2 어드레스 래핑 모드에 진입하면, 컨트롤러(100)는 라이트 커맨드와 상기 결함 메모리 셀의 로우 어드레스(XADD; Ra)와 상기 결함 메모리 셀의 컬럼 어드레스(YADD; Cn)에 대응하는 커맨드/어드레스 신호(CA)를 메인 메모리(200)에게 출력한다.
메인 메모리(200)는 상기 라이트 커맨드와 상기 결함 메모리 셀의 로우 어드레스(Ra) 및 컬럼 어드레스(Cn)에 기초하여, 임시 메모리(300)에 임시 저장된 상기 백업 데이터를 상기 복원 데이터로서 입력받고 상기 복원 데이터를 라이트한다. 상기 복원 데이터는 상기 라이트 커맨드가 입력된 시점으로부터 라이트 레이턴시(WL) 이후에 데이터 패드(280)를 통해 입력될 수 있다. 이를 더욱 자세하게 설명하면 다음과 같다. 로우 디코더(250)는 로우 어드레스(XADD; Ra)에 기초하여 상기 결함 메모리 영역에 대응하는 로우 선택신호(XSEL)를 생성하고, PPR 처리기(260)는 로우 어드레스(XADD; Ra)와 로우 선택신호(XSEL)에 기초하여 리던던시 메모리 영역(213)에 대응하는 리던던시 로우 선택신호(RXSEL)를 생성한다. 즉, 상기 결함 메모리 영역을 대신하여 리던던시 메모리 영역(213)에 대응하는 리던던시 로우 라인이 선택된다. 어드레스 래퍼(230)는 제2 어드레스 래핑 제어신호(AWEN2)에 기초하여 어드레스 증감 제어신호(AWOUT)를 생성한다. 컬럼 디코더(240)는 컬럼 어드레스(Cn)와 어드레스 증감 제어신호(AWOUT)에 기초하여, 리던던시 메모리 영역(213)에 대응하는 컬럼 선택신호(YSEL)를 생성한다. 즉, 컬럼 디코더(240)는 리던던시 메모리 영역(213)에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고, 컬럼 어드레스(YADD; Cn)를 자동으로 증감시킴으로써 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택한다. 데이터 입출력 회로(270)는 상기 라이트 커맨드에 대응하는 라이트 제어신호(WREN)에 기초하여 상기 복원 데이터를 입력 데이터(Din)로서 상기 리던던시 메모리 영역으로 출력한다.
도 6에는 라이트 커맨드 당 8비트의 데이터(Dn ~ Dn+7, …, Dn-8 ~ Dn-1)가 상기 복원 데이터로서 반복적으로 라이트되는 것으로 도시되어 있으나, 이는 설계에 따른 라이트 동작 특성일 뿐이다. 여기서, 가장 중요한 특징은 상기 제2 어드레스 래핑 모드시 컨트롤러(100)로부터 제공되는 컬럼 어드레스(Cn)가 고정적인데 반해, 복수의 컬럼에 대응하는 복수의 데이터(Dn ~ Dn+7, …, Dn-8 ~ Dn-1)가 상기 복원 데이터로서 순차적으로 입력된다는 것이다. 이는 어드레스 래퍼(230)에 의해 컬럼 어드레스(Cn)가 자동으로 증감되기 때문이다.
이와 같은 본 발명의 실시예에 따르면, 백업 동작 및 복원 동작시 결함 메모리 영역의 모든 컬럼 어드레스가 전송되는 것이 아니라 결함 메모리 셀에 대응하는 하나의 어드레스만이 전송되기 때문에 어드레스 맵핑(address mapping)이 불필요한 이점이 있고, 더 나아가서는 상기 어드레스 맵핑에 따른 어드레스 꼬임 문제를 회피할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 컨트롤러 200 : 메인 메모리
300 : 임시 메모리 400 : ECC 엔진

Claims (20)

  1. 복수의 단위 메모리 영역을 포함하는 노멀 메모리 영역;
    상기 복수의 단위 메모리 영역 중 적어도 하나의 영역을 대체하기 위한 리던던시 메모리 영역;
    제1 및 제2 어드레스 래핑(address wrapping) 모드시 어드레스 증감 제어신호를 생성하기 위한 어드레스 래퍼(wrapper);
    컬럼 어드레스와 상기 어드레스 증감 제어신호에 기초하여, 상기 제1 어드레스 래핑 모드시 상기 복수의 단위 메모리 영역 중 결함(fault)이 발생한 결함 메모리 영역에 포함된 복수의 메모리 셀을 순차적으로 선택하고, 상기 제2 어드레스 래핑 모드시 상기 리던던시 메모리 영역에 포함된 복수의 메모리 셀을 순차적으로 선택하기 위한 컬럼(column) 디코더; 및
    상기 제1 어드레스 래핑 모드시 상기 결함 메모리 영역으로부터 리드되는 데이터를 백업 데이터로서 임시 메모리에게 출력하고, 상기 제2 어드레스 래핑 모드시 상기 임시 메모리로부터 입력된 백업 데이터를 복원 데이터로서 상기 리던던시 메모리 영역으로 출력하기 위한 데이터 입출력 회로
    를 포함하는 메인 메모리.
  2. 제1항에 있어서,
    상기 컬럼 디코더는 상기 제1 어드레스 래핑 모드시, 상기 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고 상기 컬럼 어드레스를 자동으로 증감시킴으로써 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택하고,
    상기 컬럼 디코더는 상기 제2 어드레스 래핑 모드시, 상기 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고 상기 컬럼 어드레스를 자동으로 증감시킴으로써 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택하는 메인 메모리.
  3. 제1항에 있어서,
    상기 제1 어드레스 래핑 모드시 상기 결함 메모리 영역을 선택하기 위한 로우(row) 디코더; 및
    상기 제2 어드레스 래핑 모드시 상기 결함 메모리 영역을 대신하여 상기 리던던시 메모리 영역을 선택하기 위한 PPR 처리기를 더 포함하는 메인 메모리.
  4. 제3항에 있어서,
    상기 PPR 처리기는 PPR 모드시 상기 결함 메모리 영역의 로우 어드레스를 상기 리던던시 메모리 영역의 로우 어드레스로 대체하는 메인 메모리.
  5. 제1항에 있어서,
    상기 복수의 단위 메모리 영역과 상기 리던던시 메모리 영역은 각각 적어도 하나의 로우(row)에 배열된 복수의 메모리 셀을 포함하는 메인 메모리.
  6. 제1 어드레스 래핑(address wrapping) 모드 시 하나의 어드레스에 기초하여 복수의 단위 메모리 영역 중 결함(fault)이 발생한 결함 메모리 영역의 모든 데이터를 백업(backup) 데이터로서 리드(read)하고, 제2 어드레스 래핑 모드 시 상기 하나의 어드레스에 기초하여 상기 백업 데이터를 복원(restore) 데이터로서 리던던시 메모리 영역에 라이트(write)하는 메인 메모리; 및
    상기 제1 및 제2 어드레스 래핑 모드 시 상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 결함이 발생한 결함 메모리 셀에 대응하는 상기 하나의 어드레스를 상기 메인 메모리에게 제공하기 위한 컨트롤러
    를 포함하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 메인 메모리는 상기 제1 어드레스 래핑 모드시, 상기 하나의 어드레스에 기초하여 상기 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고, 상기 하나의 어드레스를 자동으로 증감시킴으로써 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택하는 메모리 시스템.
  8. 제6항에 있어서,
    상기 메인 메모리는 상기 제2 어드레스 래핑 모드시, 상기 하나의 어드레스에 기초하여 상기 리던던시 메모리 영역에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고, 상기 하나의 어드레스를 자동으로 증감시킴으로써 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택하는 메모리 시스템.
  9. 제6항에 있어서,
    상기 하나의 어드레스는 하나의 컬럼 어드레스를 포함하는 메모리 시스템.
  10. 제6항에 있어서,
    상기 메인 메모리는 PPR(post package repair) 모드 시 상기 결함 메모리 영역의 로우(row) 어드레스를 상기 리던던시 메모리 영역의 로우 어드레스로 대체하는 메모리 시스템.
  11. 제6항에 있어서,
    상기 컨트롤러의 제어에 따라 상기 백업 데이터를 임시로 저장하기 위한 임시 메모리를 더 포함하는 메모리 시스템.
  12. 제6항에 있어서,
    상기 결함 여부를 나타내는 ECC(error correction code) 정보를 생성하기 위한 ECC 엔진을 더 포함하는 메모리 시스템.
  13. 제6항에 있어서,
    컨트롤러는,
    상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 상기 결함이 발생한 메모리 셀의 어드레스를 저장하기 위한 어드레스 저장 회로;
    리드 데이터 및 ECC(error correction code) 정보에 기초하여 상기 결함 메모리 셀을 검출하고, 그 검출결과에 따라 상기 백업 요청과 상기 복원 요청을 제어하기 위한 어드레스 래핑 제어 회로; 및
    상기 백업 요청을 완료하고 상기 복원 요청을 제어하기 이전에, PPR(post package repair) 요청을 제어하기 위한 PPR 제어 회로를 포함하는 메모리 시스템.
  14. 제6항에 있어서,
    상기 복수의 단위 메모리 영역과 상기 리던던시 메모리 영역은 각각 적어도 하나의 로우(row)에 배열된 복수의 메모리 셀을 포함하는 메모리 시스템.
  15. 제1 어드레스 래핑(address wrapping) 모드시, 결함 메모리 셀의 어드레스가 컨트롤러로부터 메인 메모리로 전송되고 상기 메인 메모리가 상기 어드레스를 자동으로 증감시킴으로써 상기 결함 메모리 셀을 포함하는 결함 메모리 영역의 모든 데이터를 백업(backup) 데이터로서 리드(read)하는 단계;
    PPR(post package repair) 모드시, 상기 메인 메모리가 상기 결함 메모리 영역을 리던던시 메모리 영역으로 대체하는 단계; 및
    제2 어드레스 래핑 모도시, 상기 결함 메모리 셀의 어드레스가 상기 컨트롤러로부터 상기 메인 메모리로 전송되고 상기 메인 메모리가 상기 어드레스를 자동으로 증감시킴으로써 상기 백업 데이터를 복원(restore) 데이터로서 상기 리던던시 메모리 영역에 라이트(write)하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 메인 메모리는 상기 제1 어드레스 래핑 모드시, 상기 결함 메모리 영역에 포함된 복수의 메모리 셀 중 상기 결함 메모리 셀을 첫 번째로 선택하고 상기 복수의 메모리 셀 중 나머지를 순차적으로 선택하고,
    상기 메인 메모리는 상기 제2 어드레스 래핑 모드시, 상기 리던던시 메모리 영역에 포함된 복수의 리던던시 메모리 셀 중 상기 결함 메모리 셀에 대응하는 리던던시 메모리 셀을 첫 번째로 선택하고 상기 복수의 리던던시 메모리 셀 중 나머지를 순차적으로 선택하는 메모리 시스템의 동작 방법.
  17. 제15항에 있어서,
    상기 어드레스는 하나의 컬럼 어드레스를 포함하는 메모리 시스템의 동작 방법.
  18. 제15항에 있어서,
    상기 메인 메모리는 상기 컨트롤러의 백업 요청, PPR 요청 및 복원 요청에 따라 상기 제1 어드레스 래핑 모드, 상기 PPR 모드 및 상기 제2 어드레스 래핑 모드 순서로 진입 및 탈출하는 메모리 시스템의 동작 방법.
  19. 제15항에 있어서,
    상기 제1 어드레스 래핑 모드시, 임시 메모리가 상기 백업 데이터를 임시로 저장하는 메모리 시스템의 동작 방법.
  20. 제15항에 있어서,
    리드(read) 모드시, 컨트롤러가 상기 메인 메모리로부터 리드되는 리드 데이터와 ECC(error correction code) 엔진으로부터 출력되는 ECC 정보에 기초하여 상기 결함 메모리 셀을 검출하는 메모리 시스템의 동작 방법.

KR1020190008176A 2019-01-22 2019-01-22 메모리 시스템 KR20200091201A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190008176A KR20200091201A (ko) 2019-01-22 2019-01-22 메모리 시스템
US16/676,144 US11455218B2 (en) 2019-01-22 2019-11-06 Memory system
CN201911187924.6A CN111462808A (zh) 2019-01-22 2019-11-28 存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190008176A KR20200091201A (ko) 2019-01-22 2019-01-22 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20200091201A true KR20200091201A (ko) 2020-07-30

Family

ID=71608577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008176A KR20200091201A (ko) 2019-01-22 2019-01-22 메모리 시스템

Country Status (3)

Country Link
US (1) US11455218B2 (ko)
KR (1) KR20200091201A (ko)
CN (1) CN111462808A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022241652A1 (en) * 2021-05-18 2022-11-24 Nvidia Corporation Hardware-based fault scanner to detect faults in homogeneous processing units
CN117311610A (zh) * 2023-09-06 2023-12-29 河南翔宇医疗设备股份有限公司 一种医疗数据的存储管理方法、系统及设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04270185A (ja) 1990-05-07 1992-09-25 Chang I Chung 金属及びセラミックス粉末の粉体加工用高分子固溶体バインダー
JP3614173B2 (ja) * 1996-02-29 2005-01-26 株式会社ルネサステクノロジ 部分不良メモリを搭載した半導体記憶装置
CN1224897A (zh) * 1997-09-25 1999-08-04 西门子公司 具有冗余电路的半导体存储器
US6122206A (en) * 1998-03-16 2000-09-19 Nec Corporation Semiconductor memory device having means for outputting redundancy replacement selection signal for each bank
JP5087870B2 (ja) * 2006-07-12 2012-12-05 富士通セミコンダクター株式会社 半導体メモリ、コントローラおよび半導体メモリの動作方法
US8015438B2 (en) * 2007-11-29 2011-09-06 Qimonda Ag Memory circuit
US9111624B2 (en) * 2013-03-22 2015-08-18 Katsuyuki Fujita Semiconductor memory device
KR102204390B1 (ko) * 2014-09-12 2021-01-18 삼성전자주식회사 빠른 불량 셀 구제 동작의 메모리 장치
US9449720B1 (en) * 2015-11-17 2016-09-20 Macronix International Co., Ltd. Dynamic redundancy repair
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
KR102415835B1 (ko) * 2016-01-08 2022-07-01 삼성전자주식회사 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
US9983829B2 (en) * 2016-01-13 2018-05-29 Sandisk Technologies Llc Physical addressing schemes for non-volatile memory systems employing multi-die interleave schemes
KR102710360B1 (ko) 2016-10-17 2024-09-30 에스케이하이닉스 주식회사 메모리 장치
KR102378819B1 (ko) * 2018-02-20 2022-03-25 삼성전자주식회사 메모리 장치
US10909011B2 (en) * 2018-10-16 2021-02-02 Micron Technology, Inc. Intelligent post-packaging repair

Also Published As

Publication number Publication date
US20200233759A1 (en) 2020-07-23
US11455218B2 (en) 2022-09-27
CN111462808A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
KR102658230B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US7773441B2 (en) Memory malfunction prediction system and method
US11269723B2 (en) Memory controller and memory system including the same
KR101203764B1 (ko) 메모리 셀프-리프레시 전력을 절약하기 위한 시스템들, 방법들 및 장치들
US6590816B2 (en) Integrated memory and method for testing and repairing the integrated memory
US7158433B2 (en) Semiconductor storage device and method of controlling refreshing of semiconductor storage device
US11309054B2 (en) Method of controlling repair of volatile memory device and storage device performing the same
KR102670661B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20210026201A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법
US20080133994A1 (en) Error correction in memory devices
KR20120028166A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
KR20220094489A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11301317B2 (en) Method of controlling repair of volatile memory device and storage device performing the same
US11074127B1 (en) Semiconductor memory devices and methods of operating semiconductor memory devices
EP3971901A1 (en) Dram with combined scrubbing with combined refresh and scrubing operation
US11557366B2 (en) Memory, memory system, operation method of the memory, and operation of the memory system
US11748007B2 (en) Memory, memory system, and operation method of memory system
KR20200091201A (ko) 메모리 시스템
US10802759B2 (en) Memory system including memory device and memory controller, and operating method thereof
US10176066B2 (en) Memory module, memory system including the same and operation method thereof
CN115620788A (zh) 操作存储器装置和存储器控制器的方法以及存储器系统
US20030046630A1 (en) Memory using error-correcting codes to correct stored data in background

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal