CN105931667A - 一种闪存的编程方法 - Google Patents

一种闪存的编程方法 Download PDF

Info

Publication number
CN105931667A
CN105931667A CN201610309513.XA CN201610309513A CN105931667A CN 105931667 A CN105931667 A CN 105931667A CN 201610309513 A CN201610309513 A CN 201610309513A CN 105931667 A CN105931667 A CN 105931667A
Authority
CN
China
Prior art keywords
flash
programmed
flash memory
program voltage
flash cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610309513.XA
Other languages
English (en)
Inventor
徐依然
胡剑
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610309513.XA priority Critical patent/CN105931667A/zh
Publication of CN105931667A publication Critical patent/CN105931667A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种闪存的编程方法，所述方法包括：施加第一编程电压至待编程的闪存单元所在的源线；施加第二编程电压至所述待编程的闪存单元所在的字线；施加编程电流至所述待编程的闪存单元所在的位线；施加0V的电压至所述闪存阵列中非待编程的闪存单元所在的源线；施加0V的电压至所述闪存阵列中所述非待编程的闪存单元所在的字线；施加第三编程电压至所述闪存阵列中所述非待编程的闪存单元所在的位线；其中，所述第一编程电压以及所述编程电流的取值与热电子碰撞对编程功耗的影响相关。应用上述方案可以降低闪存阵列的编程操作时的功耗。

Description

一种闪存的编程方法
技术领域
本发明涉及存储器技术领域，具体涉及一种闪存的编程方法。
背景技术
闪存(Flash Memory，简称Flash)作为一种集成电路存储器件，由于其具有电可擦写存储信息的功能，而且断电后存储的信息不会丢失，因而被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。
在实际应用中，闪存通常包括由多个闪存单元呈阵列排布形成图1所示的闪存阵列，其中，所述闪存单元的结构可以存在多种，既可以仅包括一个存储位，也可以包括两个存储位，还可以包括多个存储位。如图1所示，在上述闪存阵列中，位于同一行的闪存单元共用同一字线WL，位于同一列的闪存单元共用同一位线BL，相邻两行的闪存单元共用同一源线SL。通过在字线WL、源线SL以及位线BL上加载不同的驱动电压，可以实现对相应闪存单元的读、写以及擦除操作。
目前，对上述闪存阵列的编程功耗较高，无法满足用户对功耗的要求。
发明内容
本发明解决的技术问题是如何降低闪存阵列的编程操作时的功耗。
为解决上述技术问题，本发明实施例提供一种闪存的编程方法，所述闪存包括：由多个闪存单元呈阵列排布形成的闪存阵列，所述闪存阵列中位于同一行的闪存单元共用同一字线，位于同一列的闪存单元共用同一位线，相邻两行的闪存单元共用同一源线，所述闪存单元包括至少一个存储位，所述方法包括：施加第一编程电压至待编程的闪存单元所在的源线；施加第二编程电压至所述待编程的闪存单元所在的字线；施加编程电流至所述待编程的闪存单元所在的位线；施加0V的电压至所述闪存阵列中非待编程的闪存单元所在的源线；施加0V的电压至所述闪存阵列中所述非待编程的闪存单元所在的字线；施加第三编程电压至所述闪存阵列中所述非待编程的闪存单元所在的位线；其中，所述第一编程电压以及所述编程电流的取值与热电子碰撞对编程功耗的影响相关。
可选地，所述热电子碰撞对编程功耗的影响满足如下关系：
P＝Vsp*Idp*Imult，其中，P为编程功耗；Vsp为所述第一编程电压；Imult为热电子碰撞对所述待编程的闪存单元源端电流产生的影响值，且Imult＝|Isp|/|Idp|，Isp为施加所述第一编程电压后源端产生的电流，Idp为所述编程电流。
可选地，所述第三编程电压的取值与所述第一编程电压和所述第三编程电压的差值相关。
可选地，所述第一编程电压的取值范围为[7.5V，10V]。
可选地，所述第三编程电压的取值范围为[2V，4.5V]。
可选地，所述编程电流的取值范围为[1.5uA，3.5uA]。
可选地，同一列相邻两可编程的闪存单元分别连接不同的源线。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在对闪存进行编程时，通过在待编程的闪存单元的源线施加第一编程电压，在待编程的闪存单元所在的位线施加编程电流，由于所述第一编程电压以及所述编程电流的取值与热电子碰撞对编程功耗的影响相关，也就是说，在确定第一编程电压以及编程电流时，结合热电子碰撞对编程功耗的影响进行确定。经实验发现，在保证同样编程效果的情况下，通过适当增大第一编程电压并同时减小编程电流，可以降低编程功耗。
附图说明
图1是现有技术中一种闪存阵列编程原理示意图；
图2是现有技术中一种闪存单元的结构示意图；
图3是本发明实施例中一种闪存阵列编程原理示意图。
具体实施方式
下面以闪存单元包括一个闪存单元为例，对现有技术中闪存阵列进行详细说明。
图2是现有的一种闪存单元的剖面示意图。如图2所示，所述闪存单元包括衬底Sub，以及对称分布的两个闪存单元A和B，A和B为相邻两个闪存单元，共用源线。
其中，闪存单元A和B共用同一源极S，除源极S外，闪存单元A还包括：漏极D0，浮栅FG0，字线电极WL0以及位线电极BL0，闪存单元B还包括：漏极D1，浮栅FG1，字线电极WL1以及位线电极BL0。漏极D0和D1以及源极S形成于所述衬底Sub的内部。漏极D0与衬底Sub表面的位线电极BL0连接，漏极D1与衬底Sub表面的位线电极BL0连接，源极S与衬底Sub表面的源线SL连接，浮栅FG0位于所述字线电极WL0与所述源极S连接的源线SL之间的衬底表面，浮栅FG1位于所述字线电极WL1与所述源极S连接的源线SL之间的衬底表面。
多个图2所示的闪存单元呈阵列排布可以形成图1所示闪存阵列。在所述闪存阵列中，位于同一行的闪存单元共用同一字线WL，位于同一列的闪存单元共用同一位线BL，相邻两行的闪存单元共用同一源线SL。通过在字线WL、源线SL以及位线BL上加载不同的驱动电压，可以实现对相应存储单元的读、写以及擦除操作。
具体地，以对闪存单元A进行编程为例，在源线SL0上施加电压Vsp0，在字线WL0上施加电压Vwl，在位线BL0上施加编程电流Idp0，在源线SL1～SLn上分别施加0V电压，在字线WL1～WL2n+1上施加0V电压，在位线BL1～BLn上施加Vinhibit0电压，实现对闪存单元A的编程。此时，编程功耗P＝＝Vsp0*Isp0，P的值较高，无法满足用户对编程功耗的要求。
针对上述问题，本发明实施例提供了一种闪存的编程方法，应用所述方法在对闪存进行编程时，在待编程的闪存单元的源线施加第一编程电压，在待编程的闪存单元所在的位线施加编程电流，所述第一编程电压以及所述编程电流的取值与热电子碰撞对编程功耗的影响相关。经实验发现，通过适当增大第一编程电压并同时减小编程电流在保证同样编程效果的情况下，可以有效降低编程功耗。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细地说明。
本发明实施例提供了一种闪存的编程方法。其中，所述闪存包括：由多个闪存单元呈阵列排布形成的闪存阵列，所述闪存阵列中位于同一行的闪存单元共用同一字线，位于同一列的闪存单元共用同一位线，相邻两行的闪存单元共用同一源线。
需要说明的是，在本发明的实施例中，所述闪存单元的结构不受限制，既可以仅包括一个存储位，也可以包括两个存储位，还可以包括多个存储位。由于在执行编程操作时，均是以存储位为单位进行编程，故无论所述闪存单元所包括的存储位的数量具体如何，均不构成对本发明的限制。
为了描述方便，本发明的实施例中，以图2示出的闪存单元为例，结合图3，对所述闪存的编程方法进行详细描述。
在具体实施中，对闪存进行编程时，可以包括如下步骤：
施加第一编程电压Vsp至待编程的闪存单元所在的源线；
施加第二编程电压Vwl至所述待编程的闪存单元所在的字线；施加编程电流Idp至所述待编程的闪存单元所在的位线；
施加0V的电压至所述闪存阵列中非待编程的闪存单元所在的源线；
施加0V的电压至所述闪存阵列中所述非待编程的闪存单元所在的字线；
施加第三编程电压至所述闪存阵列中所述非待编程的闪存单元所在的位线。
其中，所述第一编程电压以及所述编程电流的取值与热电子碰撞对编程功耗的影响相关。
具体地，以对图2中示出的闪存单元A进行编程为例，位线电极BL0灌入电流，源线SL0(对应闪存单元源端S)施加第一编程电压Vsp，沟道区靠近源端S附近产生高电场(高电场区位于WL0和FG0间隙区下方)。电子在电场的作用下从漏极D0向源极S移动，并在源端S附近高电场区加速成为热电子，这些热电子在源端S会发生碰撞电离，产生电子—空穴对。
通常，空穴被衬底Sub收集，形成“衬底电流”，而电子大部分流入源端S，另外还有部分的电子则获得足够高的动能注入到浮栅FG0。源线SL0上收集到的电流Isp会大于位线(漏端)灌进来的电流Idp，其比值即为热电子碰撞对所述待编程的闪存单元源端电流产生的影响值Imult＝|Isp|/|Idp|(Imult>1)，Imult随着所述第一编程电压取值的增大而增大。
经试验发现，增大第一编程电压Vsp，能够增大沟道间的横向电场和浮栅与沟道间纵向电场的强度，进而提高热电子产生和注入的效率，此时，在保证同样编程效果的情况下，编程电流可以适当减小，即适当减小位线端灌入的编程电流Idp。由于热电子碰撞对所述待编程的闪存单元源端电流产生的影响，源线上收集到的电流Isp会显著减小，此时编程功耗：P＝Vsp*Isp＝Vsp*Idp*Imult，由于Isp的电流减小作用更明显，所以适当增大第一编程电压Vsp并同时减小编程电流Idp，能降低编程功耗。
需要说明的是，虽然第一编程电压Vsp增大时电流Isp能显著减小，但是第一编程电压Vsp过大会导致Imult变大，实际Isp减小并不明显。具体第一编程电压Vsp的增大幅度以及编程电流Idp的减小幅度，可以由本领域人员根据实际情况进行设置。但无论第一编程电压Vsp的增大幅度以及编程电流Idp的减小幅度如何，均不够成对本发明的限制，且均在本发明的保护范围之内，只要在设置第一编程电压Vsp以及编程电流Idp时，考虑到热电子碰撞对编程功耗闪存单元的影响即可。
例如，现有技术中，第一编程电压Vsp的取值范围通常为[7V，9V]，编程电流Idp的取值范围通常在[3uA，5uA]。在本发明的实施例中，考虑到热电子碰撞对编程功耗的影响时，第一编程电压Vsp的取值范围可以为[7.5V，10V]，编程电流Idp的取值范围可以为[1.5uA，3.5uA]。
可以理解的是，本发明实施例中虽然以取值范围的形式给出的第一编程电压Vsp以及编程电流Idp，但在具体实施中，第一编程电压Vsp以及编程电流Idp应为所给出的取值范围中一具体的数值，并且该数值相对于现有技术，第一编程电压Vsp的取值增大，编程电流Idp的取值减小。结合图1及图3，Vsp＞Vsp0，Idp＜Idp0。
比如，在现有技术中，当第一编程电压Vsp0为8.2V、编程电流Idp0为3.5uA时，编程功耗P0＝Vsp*Idp*Imult＝8.2V*3.5uA*2.8＝80.36uW。在本发明的实施例中，第一编程电压Vsp适当增大至8.5V，编程电流Idp适当减小至2uA，编程功耗P＝8.5V*2uA*2.9＝49.3uW。将P0与P对比可知，功耗减小38.7％。
又如，在现有技术中，当第一编程电压Vsp0为9V、编程电流Idp0为3uA时，编程功耗P0＝9V*3uA*3.5＝94.5uW。在本发明的实施例中，第一编程电压Vsp适当增大至9.5V，编程电流Idp适当减小至1.5uA，编程功耗P＝9.5V*1.5uA*4＝57uW。将P0与P对比可知，功耗减小39.7％。
在具体实施中，对各个闪存单元执行编程操作时，容易产生行穿通干扰。参照图3，以待编程的闪存单元为闪存单元A为例，与待编程的闪存单元A在同一行的闪存单元C，其源线和字线与待编程的闪存单元A共用，闪存单元C的控制栅沟道有一定的漏电流，故会产生热电子并注入浮栅。随着时间累积，最终导致闪存单元C被编程，即产生行穿通干扰。
为避免产生行穿通干扰，在对待编程的闪存单元执行编程操作时，施加在所述闪存阵列中所述非待编程的闪存单元所在的位线的第三编程电压，可以根据所述第一编程电压和所述第三编程电压的差值进行设置。具体地，所述第三编程电压的取值可以随着所述第一编程电压的增大而增大。也就是说，行穿通干扰和源线及位线间的电压差相关。闪存单元源极与漏极间的电压差越大，控制栅沟道漏电流越大。
为避免产生行穿通干扰，在具体实施中，可以适当抬高位线电压，也就是适当增大第三编程电压，可以降低待编程的闪存单元源极与漏极间的电压差，以降低行穿通干扰。例如，以待编程的闪存单元为闪存单元A为例，在位线BL1～BLn上施加电压Vinhibit，以关断控制栅沟道。结合图1及图3，Vinhibit＞Vinhibit0。
需要说明的是，在具体实施中，第三编程电压增大的幅度可以根据实际情况进行设置，具体不受限制。例如，当现有技术中第三编程电压的取值范围为[1.5V，3.5V]时，在本发明的实施例中，第三编程电压的取值范围可以为[2V，4.5V]。
在具体实施中，对待编程的闪存单元执行编程操作时，容易产生列穿通干扰。参照图3，以待编程的闪存单元为闪存单元A为例，与闪存单元A在同一列的闪存单元B，其位线和源线与闪存单元A共用，闪存单元B的控制栅沟道有一定的漏电流，故会产生热电子并注入浮栅。随着时间累积，最终导致闪存单元B被编程，即产生列穿通干扰。
为避免列穿通干扰，在具体实施中，可以弃用同一条源线一半的闪存单元，也就是使得同一列相邻两可编程的闪存单元分别连接不同的源线。例如，参照图3，若字线WL0所在行的闪存单元可被编程，则字线WL1所在行的闪存单元被弃用即不能被编程，再对WL2所在行的闪存单元进行编程操作，或者可以对其它字线所在行的闪存单元进行编程操作，只要相邻两可编程的闪存单元分别连接不同的源线即可。上述方案通常适用于小容量及超低编程功耗的设计中。
需要说明的是，在具体实施中，当闪存单元包括多个存储位时，对每个存储位的编程操作可以参照上述的描述进行实施。此处不再赘述。
由上述内容可知应用所述方法在对闪存进行编程时，在待编程的闪存单元的源线施加第一编程电压，在待编程的闪存单元所在的位线施加编程电流，所述第一编程电压以及所述编程电流的取值根据与热电子碰撞对编程功耗影响进行设置，通过合理设置所述第一编程电压及编程电流，可以在保证同样编程效果的情况下，有效降低编程功耗。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种闪存的编程方法，所述闪存包括：由多个闪存单元呈阵列排布形成的闪存阵列，所述闪存阵列中位于同一行的闪存单元共用同一字线，位于同一列的闪存单元共用同一位线，相邻两行的闪存单元共用同一源线，所述闪存单元包括至少一个存储位，其特征在于，包括：
施加第一编程电压至待编程的闪存单元所在的源线；
施加第二编程电压至所述待编程的闪存单元所在的字线；
施加编程电流至所述待编程的闪存单元所在的位线；
施加0V的电压至所述闪存阵列中非待编程的闪存单元所在的源线；
施加0V的电压至所述闪存阵列中所述非待编程的闪存单元所在的字线；
施加第三编程电压至所述闪存阵列中所述非待编程的闪存单元所在的位线；
其中，所述第一编程电压以及所述编程电流的取值与热电子碰撞对编程功耗的影响相关。
2.如权利要求1所述的闪存的编程方法，其特征在于，所述热电子碰撞对编程功耗的影响满足如下关系：
P＝Vsp*Idp*Imult，其中，P为编程功耗；Vsp为所述第一编程电压；Imult为热电子碰撞对所述待编程的闪存单元源端电流产生的影响值，且Imult＝|Isp|/|Idp|，Isp为施加所述第一编程电压后源端产生的电流，Idp为所述编程电流。
3.如权利要求1所述的闪存的编程方法，其特征在于，所述第三编程电压的取值与所述第一编程电压和所述第三编程电压的差值相关。
4.如权利要求3所述的闪存的编程方法，其特征在于，所述第一编程电压的取值范围为[7.5V，10V]。
5.如权利要求4所述的闪存的编程方法，其特征在于，所述第三编程电压的取值范围为[2V，4.5V]。
6.如权利要求1所述的闪存的编程方法，其特征在于，所述编程电流的取值范围为[1.5uA，3.5uA]。
7.如权利要求1-6任一项所述的闪存的编程方法，其特征在于，同一列相邻两可编程的闪存单元分别连接不同的源线。
CN201610309513.XA 2016-05-11 2016-05-11 一种闪存的编程方法 Pending CN105931667A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610309513.XA CN105931667A (zh) 2016-05-11 2016-05-11 一种闪存的编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610309513.XA CN105931667A (zh) 2016-05-11 2016-05-11 一种闪存的编程方法

Publications (1)

Publication Number Publication Date
CN105931667A true CN105931667A (zh) 2016-09-07

Family

ID=56834851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610309513.XA Pending CN105931667A (zh) 2016-05-11 2016-05-11 一种闪存的编程方法

Country Status (1)

Country Link
CN (1) CN105931667A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106846239A (zh) * 2017-01-12 2017-06-13 北京大学 实现图像卷积的编码型闪存系统及工作方法
CN112201295A (zh) * 2020-09-11 2021-01-08 中天弘宇集成电路有限责任公司 Nand闪存编程方法
CN112365913A (zh) * 2020-09-29 2021-02-12 中天弘宇集成电路有限责任公司 3d nand闪存编程方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393773A (zh) * 2007-07-18 2009-03-25 弗拉什西利康股份有限公司 非易失性存储器的热载流子注入编程的方法和结构
CN102855930A (zh) * 2012-09-19 2013-01-02 上海宏力半导体制造有限公司 存储器、存储阵列的编程控制方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393773A (zh) * 2007-07-18 2009-03-25 弗拉什西利康股份有限公司 非易失性存储器的热载流子注入编程的方法和结构
CN102855930A (zh) * 2012-09-19 2013-01-02 上海宏力半导体制造有限公司 存储器、存储阵列的编程控制方法及装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106846239A (zh) * 2017-01-12 2017-06-13 北京大学 实现图像卷积的编码型闪存系统及工作方法
CN106846239B (zh) * 2017-01-12 2019-10-22 北京大学 实现图像卷积的编码型闪存系统及工作方法
CN112201295A (zh) * 2020-09-11 2021-01-08 中天弘宇集成电路有限责任公司 Nand闪存编程方法
CN112201295B (zh) * 2020-09-11 2021-09-17 中天弘宇集成电路有限责任公司 Nand闪存编程方法
US11355196B2 (en) 2020-09-11 2022-06-07 China Flash Co., Ltd. Method for programming NAND flash memory
CN112365913A (zh) * 2020-09-29 2021-02-12 中天弘宇集成电路有限责任公司 3d nand闪存编程方法

Similar Documents

Publication Publication Date Title
US8923084B1 (en) Memory and memory system including the same
CN105144298B (zh) 在存储器操作中控制主体电势的设备及方法
CN101656102B (zh) 半导体存储装置及其驱动方法
US9437304B2 (en) Memory devices and programming memory arrays thereof
US8953380B1 (en) Systems, methods, and apparatus for memory cells with common source lines
US20120236640A1 (en) Reducing effects of erase disturb in a memory device
CN107204203B (zh) 一种存储器阵列及其读、编程和擦除操作方法
CN204991153U (zh) 存储器单元和非易失性存储器
CN105761751A (zh) 闪速存储器器件和系统
KR20210070219A (ko) 데이터 라인 설정 동작과 동시에 시딩 동작을 위한 장치 및 방법
US7499336B2 (en) Method of programming a nonvolatile memory cell and related memory array
CN105931667A (zh) 一种闪存的编程方法
CN103390427B (zh) 半导体存储装置以及该半导体存储装置的驱动方法
US9406382B2 (en) Single poly EEPROM device
CN106057239B (zh) 闪存阵列的编程操作方法
US8144514B2 (en) One-transistor floating-body DRAM cell device with non-volatile function
CN102867544A (zh) 测试存储阵列的方法及控制装置
KR102378537B1 (ko) Gidl 스크린을 위한 워드라인 드라이버, 이를 이용하는 반도체 메모리 장치 및 테스트 방법
JP5754761B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法
US8848454B2 (en) Method for programming non-volatile memory cell, non-volatile memory array and non-volatile memory apparatus
US20040052112A1 (en) Method for controlling a non-volatile dynamic random access memory
CN107221350B (zh) 存储器系统、存储器阵列及其读和编程操作方法
US8885403B2 (en) Programming a split gate bit cell
JP6368526B2 (ja) 不揮発性半導体記憶装置
TWI757080B (zh) 記憶體裝置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160907