CN112201295A - Nand闪存编程方法 - Google Patents

Nand闪存编程方法 Download PDF

Info

Publication number
CN112201295A
CN112201295A CN202010955900.7A CN202010955900A CN112201295A CN 112201295 A CN112201295 A CN 112201295A CN 202010955900 A CN202010955900 A CN 202010955900A CN 112201295 A CN112201295 A CN 112201295A
Authority
CN
China
Prior art keywords
memory cell
programmed
voltage
programming
nand flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010955900.7A
Other languages
English (en)
Other versions
CN112201295B (zh
Inventor
聂虹
陈精纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Flash Co Ltd
Original Assignee
China Flash Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Flash Co Ltd filed Critical China Flash Co Ltd
Priority to CN202010955900.7A priority Critical patent/CN112201295B/zh
Priority to JP2020185445A priority patent/JP6838193B1/ja
Priority to KR1020200147537A priority patent/KR102296636B1/ko
Publication of CN112201295A publication Critical patent/CN112201295A/zh
Priority to TW110125939A priority patent/TWI762385B/zh
Priority to US17/380,720 priority patent/US11355196B2/en
Application granted granted Critical
Publication of CN112201295B publication Critical patent/CN112201295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种NAND闪存编程方法，包括：提供一NAND闪存阵列，将待编程的存储单元初始化；于待编程的存储单元的漏极上施加漏极电压，将待编程的存储单元的源极浮空；于待编程的存储单元的栅极上施加编程电压，保持第一时间段后将待编程的存储单元的各端电压泄放，完成编程；其中，待编程的存储单元的漏极及衬底的电压差不小于4V，第一时间段不大于100μs，编程电压不大于10V。本发明的NAND闪存编程方法初始化后，施加漏极电压并对源极做浮空处理，然后施加编程电压完成编程，编程时的栅极电压远小于现有的隧穿(F‑N)编程方式的栅极电压，且编程时间短，可有效提高存储单元的使用寿命及编程效率，同时降低功耗。

Description

NAND闪存编程方法
技术领域
本发明涉及集成电路设计领域，特别是涉及一种NAND闪存编程方法。
背景技术
闪存(flash memory)是指现在最常用的断电不丢失信息的半导体存储器，具有体积小、功耗低、不易受物理破坏的优点，是移动数码产品的理想存储介质。现有电子设备存储卡的核心存储器都是闪存。
闪存从阵列结构上主要分为NAND型和NOR型。NAND型比较适合高度集成化的芯片，读写速度快，但是不能够进行单一字节的写操作，每一次需要做一个数据块的写操作；而NOR型具有单一字节的写操作能力，同时也支持高速读取访问，只是写操作速度比较慢，而且容量变大之后，质量会下降。
NAND FLASH最广泛应用于U盘以及数码照相机、数码摄像机的存储卡。现有的NANDFLASH编程方式是基于电子隧穿机制的编程方式，其有两个缺点：编程电压高和编程时间长，因此存储单元结构受到的隧穿氧化层受到的应力(Stress)很大，从而影响存储单元的使用寿命。
因此，如何解决编程电压高、编程时间长导致的存储单元使用寿命短的问题，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种NAND闪存编程方法，用于解决现有技术中编程电压高、编程时间长，影响存储单元的使用寿命的问题。
为实现上述目的及其他相关目的，本发明提供一种NAND闪存编程方法，所述NAND闪存编程方法至少包括：
S1)提供一NAND闪存阵列，将待编程的存储单元初始化；
S2)于所述待编程的存储单元的漏极上施加漏极电压，同时将所述待编程的存储单元的源极浮空；
S3)于所述待编程的存储单元的栅极上施加编程电压，保持第一时间段后将所述待编程的存储单元的各端电压泄放，完成编程；
其中，所述待编程的存储单元的漏极及衬底的电压差不小于4V，所述第一时间段不大于100μs，所述编程电压不大于10V。
可选地，所述NAND闪存阵列包括n行b列存储单元；同一行中各存储单元的栅极连接同一字线；同一列中各存储单元依次串联，各列的一端分别连接一位线选通管，另一端分别连接一源极电压选通管；其中，n、b为大于0的自然数。
更可选地，步骤S1)中将所述待编程的存储单元的栅极、源极及阱电极的电压设置为0V，以实现初始化。
更可选地，步骤S2)中施加漏极电压的方法包括：将所述漏极电压施加于所述待编程的存储单元所在位线，选通所述待编程的存储单元所在列的位线选通管及位于所述待编程的存储单元与所述待编程的存储单元所在列的位线选通管之间的存储单元，使得所述漏极电压传递至所述待编程的存储单元的漏极。
更可选地，步骤S2)中将所述待编程的存储单元的源极浮空的方法包括：将所述待编程的存储单元所在列的源极电压选通管关闭，于位于所述待编程的存储单元与所述待编程的存储单元所在列的源极电压选通管之间的存储单元的字线施加任意电位，以使得所述待编程的存储单元的源极处于浮空状态。
更可选地，步骤S3)中在第二时间段内将所述待编程的存储单元栅极的电压从零增大至所述编程电压。
更可选地，所述第二时间段设置为0～10μs。
更可选地，所述待编程的存储单元的漏极及衬底的电压差不小于5V。
更可选地，步骤S2)可替换为：先将所述待编程的存储单元的源极浮空，再于所述待编程的存储单元的漏极上施加漏极电压。
如上所述，本发明的NAND闪存编程方法，具有以下有益效果：
本发明的NAND闪存编程方法初始化后，施加漏极电压并对源极做浮空处理，然后施加编程电压，以此基于三次电子碰撞原理完成编程，编程时的栅极电压远小于现有的隧穿(F-N)编程方式的栅极电压，且编程时间短，可有效提高存储单元的使用寿命及编程效率，同时降低功耗。
附图说明
图1显示为本发明的NAND闪存编程方法的流程示意图。
图2显示为本发明的NAND闪存阵列的结构示意图。
图3显示为本发明的NAND闪存编程方法施加漏极电压并进行源极浮空的原理示意图。
图4显示为本发明的NAND闪存编程方法施加编程电压的原理示意图。
元件标号说明
1 NAND闪存阵列
11 待编程的存储单元
S1～S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种NAND闪存编程方法，所述NAND闪存编程方法包括：
S1)提供一NAND闪存阵列1，将待编程的存储单元11初始化。
具体地，如图2所示，提供一n行b列(存储单元)的NAND闪存阵列1，其中，同一行中各存储单元的栅极连接同一字线；同一列中各存储单元依次串联，相邻两个存储单元的漏极和源极相连，各列的一端分别连接一位线选通管(各位线选通管连接对应位线)，另一端分别连接一源极电压选通管(各源极电压选通管连接对应源线)；其中，n、b为大于0的自然数。在本实施例中，各行字线从上至下依次定义为WL<0>、WL<1>…WL<m>、WL<m+1>…WL<n>，各列位线从左到右依次定义为BL<0>…BL<a>…BL<b>，各源线从左到右依次定义为SL<0>…SL<a>…SL<b>，各位线选通管的栅极连接位线选通控制信号DSG，各源极电压选通管的栅极连接源线选通控制信号SSG。
具体地，在本实施例中，以第m行第a列的存储单元作为待编程的存储单元11，则将所述待编程的存储单元11的栅极、源极及阱电极的电压设置为0V，以实现初始化。如图2所示，将第m条字线WL<m>接地，以使所述待编程的存储单元11的栅极电压为0V；将所述源线选通控制信号SSG及第m+1行字线WL<m+1>至第n行字线WL<n>设置为高电平，并将第a条源线接地，以使所述待编程的存储单元11的源极及阱电极的电压为0V。
S2)于所述待编程的存储单元11的漏极上施加漏极电压，同时将所述待编程的存储单元11的源极浮空。
具体地，如图3所示，在第a条位线BL<a>上施加漏极电压Vb1；将所述位线选通控制信号DSG设置为第一高电压Vdsg，以选通所述待编程的存储单元11所在列的位线选通管；在第0行字线WL<0>至第m-1行字线WL<m-1>上施加第二高电压Vwl，以选通位于所述待编程的存储单元11与所述待编程的存储单元11所在列的位线选通管之间的存储单元；将第a条位线BL<a>上的所述漏极电压Vb1传递到所述待编程的存储单元11的漏极。其中，作为示例，所述第一高电压Vdsg与所述第二高电压Vwl的值相等，在实际使用中可基于需要设置所述第一高电压Vdsg与所述第二高电压Vwl的值，能导通对应器件即可，不以本实施例为限。作为示例，所述待编程的存储单元的漏极及衬底的电压差不小于4V(在本实施例中，所述衬底接地，所述漏极电压Vb1不小于4V)，优选为4.3V、5V、6V、8V、10V，以产生足够大的电场进而产生三次电子碰撞。
具体地，如图3所示，将所述源线选通控制信号SSG设置为低电压Vssg，以关闭所述待编程的存储单元11所在列的源极电压选通管，在本实施例中，所述低电压Vssg设置为0V(接地)；在第m+1行字线WL<m+1>至第n行字线WL<n>上施加任意电位的电压，以使得位于所述待编程的存储单元11与所述待编程的存储单元11所在列的源极电压选通管之间的存储单元的栅极电压为任意电位；进而使得所述待编程的存储单元11的源极处于浮空状态。
需要说明的是，在本实施例中，施加漏极电压及进行源极浮空的步骤同时进行；作为本发明的另一种实现方式，先进行源极浮空再施加漏极电压，在此不一一赘述。
S3)于所述待编程的存储单元11的栅极上施加编程电压Vpg，所述待编程的存储单元11的漏极和源极保持步骤S2)的状态(即所述待编程的存储单元11的漏极连接所述漏极电压Vb1，所述待编程的存储单元11的源极浮空)；保持第一时间段后将所述待编程的存储单元11的各端电压泄放，完成编程。
具体地，如图4所示，在第二时间段内将所述待编程的存储单元11栅极的电压从零增大至所述编程电压Vpg；在本实施例中，所述第二时间段设置为0～10μs，作为示例，设置为1μs、2μs，在实际使用中可根据需要设定所述第二时间段的时长。
具体地，在本实施例中，所述第一时间段不大于100μs，作为示例，设置为5μs、10μs，基于不同工艺的器件所述第一时间段的具体时长可适应性调整，在此不一一列举。
具体地，在本实施例中，所述编程电压Vpg不大于10V，作为示例，设置为5V、7V、8V、9V，在此不一一列举。
本发明的NAND闪存编程方法的编程原理如下：
初始化后，将所述待编程的存储单元11的源极浮空，漏极施加漏极电压Vb1，衬底接地，此时，所述待编程的存储单元11中产生横向电场，产生电子空穴对，并形成一次电子向漏极移动；一次电子碰撞漏区的侧壁使空穴向下做加速度运动并撞击所述待编程的存储单元11的衬底，产生二次电子；而后在所述待编程的存储单元11的栅极上施加编程电压Vpg，使二次电子在纵向电场作用下形成三次电子注入所述待编程的存储单元11的浮栅中，完成编程操作。
本发明基于三次电子碰撞原理，同时形成横向和纵向的电场，可将编程单元栅极电压从20V左右降低到10V以下，同时编程时间从毫秒级降到微秒级，可以有效改善现有的NAND FLASH存储阵列编程时遇到的高压和时间过长的问题，进而提高存储单元的使用寿命及编程效率，同时降低功耗。
综上所述，本发明提供一种NAND闪存编程方法，包括：S1)提供一NAND闪存阵列，将待编程的存储单元初始化；S2)于所述待编程的存储单元的漏极上施加漏极电压，将所述待编程的存储单元的源极浮空；S3)于所述待编程的存储单元的栅极上施加编程电压，保持第一时间段后将所述待编程的存储单元的各端电压泄放，完成编程；其中，所述待编程的存储单元的漏极及衬底的电压差不小于4V，所述第一时间段不大于100μs，所述编程电压不大于10V。本发明的NAND闪存编程方法初始化后，施加漏极电压并对源极做浮空处理，然后施加编程电压完成编程，编程时的栅极电压远小于现有的隧穿(F-N)编程方式的栅极电压，且编程时间短，可有效提高存储单元的使用寿命及编程效率，同时降低功耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种NAND闪存编程方法，其特征在于，所述NAND闪存编程方法至少包括：
S1)提供一NAND闪存阵列，将待编程的存储单元初始化；
S2)于所述待编程的存储单元的漏极上施加漏极电压，同时将所述待编程的存储单元的源极浮空；
S3)于所述待编程的存储单元的栅极上施加编程电压，保持第一时间段后将所述待编程的存储单元的各端电压泄放，完成编程；
其中，所述待编程的存储单元的漏极及衬底的电压差不小于4V，所述第一时间段不大于100μs，所述编程电压不大于10V。
2.根据权利要求1所述的NAND闪存编程方法，其特征在于：所述NAND闪存阵列包括n行b列存储单元；同一行中各存储单元的栅极连接同一字线；同一列中各存储单元依次串联，各列的一端分别连接一位线选通管，另一端分别连接一源极电压选通管；其中，n、b为大于0的自然数。
3.根据权利要求2所述的NAND闪存编程方法，其特征在于：步骤S1)中将所述待编程的存储单元的栅极、源极及阱电极的电压设置为0V，以实现初始化。
4.根据权利要求2所述的NAND闪存编程方法，其特征在于：步骤S2)中施加漏极电压的方法包括：将所述漏极电压施加于所述待编程的存储单元所在位线，选通所述待编程的存储单元所在列的位线选通管及位于所述待编程的存储单元与所述待编程的存储单元所在列的位线选通管之间的存储单元，使得所述漏极电压传递至所述待编程的存储单元的漏极。
5.根据权利要求2所述的NAND闪存编程方法，其特征在于：步骤S2)中将所述待编程的存储单元的源极浮空的方法包括：将所述待编程的存储单元所在列的源极电压选通管关闭，于位于所述待编程的存储单元与所述待编程的存储单元所在列的源极电压选通管之间的存储单元的字线施加任意电位，以使得所述待编程的存储单元的源极处于浮空状态。
6.根据权利要求2所述的NAND闪存编程方法，其特征在于：步骤S3)中在第二时间段内将所述待编程的存储单元栅极的电压从零增大至所述编程电压。
7.根据权利要求6所述的NAND闪存编程方法，其特征在于：所述第二时间段设置为0～10μs。
8.根据权利要求1所述的闪存编程方法，其特征在于：所述待编程的存储单元的漏极及衬底的电压差不小于5V。
9.根据权利要求1～8任意一项所述的NAND闪存编程方法，其特征在于：步骤S2)可替换为：先将所述待编程的存储单元的源极浮空，再于所述待编程的存储单元的漏极上施加漏极电压。
CN202010955900.7A 2020-09-11 2020-09-11 Nand闪存编程方法 Active CN112201295B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010955900.7A CN112201295B (zh) 2020-09-11 2020-09-11 Nand闪存编程方法
JP2020185445A JP6838193B1 (ja) 2020-09-11 2020-11-05 Ｎａｎｄ型フラッシュメモリのプログラミング方法
KR1020200147537A KR102296636B1 (ko) 2020-09-11 2020-11-06 Nand 플래시 메모리 프로그래밍 방법
TW110125939A TWI762385B (zh) 2020-09-11 2021-07-14 Ｎａｎｄ快閃記憶體程式化方法
US17/380,720 US11355196B2 (en) 2020-09-11 2021-07-20 Method for programming NAND flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010955900.7A CN112201295B (zh) 2020-09-11 2020-09-11 Nand闪存编程方法

Publications (2)

Publication Number Publication Date
CN112201295A true CN112201295A (zh) 2021-01-08
CN112201295B CN112201295B (zh) 2021-09-17

Family

ID=74014787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010955900.7A Active CN112201295B (zh) 2020-09-11 2020-09-11 Nand闪存编程方法

Country Status (5)

Country Link
US (1) US11355196B2 (zh)
JP (1) JP6838193B1 (zh)
KR (1) KR102296636B1 (zh)
CN (1) CN112201295B (zh)
TW (1) TWI762385B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849670A (zh) * 2003-09-16 2006-10-18 微米技术股份有限公司 用于闪存的升压衬底/槽编程
CN101510442A (zh) * 2008-02-14 2009-08-19 旺宏电子股份有限公司 存储器阵列的操作方法
CN102270503A (zh) * 2011-03-25 2011-12-07 北京大学 一种半导体存储器阵列及其编程方法
CN102509727A (zh) * 2011-12-02 2012-06-20 清华大学 陷阱电荷俘获型快闪存储器阵列结构及其操作方法
CN104240759A (zh) * 2013-06-18 2014-12-24 闪矽公司 N通道半导体非易失性存储器的超低功率程序化方法
CN105931667A (zh) * 2016-05-11 2016-09-07 上海华虹宏力半导体制造有限公司 一种闪存的编程方法
US20170271016A1 (en) * 2014-02-03 2017-09-21 Yoon-hee Choi Nonvolatile memory device and method of programming the same
CN108877864A (zh) * 2017-05-16 2018-11-23 爱思开海力士有限公司 半导体存储装置及其操作方法
CN108986861A (zh) * 2017-06-02 2018-12-11 三星电子株式会社 对非易失性存储器装置进行编程的方法
CN110546708A (zh) * 2017-12-15 2019-12-06 成都锐成芯微科技股份有限公司 快闪存储器的编程电路、编程方法及快闪存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757198B2 (en) * 2001-12-11 2004-06-29 United Microelectronics Corp. Method for operating a non-volatile memory
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
TW200929215A (en) * 2007-12-31 2009-07-01 Powerflash Technology Corp Method for programming a memory structure
KR102005849B1 (ko) * 2015-11-14 2019-07-31 에스케이하이닉스 주식회사 3 차원 비휘발성 메모리 소자의 초기화 방법
JP6882054B2 (ja) * 2017-05-01 2021-06-02 ローム株式会社 不揮発性半導体記憶装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849670A (zh) * 2003-09-16 2006-10-18 微米技术股份有限公司 用于闪存的升压衬底/槽编程
CN101510442A (zh) * 2008-02-14 2009-08-19 旺宏电子股份有限公司 存储器阵列的操作方法
CN102270503A (zh) * 2011-03-25 2011-12-07 北京大学 一种半导体存储器阵列及其编程方法
CN102509727A (zh) * 2011-12-02 2012-06-20 清华大学 陷阱电荷俘获型快闪存储器阵列结构及其操作方法
CN104240759A (zh) * 2013-06-18 2014-12-24 闪矽公司 N通道半导体非易失性存储器的超低功率程序化方法
US20170271016A1 (en) * 2014-02-03 2017-09-21 Yoon-hee Choi Nonvolatile memory device and method of programming the same
CN105931667A (zh) * 2016-05-11 2016-09-07 上海华虹宏力半导体制造有限公司 一种闪存的编程方法
CN108877864A (zh) * 2017-05-16 2018-11-23 爱思开海力士有限公司 半导体存储装置及其操作方法
CN108986861A (zh) * 2017-06-02 2018-12-11 三星电子株式会社 对非易失性存储器装置进行编程的方法
CN110546708A (zh) * 2017-12-15 2019-12-06 成都锐成芯微科技股份有限公司 快闪存储器的编程电路、编程方法及快闪存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G. NICOSIA: "A single-electron analysis of NAND flash memory programming", 《2015 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM)》 *

Also Published As

Publication number Publication date
JP6838193B1 (ja) 2021-03-03
KR102296636B1 (ko) 2021-09-01
JP2022047461A (ja) 2022-03-24
TWI762385B (zh) 2022-04-21
US11355196B2 (en) 2022-06-07
TW202211234A (zh) 2022-03-16
CN112201295B (zh) 2021-09-17
US20220084598A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US10090053B2 (en) Apparatus, systems, and methods to operate a memory
US8972652B2 (en) Data refresh in non-volatile memory
US6909639B2 (en) Nonvolatile memory having bit line discharge, and method of operation thereof
CN112201291B (zh) Nor闪存电路及数据写入方法
CN102057440B (zh) 具有集成位线电容的nand闪存
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
US8995188B2 (en) Sharing support circuitry in a memory
CN103000218A (zh) 存储器电路
US20220084610A1 (en) Apparatus for mitigating program disturb
CN106683700B (zh) 非易失性半导体存储装置及其擦除方法
KR20210070219A (ko) 데이터 라인 설정 동작과 동시에 시딩 동작을 위한 장치 및 방법
CN113196402B (zh) 存储器件及其编程操作
US11004516B2 (en) Erasing memory cells
CN114303195A (zh) 擦除存储器
CN112201295B (zh) Nand闪存编程方法
US20110317493A1 (en) Method and Apparatus of Performing An Erase Operation on a Memory Integrated Circuit
CN116072191A (zh) 组对结构非易失性存储器及其操作方法
CN114999552A (zh) 一种存储装置、控制方法和存储器系统
KR20230010767A (ko) 멀티 패스 프로그래밍에서의 네거티브 게이트 스트레스 동작 및 그 메모리 디바이스
CN107221350B (zh) 存储器系统、存储器阵列及其读和编程操作方法
CN112365913B (zh) 3d nand闪存编程方法
CN114596893A (zh) 存储器件、存储器系统以及存储器件的编程操作方法
CN114783489A (zh) 存储器装置及其操作方法、存储器系统
CN114694729A (zh) 包含对关联于存储器块的扩散区的电压控制的存储器装置
CN117999604A (zh) 存储器件、存储器件的操作方法、系统和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant