KR102296636B1 - Nand 플래시 메모리 프로그래밍 방법 - Google Patents

Nand 플래시 메모리 프로그래밍 방법 Download PDF

Info

Publication number
KR102296636B1
KR102296636B1 KR1020200147537A KR20200147537A KR102296636B1 KR 102296636 B1 KR102296636 B1 KR 102296636B1 KR 1020200147537 A KR1020200147537 A KR 1020200147537A KR 20200147537 A KR20200147537 A KR 20200147537A KR 102296636 B1 KR102296636 B1 KR 102296636B1
Authority
KR
South Korea
Prior art keywords
memory cell
programmed
voltage
programming
drain
Prior art date
Application number
KR1020200147537A
Other languages
English (en)
Inventor
홍 니에
징웨이 첸
Original Assignee
차이나 플래시 코.,엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차이나 플래시 코.,엘티디. filed Critical 차이나 플래시 코.,엘티디.
Application granted granted Critical
Publication of KR102296636B1 publication Critical patent/KR102296636B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • H01L27/11521—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 NAND 플래시 메모리 어레이가 제공되며 프로그래밍할 메모리 셀을 초기화하는 단계; 상기 프로그래밍 할 메모리 셀의 드레인에 드레인 전압을 인가하고 상기 프로그래밍 할 메모리 셀의 소스를 플로팅하는 단계; 상기 프로그래밍 할 메모리 셀의 게이트에 프로그래밍 전압을 인가하여 일정시간동안 유지시킨 후 상기 프로그래밍 할 메모리 셀의 각 단자의 전압을 방전시켜 프로그래밍을 완료하는 단계를 포함하고,상기 프로그래밍 할 메모리 셀의 드레인 및 벌크의 전압차는 4V이상이고, 상기 제1시간은 100μs이하이며, 상기 프로그래밍 전압은 10V이하인 NAND 플래시 메모리 프로그래밍 방법을 제공한다. 본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법은 초기화한 후 드레인 전압을 인가하고 소스에 대해 플로팅 처리를 수행한 후 프로그래밍 전압을 인가하여 프로그래밍이 완료됨으로써 프로그래밍시의 게이트 전압은 기존의 터널링(F-N) 프로그래밍 방식의 게이트 전압보다 훨씬 작고 프로그래밍 시간도 짧으므로 메모리 셀의 사용 수명 및 프로그래밍 효율을 향상시키는 동시에 전력 소모를 줄일 수 있다.

Description

NAND 플래시 메모리 프로그래밍 방법{NAND FLASH MEMORY PROGRAMMING METHOD}
본 발명은 집적 회로 설계 분야에 관한 것으로, 특히 NAND 플래시 메모리 프로그래밍 방법에 관한 것이다.
플래시 메모리(flash memory)는 전원이 끊겨도 저장된 정보가 지워지지 않는 제일 자주 사용되는 반도체 메모리로써, 크기가 작고, 전력 소모가 적으며, 물리적으로 쉽게 손상되지 않는 장점이 있으므로 디지털 모바일 제품의 이상적인 저장 매체이다. 기존의 전자 장치의 메모리 카드의 핵심 메모리는 모두 플래시 메모리이다.
플래시 메모리는 어레이 구조에서 주로 NAND 형과 NOR 형으로 나눈다. NAND 형은 고속으로 읽기 및 쓰기가 가능하나 1바이트 단위의 쓰기를 수행할 수 없으며 매번 데이터 블록의 쓰기를 수행하여야 한다. NOR형은 1바이트 단위의 읽고 쓰기 기능을 가지고 있는 동시에 고속 읽기 액세스도 지지하지만 쓰기 속도가 상대적으로 느리고 용량이 증가되면 품질이 저하된다.
NAND FLASH는 U 디스크 및 디지털 카메라, 디지털 비디오 카메라의 메모리 카드에 가장 널리 사용된다. 기존의 NAND FLASH 프로그래밍 방식은 전자 터널링 메커니즘을 기반으로 하는 프로그래밍 방식으로, 프로그래밍 전압이 높고 프로그래밍 시간이 긴 두 가지 단점때문에 메모리 셀 구조의 터널링 산화막이 받은 응력(Stress)이 크기에 저장 장치의 수명에 영향을 미친다.
따라서 프로그래밍 전압이 높고 프로그래밍 시간이 긴 단점으로 인해 메모리 셀의 사용 수명이 단축되는 문제를 해결하는게 이미 본 기술분야의 당업자가 시급히 해결해야할 문제 중의 하나이다.
상기 기존 기술의 단점을 감안하여, 본 발명의 목적은 기존 기술의 프로그래밍 전압이 높고 프로그래밍 시간이 길며 메모리 셀의 사용 수명에 영향을 미치는 문제를 해결하는 NAND 플래시 메모리 프로그래밍 방법을 제공하고자 한다.
상술한 목적을 달성하기 위하여, 본 발명은 NAND 플래시 메모리 프로그래밍 방법을 제공하고자 한다. 상기 NAND 플래시 메모리 프로그래밍 방법은 적어도,
S1)NAND 플래시 메모리 어레이가 제공되며 프로그래밍할 메모리 셀을 초기화하는 단계;
S2) 상기 프로그래밍 할 메모리 셀의 드레인에 드레인 전압을 인가하고 동시에 상기 프로그래밍 할 메모리 셀의 소스를 플로팅하는 단계;
S3)상기 프로그래밍 할 메모리 셀의 게이트에 프로그래밍 전압을 인가하여 제1시간동안 유지시킨 후 상기 프로그래밍 할 메모리 셀의 각 단자의 전압을 방전시켜 프로그래밍을 완료하는 단계를 포함하고；
여기서 상기 프로그래밍 할 메모리 셀의 드레인 및 벌크의 전압차는 4V이상이고, 상기 제1시간은 100μs이하이며, 상기 프로그래밍 전압은 10V이하이다.
선택적으로, 상기 NAND 플래시 메모리 어레이는 n행b열메모리 셀을 포함하고,동일한 행에 있는 각각의 메모리 셀의 게이트를 동일한 워드 라인에 연결하고 동일한 열에 있는 각각의 메모리 셀을 순차적으로 직렬 연결하며, 각 열의 일단을 각각 비트 라인 스트로빙 튜브에 연결시키고 다른 일단을 각각 소스 전압 스트로빙 튜브에 연결시키며, 여기서 n, b는 0보다 큰 자연수이다.
선택적으로, 단계S1)에서, 상기 프로그래밍 할 메모리 셀의 게이트, 소스 및 웰 전극의 전압을 0V로 설정하여 초기화가 이루어진다.
보다 선택적으로, 단계S2)에서, 드레인 전압을 인가하는 방법은, 상기 드레인 전압을 상기 프로그래밍 할 메모리 셀이 위치된 비트 라인에 인가하고,상기 프로그래밍 할 메모리 셀이 위치된 열의 비트 라인 스트로빙 튜브 및 상기 프로그래밍 할 메모리 셀과 상기 프로그래밍 할 메모리 셀이 위치된 열의 비트 라인 스트로빙 튜브 사이에 위치된 메모리 셀을 스트로빙함으로써 상기 드레인 전압을 상기 프로그래밍 할 메모리 셀의 드레인으로 전달하도록 하는 것을 포함한다.
보다 선택적으로, 단계S2)에서, 상기 프로그래밍 할 메모리 셀의 소스를 플로팅하는 방법은, 상기 프로그래밍 할 메모리 셀이 위치된 열의 소스 전압 스트로빙 튜브를 오프시켜 상기 프로그래밍 할 메모리 셀과 상기 프로그래밍 할 메모리 셀이 위치된 열의 소스 전압 스트로빙 튜브 사이에 위치된 메모리 셀의 워드 라인에 임의의 전위를 인가하여 상기 프로그래밍 할 메모리 셀의 소스를 플로팅의 상태로 되도록 하는 것을 포함한다.
보다 선택적으로, 단계S3)에서, 제2시간내에 상기 프로그래밍 할 메모리 셀 게이트의 전압은 0에서 상기 프로그래밍 전압으로 증가된다.
보다 선택적으로, 상기 제2시간은 0~10μs으로 설정된다.
보다 선택적으로,상기 프로그래밍 할 메모리 셀의 드레인 및 벌크의 전압차는 5V이상이다.
보다 선택적으로, 단계S2)는, 우선 상기 프로그래밍 할 메모리 셀의 소스를 플로팅한 다음 상기 프로그래밍 할 메모리 셀의 드레인에 드레인 전압을 인가하는 것으로 대체된다.
상술한 바와 같이, 본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법의 효과는 아래와 같다.
본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법은 초기화한 후 드레인 전압을 인가하고 소스에 대해 플로팅 처리를 수행한 후 프로그래밍 전압을 인가하여 3차 전자의 충돌 원리를 기반으로 프로그래밍이 완료된다. 따라서 프로그래밍시의 게이트 전압은 기존의 터널링(F-N) 프로그래밍 방식의 게이트 전압보다 훨씬 작고 프로그래밍 시간도 짧으므로 메모리 셀의 사용 수명 및 프로그래밍 효율을 향상시키는 동시에 전력 소모를 줄일 수 있다.
도 1은 본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법을 보여주는 흐름 개략도이다.
도 2는 본 발명에 따른 NAND 플래시 메모리의 어레이를 보여주는 구조 개략도이다.
도 3은 본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법에서 드레인 전압을 인가하고 소스 플로팅을 보여주는 원리 개략도이다.
도 4는 본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법에서 프로그래밍 전압의 인가를 보여주는 원리 개략도이다.
이하 특정된 구체적인 실시예에 의하여 본 발명의 실시방식을 설명함으로써 본 기술분야의 당업자가 본 명세서에 제시된 내용에 의해 본 발명의 다른 장점과 효과를 쉽게 이해하도록 한다. 본 발명은 또 다른 구체적인 실시 방식을 통하여 실시 또는 응용될 수 있고, 본 명세서의 세부 사항은 본 발명의 사상을 벗어나지 않고 다른 관점 및 응용에 기초하여 수정 또는 변경될 수도 있다.
도 1~도 4을 참조해보면, 본 실시예에서 제공된 도면은 본 발명의 기본 개념을 개략적으로 나타낸 것 뿐이며, 도면마다, 실제 구현시의 구성 요소의 개수, 모양 및 크기에 따라 도시한 것이 아니라 본 발명과 관련된 구성 요소만이 도시된다. 실제 구현시 각 구성 요소의 유형, 수량 및 비율은 임의로 변경할 수 있으며, 구성 요소의 배치 형태는 더 복잡할 수 있다.
도 1에 도시된 바와 같이, 본 발명은 NAND 플래시 메모리 프로그래밍 방법을 제공하고자 한다. 상기 NAND 플래시 메모리 프로그래밍 방법은 아래와 같은 단계를 포함한다.
S1) NAND 플래시 메모리 어레이(1)가 제공되며 프로그래밍 할 메모리 셀(11)을 초기화한다.
구체적으로, 도 2에 도시된 바와 같이 n행b열(메모리 셀)의 NAND 플래시 메모리 어레이(1)를 제공하되, 동일한 행에 있는 각각의 메모리 셀의 게이트를 동일한 워드 라인에 연결하고, 동일한 열에 있는 각각의 메모리 셀을 순차적으로 직렬 연결하며 인접한 2개의 메모리 셀의 드레인과 소스는 서로 연결한다. 각 열의 일단은 각각 비트 라인 스트로빙 튜브(혹은 게이트 튜브라고도 함)에 연결되고(각각의 비트 라인 스트로빙 튜브에 대응되게 비트 라인을 연결), 다른 일단은 각각 소스 전압 스트로빙 튜브에 연결된다(각각의 소스 전압 스트로빙 튜브에 대응되게 소스 라인 연결)된다. 여기서, n, b는 0보다 큰 자연수이다. 본 실시예에서, 각 행의 워드 라인은 위로부터 아래까지 순차적으로 각각 WL<0>, WL<1>…(WL<m>), (WL<m+1>)…WL<n>로 정의된다. 각 열의 비트 라인은 왼쪽으로부터 오른쪽으로 순차적으로 각각 BL<0>…(BL<a>)…BL<b>으로 정의된다. 각각의 소스 라인은 왼쪽으로부터 오른쪽으로 순차적으로 각각 SL<0>…SL<a>…SL<b>으로 정의된다. 각각의 비트 라인 스트로빙 튜브의 게이트는 비트 라인 스트로브 제어신호(DSG)에 연결되고, 각각의 소스 전압 스트로빙 튜브의 게이트는 소스 라인 스트로브 제어신호(SSG)에 연결된다.
구체적으로, 본 실시예에서 제m행, 제a열의 메모리 셀을 프로그래밍 할 메모리 셀(11)로 설정하면, 상기 프로그래밍 할 메모리 셀(11)의 게이트, 소스 및 웰 전극의 전압을 0V로 설정함으로써 초기화가 이루어진다. 도 2에 도시된 바와 같이 상기 프로그래밍 할 메모리 셀(11)의 게이트 전압이 0V으로 설정되도록 제m 라인의 워드 라인(WL<m>)을 접지시킨다. 상기 프로그래밍 할 메모리 셀(11)의 소스 및 웰 전극의 전압을 0V으로 되도록 상기 소스 라인 스트로브 제어 신호(SSG) 및 제m+1행의 워드 라인(WL<m+1>) 내지 제n행 워드 라인 (WL<n>)은 고 레벨로 설정하고 제 a라인 소스 라인을 접지시킨다.
S2) 상기 프로그래밍 할 메모리 셀(11)의 드레인에 드레인 전압을 인가하고 동시에 상기 프로그래밍 할 메모리 셀(11)의 소스를 플로팅한다.
구체적으로, 도 3에 도시된 바와 같이, 제a라인 비트 라인(BL<a>)에 드레인 전압(Vb1)을 인가한다.상기 비트 라인 스트로브 제어 신호(DSG)는 제1 고전압(Vdsg)으로 설정되어 상기 프로그래밍 할 메모리 셀(11)이 위치된 열의 비트 라인 스트로빙 튜브를 스트로빙한다. 제0행 워드 라인(WL<0>) 내지 제m-1행 워드 라인(WL<m-1>)에 제2 고전압(Vwl)을 인가하여 상기 프로그래밍 할 메모리 셀(11)과 상기 프로그래밍 할 메모리 셀(11)이 위치된 열의 비트 라인 스트로빙 튜브 사이에 위치된 메모리 셀을 스트로빙한다. 제a 라인 비트 라인(BL<a>)상의 상기 드레인 전압(Vb1)을 상기 프로그래밍 할 메모리 셀(11)의 드레인으로 전달한다. 여기서, 일례로 상기 제1 고전압(Vdsg)과 상기 제2 고전압(Vwl)의 값이 동일하나, 실제의 사용에서 필요에 따라 상기 제1 고전압(Vdsg)과 상기 제2 고전압(Vwl)의 값을 설정하여 대응되는 소자를 온 시킬 수 있으면 된다. 따라서 본 실시예에 한정되지 않는다. 일례로, 상기 프로그래밍 할 메모리 셀의 드레인 및 벌크의 전압차는 4V이상이다(본 실시예에서, 상기 벌크는 접지되고 상기 드레인 전압(Vb1)은 4V이상이다). 바람직하게는, 3차 전자의 충돌을 일으키기에 충분한 전기장을 생성하도록 4.3V, 5V, 6V, 8V, 10V로 설정한다.
구체적으로, 도 3에 도시된 바와 같이, 상기 소스 라인 스트로브 제어신호(SSG)는 저전압(Vssg)으로 설정되어 상기 프로그래밍 할 메모리 셀(11)이 위치된 열의 소스 전압 스트로빙 튜브를 오프시킨다. 본 실시예에서, 상기 저전압(Vssg)은 0V(접지)로 설정된다. 제m+1행 워드 라인(WL< m+1>) 내지 제n행 워드 라인(WL<n>)에 임의의 전위의 전압을 인가하여 상기 프로그래밍 할 메모리 셀(11)과 상기 프로그래밍 할 메모리 셀(11)이 위치된 열의 소스 전압 스트로빙 튜브 사이에 위치된 메모리 셀의 게이트 전압을 임의의 전압으로 설정되도록 함으로써 상기 프로그래밍 할 메모리 셀(11)의 소스가 프로팅의 상태로 되도록 한다.
여기서 설명할 것은 본 실시예에서 드레인 전압의 인가 및 소스 프로팅의 단계는 동시에 수행된다. 그러나 본 발명의 다른 실시방식은 먼저 소스 플로팅을 수행한 다음에 드레인 전압을 인가하는 것으로, 여기서 일일이 반복하여 서술하지 않는다.
S3) 상기 프로그래밍 할 메모리 셀(11)의 게이트에 프로그래밍 전압(Vpg)을 인가하여 상기 프로그래밍 할 메모리 셀(11)의 드레인과 소스를 유지하는 단계S2)의 상태(즉, 상기 프로그래밍 할 메모리 셀(11)의 드레인에 상기 드레인 전압(Vb1)을 연결하여 상기 프로그래밍 할 메모리 셀(11)의 소스를 플로팅함)를 제1시간동안 유지시킨 후 상기 프로그래밍 할 메모리 셀(11)의 각 단자의 전압을 방전시켜 프로그래밍이 완료된다.
구체적으로, 도 4에 도시된 바와 같이, 제2시간동안 상기 프로그래밍 할 메모리 셀(11)의 게이트의 전압을 0으로부터 상기 프로그래밍 전압(Vpg)으로 증가시킨다. 본 실시예에서, 상기 제2시간을 0~10μs을 설정하고, 일례로,1μs, 2μs으로 설정한다. 실제의 사용에서 필요에 따라 상기 제2시간을 설정한다.
구체적으로, 본 실시예에서 상기 제1시간은 100μs이하이다. 일례로 5μs, 10μs으로 설정하되, 공정에 따라 상기 제1시간을 구체적으로 조정할 수 있으므로 여기서 일일이 반복하여 서술하지 않는다.
구체적으로, 본 실시예에서 상기 프로그래밍 전압(Vpg)은 10V이하이다. 일례로 5V, 7V, 8V, 9V으로 설정될 수 있으므로 여기서 일일이 반복하여 서술하지 않는다.
본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법의 프로그래밍 원리는 아래와 같다.
초기화한 후, 상기 프로그래밍 할 메모리 셀(11)의 소스를 플로팅하고 드레인에 드레인 전압(Vb1)을 인가하며 벌크를 접지시킨다. 이때 상기 프로그래밍 할 메모리 셀(11)에서 횡방향의 전계가 발생되어 전자-정공짝이 생성되고 1차 전자가 생성되어 드레인으로 이동한다. 1차 전자는 드레인 영역의 측벽과 충돌되어 정공을 아래로 가속도 운동하도록 하여 상기 프로그래밍 할 메모리 셀(11)의 벌크에 충돌시켜 2차 전자를 발생한다. 그리고 상기 프로그래밍 할 메모리 셀(11)의 게이트에 프로그래밍 전압(Vpg)을 인가하여 2차 전자가 종방향의 전계의 작용에 의해 3차 전자를 형성하여 상기 프로그래밍 할 메모리 셀(11)의 플로팅 게이트에 주입시킴으로써 프로그래밍이 완료된다.
본 발명은 3차 전자 충돌 원리를 기반으로 하는 동시에 횡방향과 종방향의 전계를 형성함으로써 셀 게이트 프로그래밍 전압을 20V정도로부터 10V이하로 낮추는 동시에 프로그래밍 시간을 밀리 초의 수준에서 마이크로 초 수준으로 단축시켜 기존의 NAND FLASH 메모리의 어레이를 프로그래밍시 발생되는 고전압 및 시간이 길다는 문제를 해결함으로써 메모리 셀의 사용 수명 및 프로그래밍 효율을 향상시키는 동시에 전력 소모를 줄일 수 있다.
상기를 종합해보면, 본 발명은 S1)NAND 플래시 메모리 어레이가 제공되며 프로그래밍할 메모리 셀을 초기화하는 단계; S2) 상기 프로그래밍 할 메모리 셀의 드레인에 드레인 전압을 인가하고 상기 프로그래밍 할 메모리 셀의 소스를 플로팅하는 단계; S3)상기 프로그래밍 할 메모리 셀의 게이트에 프로그래밍 전압을 인가하여 제1시간동안 유지시킨 후 상기 프로그래밍 할 메모리 셀의 각 단자의 전압을 방전시켜 프로그래밍을 완료하는 단계를 포함하고,상기 프로그래밍 할 메모리 셀의 드레인 및 벌크의 전압차는 4V이상이고, 상기 제1시간은 100μs이하이며, 상기 프로그래밍 전압은 10V이하인 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법을 제공한다.본 발명에 따른 NAND 플래시 메모리 프로그래밍 방법은 초기화한 후 드레인 전압을 인가하고 소스에 대해 플로팅 처리를 수행하며 그리고 프로그래밍 전압을 인가하여 프로그래밍이 완료된다. 프로그래밍시의 게이트 전압은 기존의 터널링(F-N) 프로그래밍 방식의 게이트 전압보다 훨씬 낮고 프로그래밍 시간이 짧음으로써 메모리 셀의 사용 수명 및 르포그래밍 효율을 향상시키는 동시에 전력 소모를 줄일 수 있다. 따라서 본 발명은 기존 기술의 여러 단점을 극복함으로써 상업 이용가치가 높다.
상기 실시예는 단지 본 발명의 원리 및 효과를 설명할 뿐 본 발명을 한정하려는 의도는 아니다. 본 기술을 잘 아는 자라면 본 발명의 본 발명의 사상과 범위를 벗어나지 않고 전술한 실시예를 수정하거나 변경할 수 있다. 따라서, 본 발명이 속하는 기술분야에 통상의 지식을 가진 자라면 본 발명에 의해 개시된 사상을 벗어나지 않고 이루어진 모든 동등한 수정 또는 변경은 여전히 본 발명의 청구 범위에 포함되어야 하는 것으로 이해할 수 있다.
1 : NAND 플래시 메모리 어레이
11: 프로그래밍 할 메모리 셀
S1~S3: 단계

Claims (9)

  1. 적어도,
    S1) NAND 플래시 메모리 어레이가 제공되며 프로그래밍할 메모리 셀을 초기화하는 단계;
    S2) 상기 프로그래밍 할 메모리 셀의 드레인에 드레인 전압을 인가하고 동시에 상기 프로그래밍 할 메모리 셀의 소스를 플로팅하는 단계;
    S3) 상기 프로그래밍 할 메모리 셀의 게이트에 프로그래밍 전압을 인가하여 제1시간동안 유지시킨 후 상기 프로그래밍 할 메모리 셀의 각 단자의 전압을 방전시켜 프로그래밍을 완료하는 단계를 포함하고,
    상기 프로그래밍 할 메모리 셀의 드레인 및 벌크의 전압차는 4V이상이고, 상기 제1시간은 100μs 이하이며, 상기 프로그래밍 전압은 10V 이하인 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  2. 청구항 1에 있어서,
    상기 NAND 플래시 메모리 어레이는 n행b열메모리 셀을 포함하고,동일한 행에 있는 각각의 메모리 셀의 게이트를 동일한 워드 라인에 연결하고, 동일한 열에 있는 각각의 메모리 셀을 순차적으로 직렬 연결하며, 각 열의 일단을 각각 비트 라인(BL)에 연결된 비트 라인 스트로빙 튜브에 연결시키고 다른 일단을 각각 소스 라인(SL)에 연결된 소스 전압 스트로빙 튜브에 연결시키며, 여기서 n, b는 0보다 큰 자연수인 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  3. 청구항 2에 있어서,
    단계S1)에서, 상기 프로그래밍 할 메모리 셀의 게이트, 소스 및 웰 전극의 전압을 0V로 설정하여 초기화가 이루어지는 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  4. 청구항 2에 있어서,
    단계S2)에서, 드레인 전압을 인가하는 것은, 상기 드레인 전압을 상기 프로그래밍 할 메모리 셀이 위치된 비트 라인에 인가하고, 상기 프로그래밍 할 메모리 셀이 위치된 열의 비트 라인 스트로빙 튜브 및 상기 프로그래밍 할 메모리 셀과 상기 프로그래밍 할 메모리 셀이 위치된 열의 비트 라인 스트로빙 튜브 사이에 위치된 메모리 셀을 스트로빙함으로써 상기 드레인 전압을 상기 프로그래밍 할 메모리 셀의 드레인으로 전달하도록 하는 것을 포함하는 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  5. 청구항 2에 있어서,
    단계S2)에서, 상기 프로그래밍 할 메모리 셀의 소스를 플로팅하는 것은, 상기 프로그래밍 할 메모리 셀이 위치된 열의 소스 전압 스트로빙 튜브를 오프시켜 상기 프로그래밍 할 메모리 셀과 상기 프로그래밍 할 메모리 셀이 위치된 열의 소스 전압 스트로빙 튜브 사이에 위치된 메모리 셀의 워드 라인에 임의의 전위를 인가하여 상기 프로그래밍 할 메모리 셀의 소스를 플로팅의 상태로 되도록 하는 것을 포함하는 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  6. 청구항 2에 있어서,
    단계S3)에서, 제2시간내에 상기 프로그래밍 할 메모리 셀 게이트의 전압은 0에서 상기 프로그래밍 전압으로 증가되는 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  7. 청구항 6에 있어서,
    상기 제2시간은 10μs 이하로 설정되는 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  8. 청구항 1에 있어서,
    상기 프로그래밍 할 메모리 셀의 드레인 및 벌크의 전압차는 5V이상인 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
  9. 청구항 1 내지 8 중 어느 한 항에 있어서,
    단계S2)는, 우선 상기 프로그래밍 할 메모리 셀의 소스를 플로팅한 다음 상기 프로그래밍 할 메모리 셀의 드레인에 드레인 전압을 인가하는 것으로 대체되는 것을 특징으로 하는 NAND 플래시 메모리 프로그래밍 방법.
KR1020200147537A 2020-09-11 2020-11-06 Nand 플래시 메모리 프로그래밍 방법 KR102296636B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010955900.7A CN112201295B (zh) 2020-09-11 2020-09-11 Nand闪存编程方法
CN202010955900.7 2020-09-11

Publications (1)

Publication Number Publication Date
KR102296636B1 true KR102296636B1 (ko) 2021-09-01

Family

ID=74014787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147537A KR102296636B1 (ko) 2020-09-11 2020-11-06 Nand 플래시 메모리 프로그래밍 방법

Country Status (5)

Country Link
US (1) US11355196B2 (ko)
JP (1) JP6838193B1 (ko)
KR (1) KR102296636B1 (ko)
CN (1) CN112201295B (ko)
TW (1) TWI762385B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240759A (zh) * 2013-06-18 2014-12-24 闪矽公司 N通道半导体非易失性存储器的超低功率程序化方法
KR20170056804A (ko) * 2015-11-14 2017-05-24 에스케이하이닉스 주식회사 3 차원 비휘발성 메모리 소자의 초기화 방법
CN108877864A (zh) * 2017-05-16 2018-11-23 爱思开海力士有限公司 半导体存储装置及其操作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757198B2 (en) * 2001-12-11 2004-06-29 United Microelectronics Corp. Method for operating a non-volatile memory
US6977842B2 (en) * 2003-09-16 2005-12-20 Micron Technology, Inc. Boosted substrate/tub programming for flash memories
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
TW200929215A (en) * 2007-12-31 2009-07-01 Powerflash Technology Corp Method for programming a memory structure
US7787294B2 (en) * 2008-02-14 2010-08-31 Macronix International Co., Ltd. Operating method of memory
CN102270503B (zh) * 2011-03-25 2014-01-08 北京大学 一种半导体存储器阵列及其编程方法
CN102509727B (zh) * 2011-12-02 2014-04-09 清华大学 陷阱电荷俘获型快闪存储器阵列结构及其操作方法
US10360983B2 (en) * 2014-02-03 2019-07-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of programming the same
CN105931667A (zh) * 2016-05-11 2016-09-07 上海华虹宏力半导体制造有限公司 一种闪存的编程方法
JP6882054B2 (ja) * 2017-05-01 2021-06-02 ローム株式会社 不揮発性半導体記憶装置
CN108986861B (zh) * 2017-06-02 2023-09-26 三星电子株式会社 对非易失性存储器装置进行编程的方法
KR102252531B1 (ko) * 2017-12-15 2021-05-14 청두 아날로그 써키트 테크놀로지 인코퍼레이티드 플래시 메모리에 프로그래밍하는 회로 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240759A (zh) * 2013-06-18 2014-12-24 闪矽公司 N通道半导体非易失性存储器的超低功率程序化方法
KR20170056804A (ko) * 2015-11-14 2017-05-24 에스케이하이닉스 주식회사 3 차원 비휘발성 메모리 소자의 초기화 방법
CN108877864A (zh) * 2017-05-16 2018-11-23 爱思开海力士有限公司 半导体存储装置及其操作方法

Also Published As

Publication number Publication date
CN112201295A (zh) 2021-01-08
TW202211234A (zh) 2022-03-16
TWI762385B (zh) 2022-04-21
US20220084598A1 (en) 2022-03-17
US11355196B2 (en) 2022-06-07
JP2022047461A (ja) 2022-03-24
JP6838193B1 (ja) 2021-03-03
CN112201295B (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
US10090053B2 (en) Apparatus, systems, and methods to operate a memory
US5774397A (en) Non-volatile semiconductor memory device and method of programming a non-volatile memory cell to a predetermined state
US8339861B2 (en) Method and apparatus of performing an erase operation on a memory integrated circuit
EP1665282B1 (en) Erase inhibit in non-volatile memories
US9312007B2 (en) Memory device and method having charge level assignments selected to minimize signal coupling
US20110222354A1 (en) Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
US20110069546A1 (en) Nonvolatile semiconductor memory device
US7724576B2 (en) Soft programming method of non-volatile memory device
US7450417B2 (en) Nonvolatile semiconductor memory device
KR100491912B1 (ko) 불휘발성 반도체 메모리
US10796767B2 (en) Memory device and operating method thereof
KR102296636B1 (ko) Nand 플래시 메모리 프로그래밍 방법
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
CN116072191A (zh) 组对结构非易失性存储器及其操作方法
CN107799146B (zh) 存储器阵列及其读、编程、擦除操作方法
US20210272634A1 (en) Semiconductor memory device and reading method
US20230178153A1 (en) Memory device comprising source switch to float source line of unselected memory cell block, memory array and program method using the same
KR102274846B1 (ko) 3d nand 플래시 메모리 프로그래밍 방법
US11901023B2 (en) Architecture and method for NAND memory operation
CN116597882A (zh) 存储器件以及使用其的编程方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant