CN116072191A - 组对结构非易失性存储器及其操作方法 - Google Patents

组对结构非易失性存储器及其操作方法 Download PDF

Info

Publication number
CN116072191A
CN116072191A CN202310208555.4A CN202310208555A CN116072191A CN 116072191 A CN116072191 A CN 116072191A CN 202310208555 A CN202310208555 A CN 202310208555A CN 116072191 A CN116072191 A CN 116072191A
Authority
CN
China
Prior art keywords
memory
tube
group
tubes
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310208555.4A
Other languages
English (en)
Inventor
金波
陈永耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Lingkai Semiconductor Technology Co ltd
Original Assignee
Hangzhou Lingkai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Lingkai Semiconductor Technology Co ltd filed Critical Hangzhou Lingkai Semiconductor Technology Co ltd
Priority to CN202310208555.4A priority Critical patent/CN116072191A/zh
Publication of CN116072191A publication Critical patent/CN116072191A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种组对结构非易失性存储器。该组对结构非易失性存储器的存储阵列包括行列排布的多个组对存储单元；每个组对存储单元包括源极相连接的第一存储管和第二存储管；同一行的组对存储单元中，所有的第一存储管位于同一行且栅极连接同一条字线，所有的第二存储管位于同一行且栅极连接同一条字线；同一列的第一存储管的漏极连接同一条位线，同一列的第二存储管的漏极连接同一条位线；其中，第一存储管和第二存储管擦除状态的阈值电压分布均为正且编程状态的阈值电压分布均为正，如此对存储器进行操作时不需要施加负电压，操作方式较为简单且减少了电路驱动能力的要求。本发明还提供上述组对结构非易失性存储器的操作方法。

Description

组对结构非易失性存储器及其操作方法
技术领域
本发明涉及存储技术领域，特别涉及一种组对结构非易失性存储器及其操作方法。
背景技术
图1为一种组对结构非易失性存储器的一个组对存储单元的架构图。该组对结构非易失性存储器的存储阵列包括行列排布的多个组对存储单元，如图1所示，一个组对存储单元包括第一存储管T1和第二存储管T2，第一存储管T1和第二存储管T2的源极相连接，漏极分别连接同组的两条位线BLm、BLm+1，栅极分别连接字线WLn、WLn+1。
目前，在对该组对结构非易失性存储器进行页擦除（Erase）操作时，所有的位线施加正电压，选中页连接的字线施加负电压，未选中页连接的字线施加正电压；在对该组对结构非易失性存储器进行块擦除操作时，所有的位线施加正电压，所有的字线施加负电压；在对该组对结构非易失性存储器进行页编程（Program）操作时，选中字线施加正电压，未选中字线施加负电压。也就是说，目前对组对结构非易失性存储器进行擦除和编程操作时，施加的电压包括正电压和负电压，对驱动电路的驱动能力要求较高。
发明内容
本发明提供一种组对结构非易失性存储器及其操作方法，减少了电路驱动能力的要求，且进行擦除、编程和读取操作时操作方式较为简单。
为了实现上述目的，本发明一方面提供一种组对结构非易失性存储器。所述组对结构非易失性存储器包括行列排布的多个组对存储单元；每个所述组对存储单元包括沿列方向排布的组对的第一存储管和第二存储管，所述第一存储管和所述第二存储管的源极相连接；同一行的所述组对存储单元中，所有的第一存储管位于同一行且栅极连接同一条字线，所有的第二存储管位于同一行且栅极连接同一条字线；同一列的所述第一存储管的漏极连接同一条位线，同一列的所述第二存储管的漏极连接同一条位线；其中，所述第一存储管和所述第二存储管擦除状态的阈值电压分布均为正且编程状态的阈值电压分布均为正。
可选的，所述第一存储管编程状态的阈值电压大于擦除状态的阈值电压；所述第二存储管编程状态的阈值电压大于擦除状态的阈值电压。
可选的，所述位线为局部位线。
可选的，在对同一所述组对存储单元内的所述第一存储管和所述第二存储管中的一个进行编程或读取时，另一个作为选择管。
可选的，所述第一存储管和所述第二存储管均为电荷陷阱型存储管，或者，均为浮栅型存储管。
可选的，所述行列排布的多个组对存储单元设置于衬底上的同一注入阱范围内。
可选的，在对所述组对结构非易失性存储器进行擦除操作、编程操作以及读取操作时，所述字线施加零伏电压或正电压，所述位线施加零伏电压或正电压。
本发明还提供一种组对结构非易失性存储器的操作方法，用于对上述的组对结构非易失性存储器进行擦除操作，其中，需要擦除的存储管为选中存储管，其余的存储管为未选中存储管；所述擦除操作的方法包括：所述选中存储管连接的字线施加零伏电压，其余的字线施加正电压，所有的位线施加正电压。
本发明还提供一种组对结构非易失性存储器的操作方法，用于对上述的组对结构非易失性存储器进行编程操作，其中，需要编程的组对存储单元为选中组对存储单元，所述选中组对存储单元中需要编程的存储管为选中存储管；所述编程操作的方法包括：所述选中存储管连接的字线施加第一正电压，其余的字线施加第二正电压，所述选中组对存储单元连接的位线施加零伏电压，其余的位线施加抑制正电压。
本发明还提供一种组对结构非易失性存储器的操作方法，用于对上述的组对结构非易失性存储器进行读取操作，其中，需要读取的组对存储单元为选中组对存储单元，所述选中组对存储单元中需要读取的存储管为选中存储管；所述读取操作的方法包括：所述选中组对存储单元的所述选中存储管连接的字线施加选中管正电压，所述选中组对存储单元的另一存储管作为选择管且连接的字线施加开启正电压，其余的字线施加零伏电压；所述选择管连接的位线施加读取正电压，其余的位线施加零伏电压。
本发明提供的组对结构非易失性存储器中，组对的第一存储管和第二存储管擦除状态的阈值电压分布均为正，且编程状态的阈值电压分布均为正，从而在对该组对结构非易失性存储器进行擦除操作、编程操作以及读取操作时，不需要施加负电压，每个字线施加零伏电压或正电压，每个位线施加零伏电压或正电压，如此大幅减少了电路驱动能力的要求，大幅提高了电压切换速度，提高了组对结构非易失性存储器的操作速度，对组对结构非易失性存储器进行擦除、编程以及读取操作时操作方式较为简单，而且在减少了电路驱动能力的要求后，相同的驱动电路能够控制的字线数量大幅增加，进而提高了存储阵列效率（array efficiency），减少了芯片面积。
利用本发明提供的组对结构非易失性存储器的操作方法对组对结构非易失性存储器进行擦除、编程和读取操作时，每个字线施加零伏电压或正电压，每个位线施加零伏电压或正电压，不需要施加负电压，如此大幅减少了电路驱动能力的要求，且操作较为简单。
附图说明
图1为一种组对结构非易失性存储器的一个组对存储单元的架构图。
图2为一种组对结构非易失性存储器的存储管的擦除状态和编程状态的阈值电压分布图。
图3为本发明一实施例提供的组对结构非易失性存储器的存储管的擦除状态和编程状态的阈值电压分布图。
图4为对本发明一实施例的组对结构非易失性存储器进行页擦除操作的电压施加状况示意图。
图5为对本发明一实施例的组对结构非易失性存储器进行块擦除操作的电压施加状况示意图。
图6为对本发明一实施例的组对结构非易失性存储器进行编程操作的电压施加状况示意图。
图7为对本发明一实施例的组对结构非易失性存储器进行读取操作的电压施加状况示意图。
具体实施方式
图2为一种组对结构非易失性存储器的存储管的擦除状态和编程状态的阈值电压分布图。参考图2所示，该组对结构非易失性存储器的存储管擦除状态的阈值电压分布为负且编程状态的阈值电压分布为正。现有的组对结构非易失性存储器的操作方法基于存储管擦除状态的阈值电压分布为负且编程状态的阈值电压分布为正进行擦除、编程和读取操作时，字线和/或位线施加的电压存在正电压和负电压，对驱动电路的驱动能力要求较高。
为此，本发明提供一种组对结构非易失性存储器及其操作方法，以减少电路驱动能力的要求，且进行擦除、编程和读取操作时操作方式较为简单。
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例提供的组对结构非易失性存储器的存储阵列包括行列排布的多个组对存储单元。参考图1所示，每个组对存储单元包括沿列方向排布的组对的第一存储管T1和第二存储管T2，第一存储管T1和第二存储管T2的源极相连接。同一行的组对存储单元中，所有的第一存储管T1位于同一行且栅极连接同一条字线，所有的第二存储管T2位于同一行且栅极连接同一条字线。同一列的第一存储管T1的漏极连接同一条位线，同一列的第二存储管T2的漏极连接同一条位线。
在对同一组对存储单元内的第一存储管T1和第二存储管T2中的一个进行编程或读取时，另一个作为选择管，如此能够显著降低非易失性存储器的存储阵列在进行编程和读取操作时的功耗，且能够简化存储阵列的外围高压辅助电路；同时，在编程过程中，同一组的两条位线可施加同样大小的电压，可进一步减小数据写入操作时的功耗；而且，存储阵列中，同一个组对存储单元的第一存储管和第二存储管均为最小的存储单元，可以用于独立存储二进制数据，有助于提高存储密度（即能够实现1T存储密度）。
本实施例中，第一存储管T1和第二存储管T2均可以为电荷陷阱型存储管，或者，均可以为浮栅型存储管。组对结构非易失性存储器中行列排布的多个组对存储单元可以设置于衬底上的同一注入阱范围内，参考图1所示，第一存储管T1和第二存储管T2均示出了衬底端，且衬底端均连接阱区连接线VPwell。
为了减小读写过程中对存储管所存储数据的干扰和减小高压驱动电路电荷泵（Charge Pump）的负载和面积，可以将一整列上的组对存储单元在位线连接上分成若干个独立的局部位线（Local Bitline），每列的局部位线经由局部位线选择电路与全局位线（Global Bitline）相连。
图3为本发明一实施例提供的组对结构非易失性存储器的存储管的擦除状态和编程状态的阈值电压分布图。其中，图2和图3中，横坐标代表电压，纵坐标代表存储管失效数目（#），曲线为存储管的阈值电压分布。参考图3所示，本实施例中，组对结构非易失性存储器的存储管擦除状态的阈值电压分布和编程状态的阈值电压分布均为正，此处存储管包括第一存储管T1和第二存储管T2。示例性的，参考图3所示，存储管编程状态的阈值电压大于擦除状态的阈值电压。
需要说明的是，存储管包括位于衬底与栅极结构之间的隧道氧化物，形成存储管的过程中需要对衬底进行多道离子注入。在制作组对结构非易失性存储器的存储管时，可以通过增加隧道氧化物（Tunnel oxide）的厚度、优化离子注入（Implant）条件、和/或优化存储管的本征阈值电压等使得存储管的擦除状态的阈值电压分布及编程状态的阈值电压分布均为正。
本实施例中，存储管的擦除或编程时的电压差可以为12V~15V，但不限于此。
基于存储管的擦除状态的阈值电压分布为正且编程状态的阈值电压分布为正，在对所述组对结构非易失性存储器进行擦除操作、编程操作以及读取操作时，存储器的每个字线施加零伏电压或正电压，存储器的每个位线施加零伏电压或正电压，如此不需要施加负电压，操作方式较为简单，且可以减少电路驱动能力的要求。
本实施例提供一种组对结构非易失性存储器的操作方法，用于对上述的组对结构非易失性存储器进行擦除操作。在对该组对结构非易失性存储器进行擦除操作时，可以以页为操作单位，一页包括位于同一行的存储管。
图4为对本发明一实施例的组对结构非易失性存储器进行页擦除操作的电压施加状况示意图。将需要擦除的存储管称为选中存储管，其余的存储管称为未选中存储管，参考图4所示，以字线WLn连接的存储管作为选中存储管为例，在对该组对结构非易失性存储器进行页擦除时，选中存储管连接的字线WLn施加零伏电压（0V），其余的字线均施加正电压Vpos，其余字线如WLn-1、WLn+1、WLn+2；所有的位线施加正电压Vpos，位线如BLm、BLm+1、BLm+2、BLm+3；此外，存储管所在的阱区施加正电压Vpos，即阱区连接线VPwell施加正电压Vpos。
图5为对本发明一实施例的组对结构非易失性存储器进行块擦除操作的电压施加状况示意图。参考图5所示，在对该组对结构非易失性存储器进行块擦除时，块区内所有存储管连接的字线（WL）施加零伏电压，所有的位线（BL）施加正电压Vpos，阱区连接线VPwell施加正电压Vpos。
需要说明的是，在对组对结构非易失性存储器进行页擦除和块擦除时，字线和位线均不需要施加负电压。
本实施例还提供一种组对结构非易失性存储器的操作方法，用于对上述的组对结构非易失性存储器进行编程操作。
图6为对本发明一实施例的组对结构非易失性存储器进行编程操作的电压施加状况示意图。将需要编程的组对存储单元称为选中组对存储单元，选中组对存储单元中需要编程的存储管称为选中存储管。
参考图6所示，以图6虚线框内的存储管作为选中存储管为例，在对组对结构非易失性存储器进行编程操作时，选中存储管连接的字线WLn施加第一正电压Vpos1，其余的字线施加第二正电压Vpos2，其余的字线如WLn-1、WLn+1、WLn+2；选中组对存储单元连接的位线BLm、BLm+1施加零伏电压，其余的位线施加抑制正电压Vinh，其余的位线如BLm+2、BLm+3；阱区连接线VPwell施加零伏电压。
需要说明的是，本实施例中，第一正电压Vpos1大于第二正电压Vpos2，抑制正电压Vinh大于零且小于等于电源电压Vcc。本实施例在对组对结构非易失性存储器进行编程操作时，字线和位线均不需要施加负电压。
本实施例还提供一种组对结构非易失性存储器的操作方法，用于对上述的组对结构非易失性存储器进行读取操作。
图7为对本发明一实施例的组对结构非易失性存储器进行读取操作的电压施加状况示意图。将需要读取的组对存储单元称为选中组对存储单元，选中组对存储单元中需要读取的存储管称为选中存储管，选中组对存储单元的另一存储管作为选择管，不需要读取的存储单元称为未选中组对存储单元。
参考图7所示，以图7虚线框内的存储管作为选中存储管为例，在对组对结构非易失性存储器进行读取操作时，选中组对存储单元的选中存储管连接的字线WLn施加选中管正电压Vmg_sel，选中组对存储单元的另一存储管作为选择管且连接的字线WLn-1施加开启正电压Vpass_sel，其余的字线施加零伏电压（0V）且连接的存储管处于关断（off）状态，其余的字线如WLn+1、WLn+2；所述选择管连接的位线BLm施加读取正电压Vread_bl，其余的位线施加零伏电压(0V)，其余位线如BLm+1、BLm+2、BLm+3；阱区连接线VPwell施加零伏电压。
需要说明的是，读取正电压Vread_bl大于0伏且小于电源电压Vcc。开启正电压Vpass_sel能够使得连接该字线的存储管均处于开启“ON”状态，开启正电压Vpass_sel大于存储管编程后的阈值电压且小于存储管在编程时其连接的字线施加的正电压，示例性的，开启正电压Vpass_sel为6V。选中管正电压Vmg_sel的大小介于存储管编程后的阈值电压与存储管擦除后的阈值电压，如此若存储管为编程状态则不导通，若为擦除状态则导通；示例性的，选中管正电压Vmg_sel为3V。
本实施例在对组对结构非易失性存储器进行读取操作时，字线和位线均不需要施加负电压。此外，由于未选中组对存储单元连接的字线均施加零伏电压，阱区连接线VPwell也施加零伏电压，从而未选中组对存储单元的压差为零伏，进而在读取操作过程中，未选中组对存储单元的读取干扰较小，可以忽略不计。
本实施例提供的组对结构非易失性存储器中，组对的第一存储管T1和第二存储管T2擦除状态的阈值电压分布均为正且编程状态的阈值电压分布均为正，从而在对该组对结构非易失性存储器进行擦除操作、编程操作以及读取操作时，不需要施加负电压，每个字线施加零伏电压或正电压，每个位线施加零伏电压或正电压，如此大幅减少了电路驱动能力的要求，大幅提高了电压切换速度，提高了组对结构非易失性存储器的操作速度，对组对结构非易失性存储器进行擦除、编程以及读取操作时操作方式较为简单，而且在减少了电路驱动能力的要求后，相同的驱动电路能够控制的字线数量大幅增加，进而提高了存储阵列效率（array efficiency），减少了芯片面积。
利用本实施例提供的组对结构非易失性存储器的操作方法对组对结构非易失性存储器进行擦除、编程和读取操作时，每个字线施加零伏电压或正电压，每个位线施加零伏电压或正电压，不需要施加负电压，如此大幅减少了电路驱动能力的要求，且操作较为简单。
需要说明的是，本说明书采用递进的方式描述，在后描述部分重点说明的都是与在前描述部分的不同之处，各个部分之间相同和相似的地方互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种组对结构非易失性存储器，其特征在于，所述组对结构非易失性存储器的存储阵列包括行列排布的多个组对存储单元；
每个所述组对存储单元包括沿列方向排布的组对的第一存储管和第二存储管，所述第一存储管和所述第二存储管的源极相连接；
同一行的所述组对存储单元中，所有的第一存储管位于同一行且栅极连接同一条字线，所有的第二存储管位于同一行且栅极连接同一条字线；同一列的所述第一存储管的漏极连接同一条位线，同一列的所述第二存储管的漏极连接同一条位线；
其中，所述第一存储管和所述第二存储管擦除状态的阈值电压分布均为正且编程状态的阈值电压分布均为正。
2.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一存储管编程状态的阈值电压大于擦除状态的阈值电压；所述第二存储管编程状态的阈值电压大于擦除状态的阈值电压。
3.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述位线为局部位线。
4.如权利要求1所述的组对结构非易失性存储器，其特征在于，在对同一所述组对存储单元内的所述第一存储管和所述第二存储管中的一个进行编程或读取时，另一个作为选择管。
5.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一存储管和所述第二存储管均为电荷陷阱型存储管，或者，均为浮栅型存储管。
6.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述行列排布的多个组对存储单元设置于衬底上的同一注入阱范围内。
7.如权利要求1至6任一项所述的组对结构非易失性存储器，其特征在于，在对所述组对结构非易失性存储器进行擦除操作、编程操作以及读取操作时，所述字线施加零伏电压或正电压，所述位线施加零伏电压或正电压。
8.一种组对结构非易失性存储器的操作方法，用于对权利要求1至权利要求7任一项所述的组对结构非易失性存储器进行擦除操作，其特征在于，需要擦除的存储管为选中存储管，其余的存储管为未选中存储管；所述擦除操作的方法包括：
所述选中存储管连接的字线施加零伏电压，其余的字线施加正电压，所有的位线施加正电压。
9.一种组对结构非易失性存储器的操作方法，用于对权利要求1至权利要求7任一项所述的组对结构非易失性存储器进行编程操作，其特征在于，需要编程的组对存储单元为选中组对存储单元，所述选中组对存储单元中需要编程的存储管为选中存储管；所述编程操作的方法包括：
所述选中存储管连接的字线施加第一正电压，其余的字线施加第二正电压，所述选中组对存储单元连接的位线施加零伏电压，其余的位线施加抑制正电压。
10.一种组对结构非易失性存储器的操作方法，用于对权利要求1至权利要求7任一项所述的组对结构非易失性存储器进行读取操作，其特征在于，需要读取的组对存储单元为选中组对存储单元，所述选中组对存储单元中需要读取的存储管为选中存储管；所述读取操作的方法包括：
所述选中组对存储单元的所述选中存储管连接的字线施加选中管正电压，所述选中组对存储单元的另一存储管作为选择管且连接的字线施加开启正电压，其余的字线施加零伏电压；
所述选择管连接的位线施加读取正电压，其余的位线施加零伏电压。
CN202310208555.4A 2023-03-07 2023-03-07 组对结构非易失性存储器及其操作方法 Pending CN116072191A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310208555.4A CN116072191A (zh) 2023-03-07 2023-03-07 组对结构非易失性存储器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310208555.4A CN116072191A (zh) 2023-03-07 2023-03-07 组对结构非易失性存储器及其操作方法

Publications (1)

Publication Number Publication Date
CN116072191A true CN116072191A (zh) 2023-05-05

Family

ID=86183775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310208555.4A Pending CN116072191A (zh) 2023-03-07 2023-03-07 组对结构非易失性存储器及其操作方法

Country Status (1)

Country Link
CN (1) CN116072191A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116665738A (zh) * 2023-07-25 2023-08-29 上海领耐半导体技术有限公司 组对结构的3d非易失性存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339160A (zh) * 1999-02-01 2002-03-06 株式会社日立制作所 半导体集成电路和非易失性存储器元件
US20050162914A1 (en) * 2003-12-31 2005-07-28 Dongbuanam Semiconductor Inc. Method for driving non-volatile memory device
US20080093643A1 (en) * 2006-10-23 2008-04-24 Sung-Chul Park Non-volatile memory device and fabrication method
US20160240542A1 (en) * 2015-02-17 2016-08-18 SK Hynix Inc. Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same
CN109872755A (zh) * 2017-12-01 2019-06-11 北京兆易创新科技股份有限公司 一种存储器擦除方法及装置
CN114765042A (zh) * 2021-09-28 2022-07-19 杭州存对半导体技术有限公司 组对结构的单管非易失性存储单元阵列及其操作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339160A (zh) * 1999-02-01 2002-03-06 株式会社日立制作所 半导体集成电路和非易失性存储器元件
CN1691331A (zh) * 1999-02-01 2005-11-02 株式会社日立制作所 半导体集成电路器件
US20050162914A1 (en) * 2003-12-31 2005-07-28 Dongbuanam Semiconductor Inc. Method for driving non-volatile memory device
US20080093643A1 (en) * 2006-10-23 2008-04-24 Sung-Chul Park Non-volatile memory device and fabrication method
US20160240542A1 (en) * 2015-02-17 2016-08-18 SK Hynix Inc. Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same
CN109872755A (zh) * 2017-12-01 2019-06-11 北京兆易创新科技股份有限公司 一种存储器擦除方法及装置
CN114765042A (zh) * 2021-09-28 2022-07-19 杭州存对半导体技术有限公司 组对结构的单管非易失性存储单元阵列及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116665738A (zh) * 2023-07-25 2023-08-29 上海领耐半导体技术有限公司 组对结构的3d非易失性存储器
CN116665738B (zh) * 2023-07-25 2023-10-20 上海领耐半导体技术有限公司 组对结构的3d非易失性存储器

Similar Documents

Publication Publication Date Title
USRE46994E1 (en) Flash memory devices having three dimensional stack structures and methods of driving same
JP3167919B2 (ja) Ｎａｎｄ構造の不揮発性半導体メモリとそのプログラム方法
US6163048A (en) Semiconductor non-volatile memory device having a NAND cell structure
JP4398750B2 (ja) Ｎａｎｄ型フラッシュメモリ
JP3810985B2 (ja) 不揮発性半導体メモリ
US7324387B1 (en) Low power high density random access memory flash cells and arrays
US5528547A (en) Electrically erasable programmable read-only memory with electric field decreasing controller
US6818491B2 (en) Set of three level concurrent word line bias conditions for a NOR type flash memory array
US5790456A (en) Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
US20010048615A1 (en) Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US8213233B2 (en) Reduction of quick charge loss effect in a memory device
US6111785A (en) Nonvolatile semiconductor memory device capable of decreasing layout area for writing defective address
EP1665282A1 (en) Erase inhibit in non-volatile memories
CN107204203B (zh) 一种存储器阵列及其读、编程和擦除操作方法
KR20150117152A (ko) 낸드형 플래쉬 메모리 장치 및 낸드형 플래쉬 메모리 장치의 프로그램 방법
US7817472B2 (en) Operating method of memory device
CN115394331B (zh) 组对结构非易失性存储器的局部位线选择电路及操作方法
JP2011198437A (ja) 不揮発性半導体記憶装置
JP3845051B2 (ja) 不揮発性半導体メモリ
US6091632A (en) Nonvolatile semiconductor storage device having a plurality of blocks of memory cell transistors formed on respective wells isolated from each other
JPH1145986A (ja) 不揮発性半導体記憶装置
CN116072191A (zh) 组对结构非易失性存储器及其操作方法
KR102581331B1 (ko) 메모리 장치 및 그것의 동작 방법
JP2013069392A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ書き込み方法
CN114023364A (zh) 分栅存储器阵列结构及操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20230505