CN109872755A - 一种存储器擦除方法及装置 - Google Patents
一种存储器擦除方法及装置 Download PDFInfo
- Publication number
- CN109872755A CN109872755A CN201711248640.4A CN201711248640A CN109872755A CN 109872755 A CN109872755 A CN 109872755A CN 201711248640 A CN201711248640 A CN 201711248640A CN 109872755 A CN109872755 A CN 109872755A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- voltage
- wordline
- erasing
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000003860 storage Methods 0.000 claims abstract description 254
- 238000012795 verification Methods 0.000 claims abstract description 85
- 230000005055 memory storage Effects 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 5
- 230000006399 behavior Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例公开了一种存储器擦除方法及装置。其中,存储器擦除方法包括:对擦除区域内排布的存储单元进行擦除操作;在对存储单元进行第一过擦除验证操作中的读验证操作时,依次选中存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以获取阈值电压小于第一设定阈值的存储单元;在对存储单元进行第一过擦除验证操作中的编程操作时,依次选中阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压。本发明实施例提供的技术方案,可解决现有的存储器过擦除验证过程中读操作时存在漏电流,并且编程操作效率不高的问题。
Description
技术领域
本发明实施例涉及半导体存储技术领域,尤其涉及一种存储器擦除方法及装置。
背景技术
在对非挥发性存储器(例如,NOR-FALSH)进行擦除(ERASE)操作时,不同的存储单元最终的阈值电压(Threshold Voltage)会有区别,部分存储单元会有过擦除的现象,也就是阈值电压较低。在进行其它操作,例如读操作,验证(verify)操作时未选中的器件栅极电压为0,对于过擦除的器件仍有漏电流(Leakage Current)产生,这样实际与灵敏放大器(Sense Amplifier)的参考电流进行比较的待测电流会变大,当过擦除效应显著或者存储阵列较大,未选中的单元较多时,这种情况会更加突出,数据读错的可能性更大。
为了减弱阈值电压低对读验证的影响,在擦除操作后会加入检测的过程,传统的检测方法是字线(Word Line),也就是存储单元的栅极加0V的电压,进行读操作。由于所有的存储单元中栅极电压都为0V,如果存在过擦除的单元那么读出的数据为0,说明存在过擦除的存储单元。这种情况下保持所有字线为0V,位线(Bit Line)也就是存储单元的一端加一个相对的高压(典型值为3.6v),对存储单元进行编程操作,编程操作完成后如果读验证操作通过,说明所有需要擦除的存储单元的阈值电压均大于零。
在读验证操作时,栅极电压也为0V,可以对整个区域同时进行读验证操作,但是编程操作后存储单元的阈值电压也会在0V附近,依然存在较弱的漏电流,对读验证操作产生影响,并且编程操作编程效率低,导致整个过擦除验证操作的时间过长。
发明内容
本发明提供一种存储器擦除方法及装置,以解决现有的存储器过擦除验证过程中读操作时存在漏电流,并且编程操作效率不高的问题。
第一方面,本发明实施例提供了一种存储器擦除方法,包括:
对擦除区域内排布的存储单元进行擦除操作;
在对所述存储单元进行第一过擦除验证操作中的读验证操作时,依次选中所述存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以获取阈值电压小于第一设定阈值的存储单元;
在对所述存储单元进行第一过擦除验证操作中的编程操作时,依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压;
其中,所述第一电压和第二电压均为正电压。
第二方面,本发明实施例还提供了一种存储器擦除装置,包括:
擦除模块,用于对擦除区域内排布的存储单元进行擦除操作;
读验证模块,用于在对所述存储单元进行第一过擦除验证操作中的读验证操作时,依次选中所述存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以获取阈值电压小于第一设定阈值的存储单元,其中,所述第一电压为正电压;
编程模块,用于在对所述存储单元进行第一过擦除验证操作中的编程操作时,依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压,其中,所述第二电压为正电压。
本发明实施例提供的存储器擦除方法及装置,对擦除区域内排布的存储单元进行擦除操作后,首先对擦除后的存储单元进行读验证操作,依次选中存储单元,并对选中存储单元所连接的字线施加正电压,对未选中字线施加零电压,从而获取阈值电压小于第一设定阈值的存储单元,即过擦除的存储单元,对选中存储单元的栅极施加正电压,避免了过擦除的存储单元产生漏电流,对读验证操作产生干扰,并能够增大选中存储单元的阈值电压,而后依次对过擦除的存储单元所连接的字线进行选中,并依次对选中的字线施加正电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压,大大加快了存储单元编程的速度,提高了过擦除器件的编程效率,从整体上减小了过擦除验证操作的时间。
附图说明
图1是本发明实施例提供的一种存储器擦除方法的流程图;
图2是本发明实施例提供的存储块的结构示意图;
图3是本发明实施例提供的存储单元结构的示意图;
图4是本发明实施例提供的存储单元阈值分布示意图;
图5是本发明实施例提供的另一种存储器擦除方法的流程图;
图6是本发明实施例提供的一种存储器擦除装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
参考图1,图1是本发明实施例提供的一种存储器擦除方法的流程图,本实施例的方法可由存储器擦除装置来执行,所述装置可通过软件和/或硬件的方式实现,并一般可集成于处理器中。如图1所示,该存储器擦除方法,包括:
S110、对擦除区域内的排布的存储单元进行擦除操作。
存储器根据存储结构可划分为多个存储块,每个存储块单独进行编程、擦除以及读验证等操作,每个存储块包括多个存储单元,一般情况下,多个存储单元阵列排布。如图2所示,图2是本发明实施例提供的存储块的结构示意图。图2中以包含n×m个阵列排布的存储单元的存储块为示例。
参考图2,可选的,每个存储单元包括控制端、第一连接端以及第二连接端;控制端与字线WL电连接,第一连接端与位线BL电连接,第二连接端与地端SL电连接;其中,每行存储单元的控制端连接同一根字线WL;每列存储单元的第一连接端连接同一根位线BL。示例性的,图2中虚线选出的存储单元A的控制端与字线WLn电连接,第一连接端与位线BL2电连接,第二连接端与地端SL电联连接。
每个存储单元结构图3所示,图3是本发明实施例提供的存储单元结构的示意图。存储单元是一种压控制型器件,与场效应管类似,具有:源极11、漏极12以及控制栅极13,分别与本实施例所述的第一连接端、第二连接端以及控制端电连接,同时还具有浮置栅极14,浮置栅极14和触底15之间的二氧化硅绝缘层16用于保护浮置栅极14中的电荷不会泄露,此结构使得存储单元具有了电荷保持能力,即具有了数据存储能力。
对于NOR-FLASH而言,存储单元通过沟道热电子注入的方式进行编程,即在控制端施加正电压,源极接位线参考电压,漏极接地端,使得电子注入到浮置栅极14中,完成数据写入;而当进行擦除操作时,可在衬底15施加正电压,控制端施加负电压,则利用浮置栅极14与沟道之间的隧穿效应,将浮置栅极14中的电子吸引至沟道中。存储单元中写入的数据为0或1取决于浮置栅极14中是否有电子,如浮置栅极14中有电子,需要高的控制端电压才能感应出导电沟道,则表示存入数据为0,若浮置栅极14中无电子,则较低的控制栅极电压就能感应出导电沟道,则表示存入数据为1。
有时,需要将存储块中的部分存储单元进行擦除,可将存储块分为擦除区域和非擦除区域。在擦除时,通过存储单元的控制端输入负电压,导出浮置栅极14中的电子,在存储单元中写入数据1。
经过擦除操作后,为纠正存储单元的过擦除,需要进行过擦除验证操作,一般情况包括读验证操作以及编程操作,首先通过读验证操作选择出过擦除的存储单元,而后对过擦除的存储单元进行编程操作,提高存储单元的阈值电压,最后还需要再次进行读验证操作,判断是否还存在过擦除的存储单元。可选的,本实施例中,过擦除验证操作可以包括第一过擦除验证操作和第二过擦除验证操作,第一过擦除验证操作和第二过擦除验证操作中都包含读验证操作和编程操作,第一过擦除验证操作用于提高存储单元的阈值电压至大于第一设定阈值(例如0V),第二过擦除验证操作用于进一步提高存储单元的阈值电压。
S120、在对存储单元进行第一过擦除验证操作中的读验证操作时,依次选中存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以获取阈值电压小于第一设定阈值的存储单元。
读验证操作即为读取存储单元所存储的数据为1或者0,一般情况下,读验证操作可以同时对整个擦除区域进行,例如,对整个擦除区域的字线施加零电压,则整个擦除区域内的存储单元的栅极都被施加了零电压,读取存储单元所连接位线上的电流值,若该存储单元所连接位线上存在漏电流,则说明该存储单元的阈值电压小于零,即该存储单元数据为1,则存储单元未通过读验证操作,需要进行后续编程操作。反之,若存储单元读取数据为0,则存储单元已通过读验证操作,不需要进行后续编程操作。
值得注意的是,本实施例中,第一过擦除验证操作中的读验证操作可分组依次进行,本实施例中,选中字线为该次需要进行读验证操作的存储单元所连字线;未选中字线为未连接有该次需要进行读验证操作的存储单元的字线。同理,选中存储单元为该次需要进行读验证操作的存储单元,未选中存储单元为该次不需要进行读验证操作的存储单元。
依次对选中的存储单元进行读验证操作,并且选中的存储单元的控制端施加(第一电压)正电压,未选中的字线施加零电压,则存储单元的阈值电压较高,不会处于0V左右,则未选中的字线所连接的存储单元不会产生漏电流,对选中存储单元的读验证操作产生影响。并且,在编程操作后,再次进行读验证操作时,不会因为未选中存储单元产生的漏电流而产生误判断的问题,节省过擦除验证的流程。
所述未选中字线包括擦除区域的未选中字线以及非擦除区域的未选中字线,因为除了擦除区域内易产生漏电流之外,非擦除区域的存储单元因为芯片老化也容易产生漏电流,所以本实施例对非擦除区域的未选中字线同样施加零电压。
可选的,所述第一电压为2v。对于擦除操作之后的读验证操作,存储单元的控制端电压不得高于存储单元正常编程时的控制端电压。
S130、在对存储单元进行第一过擦除验证操作中的编程操作时,依次选中阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压。
同理,本实施例中,第一过擦除验证操作中的编程操作可分组依次进行,本实施例中,选中字线为该次需要进行编程操作的存储单元所连字线;未选中字线为未连接有该次需要进行编程操作的存储单元的字线。同理,选中存储单元为该次需要进行编程操作的存储单元,未选中存储单元为该次不需要进行编程操作的存储单元。
本实施例中编程操作通过对选中的字线施加第二电压,即对选中阈值电压小于第一设定阈值(例如,0V)的存储单元的栅极施加第二电压,所述第二电压为正电压,正电压能够快速增大存储单元的阈值电压,提高编程效率,存储单元的栅极输入正电压使得存储单元的浮置栅极快速吸入电子,进而选中存储单元的阈值电压升高,完成了编程操作。在对当前选中存储单元进行编程操作的同时,需要对未选中字线施加零电压,从而防止未选中字线所连接存储单元产生漏电流对选中存储单元的编程操作。
可选的,所述第二电压为2V。第二电压为正电压,但是不能够过高,擦除操作之后的编程为程度较低的编程,控制端电压值需要小于正常数据写入的电压值,在正常编程时,控制端电压一遍取5.5V或者9.5V,在编程操作阶段,控制端电压要小于5.5V。
经过上述编程操作后,存储单元不但阈值电压得以增大,阈值电压的阈值分布范围从整体上也在变小,参考图4,图4是本发明实施例提供的存储单元阈值分布示意图。图4为阈值电压与擦除区域中存储单元个数的对应图,例如,当选取阈值电压为1V时,擦除区域中阈值电压为1V的存储单元的个数为x。图4从整体上反映了存储单元阈值电压的分布图。如图4所示,若以图中虚线L处电压为阈值电压,当对存储单元进行擦除操作后,此时存储单元存储的数据为1,存储单元的阈值电压的阈值分布如图中Erased Cell阶段所示,在存储单元进行擦除操作之后,存储单元的阈值分布图如图曲线①所示,在存储单元进行过擦除验证操作后,且读验证时存储单元控制端施加0V电压时,存储单元的阈值分布图如图曲线②所示,在存储单元进行过擦除验证操作后,且读验证时存储单元控制端施加正电压时,存储单元的阈值分布图如图曲线③所示。由图4可知,在进行读验证操作时,对存储单元的控制端施加正电压,能够使存储单元阈值电压进一步增大,阈值分布范围进一步减小。当对存储单元进行正常编程操作时,存储单元存储的数据为0,存储单元的阈值电压的阈值分布如图中Programed Cell阶段所示,正常编程操作阶段的阈值电压要大于本实施例中程度较低的编程操作阶段。
本发明实施例提供的存储器擦除方法,对擦除区域内排布的存储单元进行擦除操作后,首先对擦除后的存储单元进行读验证操作,依次选中存储单元,并对选中存储单元所连接的字线施加正电压,对未选中字线施加零电压,从而获取阈值电压小于第一设定阈值的存储单元,即过擦除的存储单元,对选中存储单元的栅极施加正电压,避免了过擦除的存储单元产生漏电流,对读验证操作产生干扰,并能够增大选中存储单元的阈值电压,而后依次对过擦除的存储单元所连接的字线进行选中,并依次对选中的字线施加正电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压,大大加快了存储单元编程的速度,提高了过擦除器件的编程效率,从整体上减小了过擦除验证操作的时间。
可选的,参考图5,图5是本发明实施例提供的另一种存储器擦除方法的流程图,本实施例对编程操作进行详细阐述,如图5,存储器擦除方法包括:
S510、开始存储器擦除操作进程。
S520、判断擦除区域内存储单元是否通过擦除验证,若否,则执行S530,若是,则执行S5110。
S530、对未通过擦除验证的存储单元进行擦除操作。
在开始执行存储器擦除操作之后,首先需要检验擦除区域内的存储单元是否能够通过擦除验证,即判断擦除区域内存储单元是否被擦除,并且是否完成了过擦除验证操作,若存在未被擦除的存储单元,则对擦除区域进行擦除,或者仅对未被擦除的存储单元进行擦除。具体的,通过擦除区域的位线上的电流与参考电流相比较,来检测与位线电连接的存储单元上存储的数据为0还是1,若存在存储数据为0的存储单元,则对该存储单元进行擦除操作,若所述擦除区域内的存储单元通过了擦除验证,则说明已对擦除区域内的所有存储单元进行了擦除,并通过了过擦除验证操作。
S540、将M条存储单元所连接的字线形成一个字线组,M为大于或等于1的正整数。
S550、依次选中各个字线组,并对选中字线组中的字线施加第一电压,对未选中字线施加零电压。
S560、判断是否存在阈值电压小于第一设定阈值的存储单元,若是,则执行S570,若否,则执行S590。
在对所述存储单元进行第一过擦除验证操作中的读验证操作时,为了避免连接有相同位线的存储单元彼此之间影响检测,读验证操作需要依次逐个或者分组进行。同样的,每次未选中的字线也不同。参考图2,例如,若当前对存储单元A进行读验证操作,未选中存储单元B,则对字线WLn-1施加零电压,对字线WLn施加第一电压;若当前对存储单元B进行读验证操作,未选中存储单元A,则对字线WLn施加零电压,对字线WLn-1施加第一电压。
本实施例中,将存储单元所连接的M条字线组成一组,当进行一次读操作时,对M条字线同时进行操作,提高了读验证操作的效率,减小过擦除验证操作的总体时间,尤其是对于存储单元较多的存储器。可选的,M可以取值为4。
在每次进行读验证操作时,选中一个字线组作为选中组,则其中的M条字线为选中字线,对其施加第一电压。其他字线组以及非擦除区域的字线为未选中字线,需要施加零电压。
S570、将N条阈值电压小于零的存储单元所连接的字线形成一个字线组,N为大于或等于1的正整数。
同样的,在对所述存储单元进行第一过擦除验证操作中的编程操作时,为了避免连接有相同位线的存储单元彼此之间影响检测,编程操作需要依次逐个或者分组进行。同样的,每次未选中的字线也不同。参考图2,例如,若当前对存储单元A进行编程操作,未选中存储单元B,则对字线WLn-1施加零电压,对字线WLn施加第二电压;若当前对存储单元B进行编程操作,未选中存储单元A,则对字线WLn施加零电压,对字线WLn-1施加第二电压。
本实施例中,将存储单元所连接的N条字线组成一组,当进行一次读操作时,对N条字线同时进行操作,提高了编程效率,减小了编程所需要的总体时间,可选的,N可以取值为4。
S580、依次选中各个字线组,并对选中字线组中的字线施加第二电压,对未选中字线施加零电压,返回执行S540。
在每次进行编程时,选中一个字线组作为选中组,则其中的N条字线为选中字线,对其施加第二电压。其他字线组以及非擦除区域的字线为未选中字线,需要施加零电压。
可选的,在对所述存储单元进行第一过擦除验证操作后,还可以包括:对所述存储单元进行第二过擦除验证操作(图5中未示出),为了进一步的提高存储单元的阈值电压。
S590、判断擦除区域内存储单元进行擦除操作的次数是否大于设定次数,若是,则执行S5110,若否,则返回执行S520。
S5110、结束存储器擦除操作进程。
在经过上述编程操作后,可能依然存在不符合擦除验证的存储单元,需要经过S570返回再次执行一系列的擦除操作和过擦除验证操作,若是多次都不符合擦除验证,则可能存在损坏的情况,则若循环次数大于设定次数,则可强制结束整个存储器擦除进程。可选的,设定次数为3次。
本发明实施例着重对分组依次执行读操作和编程操作的具体过程进行分析,当擦除区域内的存储单元依次进行读操作时,对M条字线同时操作;编程操作时,对N条字线同时进行操作,提高了读验证操作和编程操作的效率,减小了过擦除验证操作所需要的总体时间。
图6是本发明实施例提供的一种存储器擦除装置的结构示意图。参考图6,存储器擦除装置,包括:擦除模块61、读验证模块62以及编程模块63;
擦除模块61,用于对擦除区域内排布的存储单元进行擦除操作;
读验证模块62,用于在对所述存储单元进行第一过擦除验证操作中的读验证操作时,依次选中所述存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以获取阈值电压小于第一设定阈值的存储单元,其中,所述第一电压为正电压;
编程模块63,用于在对所述存储单元进行第一过擦除验证操作中的编程操作时,依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压,其中,所述第二电压为正电压。
本发明实施例提供的存储器擦除装置,对擦除区域内排布的存储单元进行擦除操作后,首先对擦除后的存储单元进行读验证操作,依次选中存储单元,并对选中存储单元所连接的字线施加正电压,对未选中字线施加零电压,从而获取阈值电压小于第一设定阈值的存储单元,即过擦除的存储单元,对选中存储单元的栅极施加正电压,避免了过擦除的存储单元产生漏电流,对读验证操作产生干扰,并能够增大选中存储单元的阈值电压,而后依次对过擦除的存储单元所连接的字线进行选中,并依次对选中的字线施加正电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压,大大加快了存储单元编程的速度,提高了过擦除器件的编程效率,从整体上减小了过擦除验证操作的时间。
可选的,所述存储单元,可以包括:控制端、第一连接端以及第二连接端;控制端与字线电连接,第一连接端与位线电连接,第二连接端与地端电连接;其中,每行存储单元的控制端连接同一根字线;每列存储单元的第一连接端连接同一根位线。
可选的,读验证模块62可以包括:
第一字线分组单元,用于将M条存储单元所连接的字线形成一个字线组,M为大于或等于1的正整数;
读验证单元,用于依次选中各个字线组,并对选中字线组中的字线施加第一电压,对未选中字线施加零电压。
可选的,编程模块63可以包括:
第二字线分组单元,用于将N条阈值电压小于零的存储单元所连接的字线形成一个字线组,N为大于或等于1的正整数;
编程单元,用于依次选中各个字线组,并对选中字线组中的字线施加第二电压,对未选中字线施加零电压。
可选的,所述第一电压和第二电压可以均为2V。
可选的,读验证模块62还可以用于:在依次选中阈值电压小于零的存储单元,对选中阈值电压小于零的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压之后,依次选中存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以判断是否存在阈值电压小于第一设定阈值的存储单元。
可选的,存储器擦除装置还可以包括:第二过擦除模块,用于对所述存储单元进行第二过擦除验证操作。
可选的,存储器擦除装置还可以包括:擦除验证模块,用于判断擦除区域内存储单元是否通过擦除验证;若否,则对未被擦除的存储单元进行擦除操作。
可选的,存储器擦除装置还可以包括:循环限定模块,用于判断擦除区域内存储单元进行擦除操作的次数是否大于设定次数;若否,则返回验证擦除区域内是否存在未被擦除的存储单元。
本发明实施例的存储器擦除装置,当擦除区域内的存储单元依次进行读操作时,对M条字线同时操作;编程操作时,对N条字线同时进行操作,提高了读验证操作和编程操作的效率,减小了过擦除验证操作所需要的总体时间。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种存储器擦除方法,其特征在于,包括:
对擦除区域内排布的存储单元进行擦除操作;
在对所述存储单元进行第一过擦除验证操作中的读验证操作时,依次选中所述存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以获取阈值电压小于第一设定阈值的存储单元;
在对所述存储单元进行第一过擦除验证操作中的编程操作时,依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压;
其中,所述第一电压和第二电压均为正电压。
2.根据权利要求1所述的存储器擦除方法,其特征在于,所述存储单元,包括:控制端、第一连接端以及第二连接端;
所述控制端与字线电连接,所述第一连接端与位线电连接,所述第二连接端与地端电连接;
其中,每行存储单元的控制端连接同一根字线;每列存储单元的第一连接端连接同一根位线。
3.根据权利要求1所述的存储器擦除方法,其特征在于:
所述第一电压和第二电压均为2V。
4.根据权利要求1所述的存储器擦除方法,其特征在于,所述依次选中所述存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,包括:
将M条存储单元所连接的字线形成一个字线组,M为大于或等于1的正整数;
依次选中各个字线组,并对选中字线组中的字线施加第一电压,对未选中字线施加零电压。
5.根据权利要求1所述的存储器擦除方法,其特征在于,所述依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压,包括:
将N条阈值电压小于零的存储单元所连接的字线形成一个字线组,N为大于或等于1的正整数;
依次选中各个字线组,并对选中字线组中的字线施加第二电压,对未选中字线施加零电压。
6.根据权利要求1所述的存储器擦除方法,其特征在于,所述依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压之后,还包括:
依次选中所述存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以判断是否存在阈值电压小于第一设定阈值的存储单元。
7.根据权利要求1所述的存储器擦除方法,其特征在于,所述依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压之后,还包括:
对所述存储单元进行第二过擦除验证操作。
8.根据权利要求1所述的存储器擦除方法,其特征在于,所述对擦除区域内排布的存储单元进行擦除操作之前,还包括:
判断所述擦除区域内存储单元是否通过擦除验证;若否,则对未通过擦除验证的存储单元进行擦除操作。
9.根据权利要求8所述的存储器擦除方法,其特征在于,所述依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压之后,还包括:
判断所述擦除区域内存储单元进行擦除操作的次数是否大于设定次数;
若否,则返回验证所述擦除区域内是否存在未被擦除的存储单元。
10.一种存储器擦除装置,其特征在于,包括:
擦除模块,用于对擦除区域内排布的存储单元进行擦除操作;
读验证模块,用于在对所述存储单元进行第一过擦除验证操作中的读验证操作时,依次选中所述存储单元,对选中存储单元所连接的字线施加第一电压,对未选中字线施加零电压,以获取阈值电压小于第一设定阈值的存储单元,其中,所述第一电压为正电压;
编程模块,用于在对所述存储单元进行第一过擦除验证操作中的编程操作时,依次选中所述阈值电压小于第一设定阈值的存储单元,对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压,对未选中的字线施加零电压,以提高选中存储单元的阈值电压,其中,所述第二电压为正电压。
11.根据权利要求10所述的存储器擦除装置,其特征在于,所述读验证模块包括:
第一字线分组单元,用于将M条存储单元所连接的字线形成一个字线组,M为大于或等于1的正整数;
读验证单元,用于依次选中各个字线组,并对选中字线组中的字线施加第一电压,对未选中字线施加零电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711248640.4A CN109872755A (zh) | 2017-12-01 | 2017-12-01 | 一种存储器擦除方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711248640.4A CN109872755A (zh) | 2017-12-01 | 2017-12-01 | 一种存储器擦除方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109872755A true CN109872755A (zh) | 2019-06-11 |
Family
ID=66914093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711248640.4A Pending CN109872755A (zh) | 2017-12-01 | 2017-12-01 | 一种存储器擦除方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109872755A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113409859A (zh) * | 2021-05-21 | 2021-09-17 | 芯天下技术股份有限公司 | 防止因过擦除造成读错误的方法、装置、存储介质和终端 |
CN113409868A (zh) * | 2021-06-30 | 2021-09-17 | 芯天下技术股份有限公司 | 一种低擦除损伤的擦除方法、装置、电子设备及存储介质 |
CN113793633A (zh) * | 2021-09-02 | 2021-12-14 | 中天弘宇集成电路有限责任公司 | 电子设备、存储单元的过擦除检测及消除方法 |
CN116072191A (zh) * | 2023-03-07 | 2023-05-05 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储器及其操作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
CN103811068A (zh) * | 2012-11-15 | 2014-05-21 | 北京兆易创新科技股份有限公司 | 非易失存储器的擦除方法及系统 |
CN104751887A (zh) * | 2013-12-27 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的掉电保护方法和装置 |
CN105575430A (zh) * | 2014-10-11 | 2016-05-11 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
CN106898380A (zh) * | 2015-12-17 | 2017-06-27 | 北京兆易创新科技股份有限公司 | 一种Nand Flash的擦除方法 |
-
2017
- 2017-12-01 CN CN201711248640.4A patent/CN109872755A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
CN103811068A (zh) * | 2012-11-15 | 2014-05-21 | 北京兆易创新科技股份有限公司 | 非易失存储器的擦除方法及系统 |
CN104751887A (zh) * | 2013-12-27 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的掉电保护方法和装置 |
CN105575430A (zh) * | 2014-10-11 | 2016-05-11 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
CN106898380A (zh) * | 2015-12-17 | 2017-06-27 | 北京兆易创新科技股份有限公司 | 一种Nand Flash的擦除方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113409859A (zh) * | 2021-05-21 | 2021-09-17 | 芯天下技术股份有限公司 | 防止因过擦除造成读错误的方法、装置、存储介质和终端 |
CN113409868A (zh) * | 2021-06-30 | 2021-09-17 | 芯天下技术股份有限公司 | 一种低擦除损伤的擦除方法、装置、电子设备及存储介质 |
CN113409868B (zh) * | 2021-06-30 | 2024-02-02 | 芯天下技术股份有限公司 | 一种低擦除损伤的擦除方法、装置、电子设备及存储介质 |
CN113793633A (zh) * | 2021-09-02 | 2021-12-14 | 中天弘宇集成电路有限责任公司 | 电子设备、存储单元的过擦除检测及消除方法 |
US11862259B2 (en) | 2021-09-02 | 2024-01-02 | China Flash Co., Ltd. Shanghai | Electronic device, over-erase detection and elimination methods for memory cells |
CN116072191A (zh) * | 2023-03-07 | 2023-05-05 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储器及其操作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109872755A (zh) | 一种存储器擦除方法及装置 | |
CN103680627B (zh) | 半导体存储装置 | |
CN101399083B (zh) | 非易失性存储装置及其操作方法 | |
CN100520979C (zh) | 对闪存器件进行编程的方法 | |
CN106205704B (zh) | 存储器及其操作方法 | |
CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
TWI354993B (en) | Non-volatile memory and method for reduced erase/w | |
CN109427408A (zh) | 用于物理不可克隆功能安全的otp存储器单元 | |
CN103474091B (zh) | 程序化非挥发性内存装置的方法 | |
EP2777065B1 (en) | A method of testing data retention of a non-volatile memory cell having a floating gate | |
CN103943147B (zh) | 使用温度传感器自适应软编程非易失存储器的系统及方法 | |
CN107785051A (zh) | 半导体存储装置 | |
CN109872759A (zh) | 一种存储器擦除方法及装置 | |
CN102568594A (zh) | 一种非易失存储器的过擦除处理方法和处理系统 | |
CN107204203B (zh) | 一种存储器阵列及其读、编程和擦除操作方法 | |
CN110097901A (zh) | 存储器装置及其操作方法 | |
CN101504864A (zh) | 多级单元编程方法及集成电路装置 | |
CN102930899A (zh) | 一种非易失存储器的擦除方法及装置 | |
CN109872756A (zh) | 一种存储器擦除方法及装置 | |
CN103680622B (zh) | 具有适应性写操作的非易失性存储器(nvm) | |
CN109754840A (zh) | 半导体存储器装置及其操作方法 | |
CN107919158A (zh) | 保持非挥发性存储器存储单元电流检测窗口的方法及系统 | |
CN102867544A (zh) | 测试存储阵列的方法及控制装置 | |
CN103811068A (zh) | 非易失存储器的擦除方法及系统 | |
CN109872752A (zh) | 一种存储器擦除方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |