CN112201291B - Nor闪存电路及数据写入方法 - Google Patents

Nor闪存电路及数据写入方法 Download PDF

Info

Publication number
CN112201291B
CN112201291B CN202010986623.6A CN202010986623A CN112201291B CN 112201291 B CN112201291 B CN 112201291B CN 202010986623 A CN202010986623 A CN 202010986623A CN 112201291 B CN112201291 B CN 112201291B
Authority
CN
China
Prior art keywords
data
unit
voltage
gating
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010986623.6A
Other languages
English (en)
Other versions
CN112201291A (zh
Inventor
聂虹
赵岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Flash Co Ltd
Original Assignee
China Flash Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Flash Co Ltd filed Critical China Flash Co Ltd
Priority to JP2020185446A priority Critical patent/JP6847295B1/ja
Priority to KR1020200147547A priority patent/KR102407689B1/ko
Publication of CN112201291A publication Critical patent/CN112201291A/zh
Priority to TW110125940A priority patent/TWI774473B/zh
Application granted granted Critical
Publication of CN112201291B publication Critical patent/CN112201291B/zh
Priority to US17/472,613 priority patent/US11398278B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种NOR闪存电路及数据写入、读取、擦除方法，包括：NOR存储阵列，源端电压选择单元，阱电压选择单元，字线选通单元，位线选通单元，数据读出单元及模拟电压产生单元。数据写入时将源极浮空，阱电极接地；待写入数据的存储单元所在位线施加第一正向电压、字线施加第二正向电压。数据读取时将源极接地，阱电极接地；待读取数据的存储单元的字线施加第三正向电压、位线选通并输出数据。数据擦除时源极及阱电极接第五正向电压；待擦除数据的存储单元所在位线浮空、字线施加负向电压。本发明通过操作步骤的改进优化，可降低存储单元的有效沟道长度，进而缩减存储器面积，同时提高效率、降低功耗。

Description

NOR闪存电路及数据写入方法
技术领域
本发明涉及存储器领域，特别是涉及一种NOR闪存电路及数据写入方法。
背景技术
当前时代下，嵌入式结构以及现代电子设备的迅猛发展和广泛应用(移动设备电子设备，车载电子设备，互联网电子设备)，表现出了对高集成度电路芯片的强烈需求。从而催生出一系列对集成电路芯片面积的限制要求。对于存储领域而言，缩减闪存(FLASH)存储器芯片面积，一直是大容量甚至超大容量闪存存储器芯片的追求目标。
传统的NOR FLASH采用热电子注入的形式进行写数据操作。热电子注入是指，对存储单元漏极施加偏置电压同时源极接地时，存储单元沟道内产生的随横向电场加速的高能热电子(>3.2eV)在栅氧高压作用下，越过势垒进入并保存到浮栅的一种物理过程。但是，由于受热电子注入过程的产生条件限制，在短沟道条件下会导致存储单元漏极源极穿通，从而无法进行有效的数据写入操作。即热电子注入方式存在有效沟道长度极限，导致存储器面积一直无法形成有效的缩减。
所以，如何克服漏极源极的穿通、缩减器件尺寸；同时提高效率、降低功耗；已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种NOR闪存电路及数据写入方法，用于解决现有技术中有效沟道长度无法缩减，器件尺寸大，功耗高等问题。
为实现上述目的及其他相关目的，本发明提供一种NOR闪存电路，所述NOR闪存电路至少包括：
NOR存储阵列，源端电压选择单元，阱电压选择单元，字线选通单元，位线选通单元，数据读出单元及模拟电压产生单元；
所述源端电压选择单元连接所述NOR存储阵列的各条源线，用于设置所述NOR存储阵列中各存储单元的源端电压；
所述阱电压选择单元连接所述NOR存储阵列中各存储单元的阱电极，用于设置各存储单元的阱电压；
所述字线选通单元连接所述NOR存储阵列的各条字线，用于选通所述NOR存储阵列的字线；
所述位线选通单元连接所述NOR存储阵列的各条位线，用于选通所述NOR存储阵列的位线；
所述数据读出单元连接所述位线选通单元的输出端，读出所述位线选通单元输出的数据；
所述模拟电压产生单元连接所述源端电压选择单元、所述阱电压选择单元、所述字线选通单元、所述位线选通单元及所述数据读出单元的输入端，用于产生正向电压及负向电压，以控制所述NOR存储阵列进行数据写入、读取及擦除。
可选地，所述NOR存储阵列包括m行n列存储单元；同一行中各存储单元的栅极连接同一字线；同一列中各存储单元的漏极连接同一位线，相邻两列存储单元的源极连接同一源线，各源线连接同一信号；其中，m、n为大于0的自然数。
为实现上述目的及其他相关目的，本发明提供一种NOR闪存的数据写入方法，所述NOR闪存的数据写入方法至少包括：
将NOR闪存阵列中各存储单元的源极浮空，阱电极接地；
选通所述NOR闪存阵列中待写入数据的存储单元所在位线，并将第一正向电压施加于所述待写入数据的存储单元的位线；
选通所述待写入数据的存储单元所在字线，并将第二正向电压施加于所述待写入数据的存储单元的字线，以实现数据写入。
可选地，所述第一正向电压不小于4V。
可选地，所述第二正向电压设置为7V～12V。
为实现上述目的及其他相关目的，本发明提供一种NOR闪存的数据读取方法，所述NOR闪存的数据读取方法至少包括：
将NOR闪存阵列中各存储单元的源极接地，阱电极接地；
选通所述NOR闪存阵列中待读取数据的存储单元的字线，并将第三正向电压施加于所述待读取数据的存储单元的字线，以选通所述待读取数据的存储单元；
基于第四正向电压选通所述待读取数据的存储单元所在位线，以将所述待读取数据的存储单元中的数据从所述待读取数据的存储单元所在位线输出。
可选地，所述第三正向电压为电源电压。
可选地，所述第四正向电压设置为1.2V-1.6V。
为实现上述目的及其他相关目的，本发明提供一种NOR闪存的数据擦除方法，所述NOR闪存的数据擦除方法至少包括：
将第五正向电压施加于NOR闪存阵列中各存储单元的源极及阱电极；
选通所述NOR闪存阵列中待擦除数据的存储单元所在位线，并将所述待擦除数据的存储单元所在位线浮空；
选通所述待擦除数据的存储单元所在字线，并将负向电压施加于所述待擦除数据的存储单元的字线，以将所述待擦除数据的存储单元中的数据擦除。
可选地，所述第五正向高压设置为7V～12V。
可选地，所述负向高压设置为-7V～-12V。
如上所述，本发明的NOR闪存电路及数据写入方法，具有以下有益效果：
本发明的NOR闪存电路及数据写入方法通过操作步骤的改进优化，为数据读取、写入、擦除提供了有效便捷的操作条件支持，可降低存储单元的有效沟道长度，进而缩减存储器面积，同时提高效率、降低功耗。
附图说明
图1显示为本发明的NOR闪存电路的结构示意图。
图2显示为本发明的NOR闪存的数据写入方法的流程示意图。
图3显示为本发明的NOR闪存电路写入数据的操作示意图。
图4显示为本发明的NOR闪存的数据读取方法的流程示意图。
图5显示为本发明的NOR闪存电路读取数据的操作示意图。
图6显示为本发明的NOR闪存的数据擦除方法的流程示意图。
图7显示为本发明的NOR闪存电路擦除数据的操作示意图。
元件标号说明
1 NOR闪存电路
11 NOR存储阵列
12 源端电压选择单元
13 阱电压选择单元
14 字线选通单元
15 位线选通单元
16 数据读出单元
17 模拟电压产生单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种NOR闪存电路1，所述NOR闪存电路1包括：
NOR存储阵列11，源端电压选择单元12，阱电压选择单元13，字线选通单元14，位线选通单元15，数据读出单元16及模拟电压产生单元17。
如图1所示，所述NOR存储阵列11包括m行n列存储单元。
具体地，所述NOR存储阵列11中，同一行中各存储单元的栅极连接同一字线；同一列中各存储单元的漏极连接同一位线，相邻两列存储单元的源极连接同一源线，各源线连接同一信号；其中，m、n为大于0的自然数。在本实施例中，各行字线从上至下依次定义为WL<0>、WL<1>…WL<m-1>、WL<m>，各列位线从左到右依次定义为BL<0>、BL<1>…BL<n-1>、BL<n>，各存储单元连接的源线均连接源端电压CS。
如图1所示，所述源端电压选择单元12连接所述NOR存储阵列11的源线，用于设置所述NOR存储阵列11中各存储单元的源端电压CS。
具体地，所述源端电压选择单元12从所述模拟电压产生单元17获取模拟电压以对各存储单元的源端电压CS进行设置。
如图1所示，所述阱电压选择单元13连接所述NOR存储阵列11中各存储单元的阱电极，用于设置各存储单元的阱电压。
具体地，所述阱电压选择单元13从所述模拟电压产生单元17获取模拟电压以对各存储单元的阱电压进行设置。
如图1所示，所述字线选通单元14连接所述NOR存储阵列11的各条字线，用于选通所述NOR存储阵列11的字线。
具体地，所述字线选通单元14从所述模拟电压产生单元17获取模拟电压以选通所述NOR存储阵列11的需要进行操作的字线，并将字线电压传输至对应的字线。
如图1所示，所述位线选通单元15连接所述NOR存储阵列11的各条位线，用于选通所述NOR存储阵列11的位线。
具体地，所述位线选通单元15从所述模拟电压产生单元17获取模拟电压以选通所述NOR存储阵列11的需要进行操作的位线。
如图1所示，所述数据读出单元16连接所述位线选通单元15的输出端，读出所述位线选通单元15输出的数据。
具体地，所述数据读出单元16从所述模拟电压产生单元17获取模拟电压，对从所述位线选通单元15选通的位线输出的数据进行放大读出，包括但不限于将输出的数据与参考电压进行比较后输出比较结果作为读出信号。
如图1所示，所述模拟电压产生单元17连接所述源端电压选择单元12、所述阱电压选择单元13、所述字线选通单元14、所述位线选通单元15及所述数据读出单元17的输入端，用于产生正向电压及负向电压，以控制所述NOR存储阵列11进行数据写入、读取及擦除。
实施例二
如图2及图3所示，本实施例提供一种NOR闪存的数据写入方法，所述NOR闪存的数据写入方法包括：
将NOR闪存阵列中各存储单元的源极浮空，阱电极接地；选通所述NOR闪存阵列中待写入数据的存储单元所在位线，并将第一正向电压V1施加于所述待写入数据的存储单元的位线；选通所述待写入数据的存储单元所在字线，并将第二正向电压V2施加于所述待写入数据的存储单元的字线，以实现数据写入；其中，所述第一正向电压V1不小于4V(包括但不限于4.3V、5V、6V、7V)；所述第二正向电压V2设置为7V～12V。
作为示例，如图2及图3所示，在本实施例中，所述NOR闪存的数据写入方法基于实施例一的NOR闪存电路1实现。当进行“写”操作时，根据预设规则，首先，基于所述源端电压选择单元12将所述NOR存储阵列11中各存储单元的源极(CS)浮空(Floating)，各存储单元阱电极(P阱)经过所述阱电压选择单元13接地GND；然后，基于所述位线选通单元15将所述模拟电压产生单元17产生的第一正向电压V1传输至对应位线；最后，基于所述字线选通单元14将所述模拟电压产生单元17产生的第二正向电压V2传输至对应字线。存储单元按照如上所述时序给予对应电压值，即可进行“写”操作。
在进行“写”操作时，所述待写入数据的存储单元的的源极浮空，阱电极接地，漏极施加第一正向电压V1，此时，所述待写入数据的存储单元中产生横向电场，进而产生电子空穴对，并形成一次电子向漏极移动；一次电子碰撞漏区的侧壁使空穴向下做加速度运动并撞击所述待写入数据的存储单元的衬底，产生二次电子；而后在所述待写入数据的存储单元的栅极上施加所述第二正向电压V2，使二次电子在纵向电场作用下形成三次电子注入所述待写入数据的存储单元的浮栅中，完成编程操作。
实施例三
如图4及图5所示，本实施例提供一种NOR闪存的数据读取方法，所述NOR闪存的数据读取方法包括：
将NOR闪存阵列中各存储单元的源极接地GND，阱电极接地GND；选通所述NOR闪存阵列中待读取数据的存储单元的字线，并将第三正向电压V3施加于所述待读取数据的存储单元11的字线，以选通所述待读取数据的存储单元；基于第四正向电压V4选通所述待读取数据的存储单元所在位线，以将所述待读取数据的存储单元中的数据从所述待读取数据的存储单元所在位线输出。在本实施例中，所述第三正向电压V3设置为电源电压，任意可将存储单元导通的电压值均适用本发明，不以本实施例为限；所述第四正向电压V4设置为1.2V～1.6V。
作为示例，如图4及图5所示，在本实施例中，所述NOR闪存的数据读取方法基于实施例一的NOR闪存电路1实现。当进行“读”操作时，根据预设规则，首先，基于所述源端电压选择单元12将所述NOR存储阵列11中各存储单元的源极(CS)接地GND，各存储单元阱电极(P阱)经过所述阱电压选择单元13接地GND；然后，基于所述位线选通单元15将所述模拟电压产生单元17产生的第三正向电压V3传输至对应位线，所述字线选通单元14基于所述模拟电压产生单元17产生的第四正向电压V4选通对应字线。存储单元按照如上所述时序给予对应电压值，即可进行“读”操作。
实施例四
如图6及图7所示，本实施例提供一种NOR闪存的数据擦除方法，所述NOR闪存的数据擦除方法包括：
将第五正向电压V5施加于NOR闪存阵列11中各存储单元的源极及阱电极；将所述NOR闪存阵列11中待擦除数据的存储单元所在位线浮空；选通所述待擦除数据的存储单元所在字线，并将负向电压-V施加于所述待擦除数据的存储单元的字线，以将所述待擦除数据的存储单元中的数据擦除。在本实施例中，所述第五正向电压V5设置为7V～12V；所述负向电压-V设置为-7V～-12V。
作为示例，如图6及图7所示，在本实施例中，所述NOR闪存的数据擦除方法基于实施例一的NOR闪存电路1实现。当进行“擦”操作时，根据预设规则，首先，将所述模拟电压产生单元17产生的第五正向电压V5通过所述源端电压选择单元12及所述阱电压选择单元13传输至源极及阱电极；然后，基于所述位线选通单元15使所述NOR存储阵列11中待擦除数据的存储单元所在位线浮空(Floating)；最后，基于所述字线选通单元14将所述模拟电压产生单元17产生的负向电压-V传输至对应字线。存储单元按照如上所述时序给予对应电压值，即可进行“擦”操作。
本发明基于三次电子碰撞原理，同时形成横向和纵向的电场，可缩减有效沟道长度，减小存储器面积，降低功耗、提高效率。
综上所述，本发明提供一种NOR闪存电路及数据写入方法，包括：NOR存储阵列，源端电压选择单元，阱电压选择单元，字线选通单元，位线选通单元，数据读出单元及模拟电压产生单元。数据写入时将NOR闪存阵列中各存储单元的源极浮空，阱电极接地；选通所述NOR闪存阵列中待写入数据的存储单元所在位线，并将第一正向电压施加于所述待写入数据的存储单元的位线；选通所述待写入数据的存储单元所在字线，并将第二正向电压施加于所述待写入数据的存储单元的字线，以实现数据写入。数据读取时将NOR闪存阵列中各存储单元的源极接地，阱电极接地；选通所述NOR闪存阵列中待读取数据的存储单元的字线，并将第三正向电压施加于所述待读取数据的存储单元的字线，以选通所述待读取数据的存储单元；基于第四正向电压选通所述待读取数据的存储单元所在位线，以将所述待读取数据的存储单元中的数据从所述待读取数据的存储单元所在位线输出。数据擦除时将第五正向电压施加于NOR闪存阵列中各存储单元的源极及阱电极；选通所述NOR闪存阵列中待擦除数据的存储单元所在位线，并将所述待擦除数据的存储单元所在位线浮空；选通所述待擦除数据的存储单元所在字线，并将负向电压施加于所述待擦除数据的存储单元的字线，以将所述待擦除数据的存储单元中的数据擦除。本发明的NOR闪存电路及数据写入方法通过操作步骤的改进优化，为数据读取、写入、擦除提供了有效便捷的操作条件支持，可降低存储单元的有效沟道长度，进而缩减存储器面积，同时提高效率、降低功耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种NOR闪存的数据写入方法，其特征在于，所述NOR闪存的数据写入方法至少包括：
将NOR闪存阵列中各存储单元的源极浮空，阱电极接地；
选通所述NOR闪存阵列中待写入数据的存储单元所在位线，并将第一正向电压施加于所述待写入数据的存储单元的位线，所述待写入数据的存储单元中产生电子空穴对，并形成一次电子向漏极移动，一次电子碰撞漏区的侧壁使空穴向下做加速度运动并撞击所述待写入数据的存储单元的衬底，产生二次电子；
选通所述待写入数据的存储单元所在字线，并将第二正向电压施加于所述待写入数据的存储单元的字线，使二次电子在纵向电场作用下形成三次电子注入所述待写入数据的存储单元的浮栅中以实现数据写入。
2.根据权利要求1所述的NOR闪存的数据写入方法，其特征在于：所述第一正向电压不小于4V。
3.根据权利要求1所述的NOR闪存的数据写入方法，其特征在于：所述第二正向电压设置为7V～12V。
4.一种NOR闪存电路，用于实现基于权利要求1-3任意一项所述的NOR闪存的数据写入方法，其特征在于，所述NOR闪存电路至少包括：
NOR存储阵列，源端电压选择单元，阱电压选择单元，字线选通单元，位线选通单元，数据读出单元及模拟电压产生单元；
所述源端电压选择单元连接所述NOR存储阵列的源线，用于设置所述NOR存储阵列中各存储单元的源端电压；
所述阱电压选择单元连接所述NOR存储阵列中各存储单元的阱电极，用于设置各存储单元的阱电压；
所述字线选通单元连接所述NOR存储阵列的各条字线，用于选通所述NOR存储阵列的字线；
所述位线选通单元连接所述NOR存储阵列的各条位线，用于选通所述NOR存储阵列的位线；
所述数据读出单元连接所述位线选通单元的输出端，读出所述位线选通单元输出的数据；
所述模拟电压产生单元连接所述源端电压选择单元、所述阱电压选择单元、所述字线选通单元、所述位线选通单元及所述数据读出单元的输入端，用于产生正向电压及负向电压，以控制所述NOR存储阵列进行数据写入。
5.根据权利要求4所述的NOR闪存电路，其特征在于：所述NOR存储阵列包括m行n列存储单元；同一行中各存储单元的栅极连接同一字线；同一列中各存储单元的漏极连接同一位线，相邻两列存储单元的源极连接同一源线，各源线连接同一信号；其中，m、n为大于0的自然数。
CN202010986623.6A 2020-09-11 2020-09-18 Nor闪存电路及数据写入方法 Active CN112201291B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020185446A JP6847295B1 (ja) 2020-09-11 2020-11-05 Ｎｏｒフラッシュメモリ回路及びデータ書き込み、読み取り、消去方法
KR1020200147547A KR102407689B1 (ko) 2020-09-11 2020-11-06 Nor 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법
TW110125940A TWI774473B (zh) 2020-09-11 2021-07-14 Nor快閃記憶體電路及數據寫入方法
US17/472,613 US11398278B2 (en) 2020-09-11 2021-09-11 Nor flash memory circuit and data writing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020109543206 2020-09-11
CN202010954320 2020-09-11

Publications (2)

Publication Number Publication Date
CN112201291A CN112201291A (zh) 2021-01-08
CN112201291B true CN112201291B (zh) 2021-08-17

Family

ID=74015539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010986623.6A Active CN112201291B (zh) 2020-09-11 2020-09-18 Nor闪存电路及数据写入方法

Country Status (5)

Country Link
US (1) US11398278B2 (zh)
JP (1) JP6847295B1 (zh)
KR (1) KR102407689B1 (zh)
CN (1) CN112201291B (zh)
TW (1) TWI774473B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113470718A (zh) * 2021-06-30 2021-10-01 芯天下技术股份有限公司 一种闪存结构、擦除方法、装置和电子设备
CN113793633B (zh) 2021-09-02 2022-12-20 中天弘宇集成电路有限责任公司 电子设备、存储单元的过擦除检测及消除方法
CN113921065A (zh) * 2021-09-30 2022-01-11 中天弘宇集成电路有限责任公司 存储器的编程方法
CN116665739B (zh) * 2023-04-18 2024-03-29 中天弘宇集成电路有限责任公司 存储器、闪存的数据写入电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760490A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体器件及其操作方法
CN107017021A (zh) * 2015-09-17 2017-08-04 三星电子株式会社 非易失性存储器设备以及操作其的方法
CN108028061A (zh) * 2015-09-24 2018-05-11 赛普拉斯半导体公司 非易失性存储器的非对称传输场效应晶体管
US10269440B2 (en) * 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771536B2 (en) * 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
KR100558004B1 (ko) 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
KR100784863B1 (ko) * 2006-11-23 2007-12-14 삼성전자주식회사 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것의 프로그램 방법
US8415721B2 (en) 2011-05-23 2013-04-09 Flashsilicon Incorporation Field side sub-bitline nor flash array and method of fabricating the same
CN102436849B (zh) * 2011-12-02 2015-03-11 南京大学 一种局部俘获型快闪存储器实现多值/多位存储的操作方法
US9177644B2 (en) * 2012-08-15 2015-11-03 Aplus Flash Technology, Inc. Low-voltage fast-write PMOS NVSRAM cell
US9082490B2 (en) * 2013-06-18 2015-07-14 Flashsilicon Incorporation Ultra-low power programming method for N-channel semiconductor non-volatile memory
KR102139323B1 (ko) * 2014-02-03 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9685239B1 (en) * 2016-10-12 2017-06-20 Pegasus Semiconductor (Beijing) Co., Ltd Field sub-bitline nor flash array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760490A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体器件及其操作方法
CN107017021A (zh) * 2015-09-17 2017-08-04 三星电子株式会社 非易失性存储器设备以及操作其的方法
CN108028061A (zh) * 2015-09-24 2018-05-11 赛普拉斯半导体公司 非易失性存储器的非对称传输场效应晶体管
US10269440B2 (en) * 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase

Also Published As

Publication number Publication date
CN112201291A (zh) 2021-01-08
KR102407689B1 (ko) 2022-06-13
US11398278B2 (en) 2022-07-26
TWI774473B (zh) 2022-08-11
JP6847295B1 (ja) 2021-03-24
US20220084602A1 (en) 2022-03-17
KR20220034627A (ko) 2022-03-18
TW202211241A (zh) 2022-03-16
JP2022047462A (ja) 2022-03-24

Similar Documents

Publication Publication Date Title
CN112201291B (zh) Nor闪存电路及数据写入方法
EP2985763B1 (en) Sub-block erase
JP4562602B2 (ja) メモリーセル及び関連操作方法
CN102163456A (zh) 非易失性存储器件、其操作方法以及包括其的存储系统
US11705190B2 (en) Method of programming memory device and related memory device
CN102411988A (zh) 半导体存储装置
CN107204203B (zh) 一种存储器阵列及其读、编程和擦除操作方法
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
JP2005057237A (ja) メモリーモジュールの操作方法
US20110317493A1 (en) Method and Apparatus of Performing An Erase Operation on a Memory Integrated Circuit
US11715534B2 (en) Semiconductor storage device capable of selectively erasing data
EP3942554B1 (en) Method and apparatus for data erase in memory devices
KR20190113079A (ko) 복수의 수직 채널 구조체들을 갖는 3차원 메모리 장치
CN112201295B (zh) Nand闪存编程方法
CN107221350B (zh) 存储器系统、存储器阵列及其读和编程操作方法
US11386962B2 (en) Method for programming 3D NAND flash memory
CN112753073B (zh) 用于nand存储器操作的架构和方法
US20240096413A1 (en) Semiconductor memory device
CN116825165A (zh) 分栅存储器阵列及其操作方法
CN117437950A (zh) 半导体存储装置及对于选择栅极线的编程动作方法
CN114944182A (zh) 半导体存储装置
Dagan et al. A GIDL free tunneling gate driver for a low power non-volatile memory array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant