KR20220034627A - Nor 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법 - Google Patents

Nor 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법 Download PDF

Info

Publication number
KR20220034627A
KR20220034627A KR1020200147547A KR20200147547A KR20220034627A KR 20220034627 A KR20220034627 A KR 20220034627A KR 1020200147547 A KR1020200147547 A KR 1020200147547A KR 20200147547 A KR20200147547 A KR 20200147547A KR 20220034627 A KR20220034627 A KR 20220034627A
Authority
KR
South Korea
Prior art keywords
data
memory cell
voltage
bit line
unit
Prior art date
Application number
KR1020200147547A
Other languages
English (en)
Other versions
KR102407689B1 (ko
Inventor
홍 니에
유에 자오
Original Assignee
차이나 플래시 코.,엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차이나 플래시 코.,엘티디. filed Critical 차이나 플래시 코.,엘티디.
Publication of KR20220034627A publication Critical patent/KR20220034627A/ko
Application granted granted Critical
Publication of KR102407689B1 publication Critical patent/KR102407689B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 NOR 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법을 제공하는 것으로, 적어도, NOR 메모리 어레이, 소스 단자 전압 선택 유닛, 웰 전압 선택 유닛, 워드 라인 스트로브 유닛, 비트 라인 스트로브 유닛, 데이터 판독 유닛 및 아날로그 전압 발생 유닛을 포함한다. 데이터를 기입할 경우, 소스를 플로팅시키고 웰 전극을 접지시키며 데이터를 기입할 메모리 셀이 위치된 비트 라인에 제1 순방향 전압을 인가 및 워드 라인에 제2 순방향 전압을 인가한다. 데이터를 판독할 경우, 소스를 접지시키고 웰 전극을 접지시키며 데이터를 판독할 메모리 셀의 워드 라인에 제3 순방향 전압을 인가 및 비트 라인을 스트로빙하여 데이터를 출력한다. 데이터를 소거할 경우, 제5 순방향 전압을 소스 및 웰 전극에 인가하고 데이터를 소거할 메모리 셀이 위치된 비트 라인을 플로팅 및 워드 라인에 역방향 전압을 인가한다. 본 발명은 동작 단계를 개선하여 최적화함으로써 메모리 셀의 유효 채널 길이를 줄일 수 있으므로 메모리 면적을 줄이는 동시에 효율을 향상시키며 전력 소비를 줄일 수 있다.

Description

NOR 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법{NOR FLASH MEMORY CIRCUIT AND DATA WRITING, READING AND ERASING METHOD}
본 발명은 메모리 분야에 관한 것으로, 특히 NOR 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법에 관한 것이다.
현시대에서 임베디드 구조 및 현대 전자 장치 (모바일 전자 장치, 차량 탑재 전자 장치, 인터넷 전자 장치)의 급속한 발전과 광범위한 응용으로 인해 고집적 회로 칩에 대한 강력한 수요를 나타내고 있다. 따라서 집적 회로 칩의 면적에 대한 메모리 칩은 항상 플래시(FLASH) 메모리 칩의 면적을 줄이는 것을 추구하는 목표로 한다.
기존의 NOR FLASH는 데이터를 기입하기 위해 열전자 주입을 사용한다. 열전자 주입은 메모리 셀의 드레인에 바이어스 전압이 인가되는 동시에 소스가 접지 되면 게이트 산화의 고전압 작용으로 메모리 셀의 채널에서 발생된 횡방향 전계에 의해 가속된 고에너지 열전자(>3.2eV)가 장벽을 통과하여 플로팅 게이트로 진입하여 저장되는 물리적 과정을 의미한다. 그러나 열전자 주입 공정의 발생 조건의 한계로 인해 길이가 짧은 채널 조건에서 메모리 셀의 드레인 및 소스가 펀치 스루됨으로써 효과적인 데이터 기입 동작을 수행할 수 없게 된다. 즉, 열전자 주입 방식은 유효 채널 길이에 한계가 있어 메모리 면적을 효과적으로 감소시킬 수 없다.
따라서, 드레인 및 소스의 펀치 스루를 극복하고 장치의 크기를 줄이는 동시에 효율을 높이고 전력 소비를 줄이는 방법은 당업자가 해결해야 할 문제 중 하나이다.
상기 기존 기술의 단점을 감안하여 본 발명의 목적은, 유효 채널 길이를 효과적으로 줄일 수 없고, 소자의 크기가 크며, 전력 소비가 높은 기존 기술의 문제점을 해결하기 위한 NOR 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법을 제공하는데 있다.
상기 목적 및 기타 관련된 목적을 달성하기 위하여 본 발명은 NOR 플래시 메모리 회로를 제공한다. 상기 NOR 플래시 메모리 회로는 적어도,
NOR 메모리 어레이, 소스 단자 전압 선택 유닛, 웰 전압 선택 유닛, 워드 라인 스트로브 유닛, 비트 라인 스트로브 유닛, 데이터 판독 유닛 및 아날로그 전압 발생 유닛을 포함하고,
상기 소스 단자 전압 선택 유닛은 상기 NOR 메모리 어레이에서 각각의 메모리 셀의 소스 단자 전압을 설정하기 위한 것으로, 상기 NOR 메모리 어레이의 소스 라인과 연결되며,
상기 웰 전압 선택 유닛은 각각의 메모리 셀의 웰 전압을 설정하기 위한 것으로, 상기 NOR 메모리 어레이에서 각각의 메모리 셀의 웰 전극과 연결되고,
상기 워드 라인 스트로브 유닛은 상기 NOR 메모리 어레이의 워드 라인을 스트로빙하기 위한 것으로, 상기 NOR 메모리 어레이의 각각의 워드 라인과 연결되며,
상기 비트 라인 스트로브 유닛은 상기 NOR 메모리 어레이의 비트 라인을 스트로빙하기 위한 것으로, 상기 NOR 메모리 어레이의 각각의 비트 라인과 연결되고,
상기 데이터 판독 유닛은 상기 비트 라인 스트로브 유닛에서 출력된 데이터를 판독하기 위하여 상기 비트 라인 스트로브 유닛의 출력단과 연결되며,
상기 아날로그 전압 발생 유닛은 상기 NOR 메모리 어레이를 제어하여 데이터의 기입, 판독 및 소거를 수행할 수 있도록 순방향 전압 및 역방향 전압을 발생하기 위한 것으로, 상기 소스 단자 전압 선택 유닛, 상기 웰 전압 선택 유닛, 상기 워드 라인 스트로브 유닛, 상기 비트 라인 스트로브 유닛 및 상기 데이터 판독 유닛의 출력단과 연결된다.
선택적으로, 상기 NOR 메모리 어레이는 m행 n열의 메모리 셀을 포함하여, 동일한 행에서 각각의 메모리 셀의 게이트에 동일한 워드 라인이 연결되고, 동일한 열에서 각각의 메모리 셀의 드레인에 동일한 비트 라인이 연결되며，서로 인접되는 2개의 열의 메모리 셀의 소스는 동일한 소스 라인에 연결되어 각각의 소스 라인에 동일한 신호가 연결되며, 여기서 m, n은 0보다 큰 자연수이다.
상기 목적 및 기타 관련된 목적을 달성하기 위하여 본 발명은 NOR 플래시 메모리의 데이터 기입 방법이 제공된다. 상기 NOR 플래시 메모리의 데이터 기입 방법은 적어도,
NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 플로팅시키고 웰 전극을 접지시키는 단계;
상기 NOR 플래시 메모리 어레이에서 데이터를 기입할 메모리 셀이 위치된 비트 라인을 스트로빙하고 제1 순방향 전압을 상기 데이터를 기입할 메모리 셀의 비트 라인에 인가하는 단계;
상기 데이터를 기입할 메모리 셀이 위치된 워드 라인을 스트로빙하고，제2 순방향 전압을 상기 데이터를 기입할 메모리 셀의 워드 라인에 인가함으로써 데이터의 기입이 이루어지는 단계를 포함한다.
선택적으로,상기 제1 순방향 전압은 4V이상이다.
선택적으로,상기 제2 순방향 전압은 7V~12V로 설정된다.
상기 목적 및 기타 관련된 목적을 달성하기 위하여 본 발명은 NOR 플래시 메모리의 데이터 판독 방법이 제공된다. 상기 NOR 플래시 메모리의 데이터 판독 방법은 적어도,
NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 접지시키고 웰 전극을 접지시키는 단계;
상기 NOR 플래시 메모리 어레이에서 데이터를 판독할 메모리 셀의 워드 라인을 스트로빙하고 제3 순방향 전압을 상기 데이터를 판독할 메모리 셀의 워드 라인에 인가시켜 상기 데이터를 판독할 메모리 셀을 스트로빙하는 단계;
제4 순방향 전압을 기반으로 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인을 스트로빙하여 상기 데이터를 판독할 메모리 셀의 데이터를 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인으로부터 출력하는 단계를 포함한다.
선택적으로,상기 제3 순방향 전압은 전원 전압이다.
선택적으로,상기 제4 순방향 전압은 1.2V-1.6V으로 설정된다.
상기 목적 및 기타 관련된 목적을 달성하기 위하여 본 발명은 NOR 플래시 메모리의 데이터 소거 방법이 제공된다. 상기 NOR 플래시 메모리의 데이터 소거 방법은 적어도,
제5 순방향 전압을 NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스 및 웰 전극에 인가하는 단계;
상기 NOR 플래시 메모리 어레이에서 데이터를 소거할 메모리 셀이 위치된 비트 라인을 스트로빙하고 상기 데이터를 소거할 메모리 셀이 위치된 비트 라인을 플로팅시키는 단계;
상기 데이터를 소거할 메모리 셀이 위치된 워드 라인을 스트로빙하고 역방향 전압을 상기 데이터를 소거할 메모리 셀이 위치된 워드 라인에 인가하여 상기 데이터를 소거할 메모리 셀에서 데이터를 소거하는 단계를 포함한다.
선택적으로,상기 제5 순방향 전압은 7V~12V으로 설정된다.
선택적으로,상기 역방향 전압은 -7V~-12V로 설정된다.
본 발명에 따른 NOR 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법은 동작 단계를 개선하여 최적화함으로써 데이터의 판독, 기입 및 소거를 위한 효과적이고 편리한 동작 조건에 대한 지원을 제공하여 메모리 셀의 유효 채널 길이를 줄일 수 있으므로 메모리 면적을 줄이는 동시에 효율을 향상시키며 전력 소비를 줄일 수 있다.
도 1은 본 발명에 따른 NOR 플래시 메모리 회로의 구조를 보여주는 개략도이다.
도 2는 본 발명에 따른 NOR 플래시 메모리의 데이터 기입 방법을 보여주는 흐름도이다.
도 3은 본 발명에 따른 NOR 플래시 메모리 회로에 의한 데이터 기입 동작을 보여주는 개략도이다.
도 4는 본 발명에 따른 NOR 플래시 메모리의 데이터 판독 방법을 보여주는 흐름도이다.
도5는 본 발명에 따른 NOR 플래시 메모리 회로에 의한 데이터 판독 동작을 보여주는 개략도이다.
도6은 본 발명에 따른 NOR 플래시 메모리의 데이터 소거 방법을 보여주는 흐름도이다.
도7은 본 발명에 따른 NOR 플래시 메모리 회로에 의한 데이터 소거 동작을 보여주는 개략도이다.
이하 특정된 구체적인 실시예에 의하여 본 발명의 실시방식을 설명함으로써 본 기술분야의 당업자가 본 명세서에 제시된 내용에 의해 본 발명의 다른 장점과 효과를 쉽게 이해하도록 한다. 본 발명은 또 다른 구체적인 실시 방식을 통하여 실시 또는 응용될 수 있고, 본 명세서의 세부 사항은 본 발명의 사상을 벗어나지 않고 다른 관점 및 응용에 기초하여 수정 또는 변경될 수도 있다.
도 1 ~ 도 7을 참조해보면, 본 실시예에서 제공된 도면은 본 발명의 기본 개념을 개략적으로 나타낸 것 뿐이며, 도면마다, 실제 구현시의 구성 요소의 개수, 모양 및 크기에 따라 도시한 것이 아니라 본 발명과 관련된 구성 요소만이 도시된다. 실제 구현시 각 구성 요소의 유형, 수량 및 비율은 임의로 변경할 수 있으며, 구성 요소의 배치 형태는 더 복잡할 수 있다.
실시예1
도 1에 도시된 바와 같이, 본 실시예는 NOR 플래시 메모리 회로(1)가 제공된다. 상기 NOR 플래시 메모리 회로(1)는,
NOR 메모리 어레이(11)，소스 단자 전압 선택 유닛(12)，웰 전압 선택 유닛(13)，워드 라인 스트로브 유닛(14)，비트 라인 스트로브 유닛(15)，데이터 판독 유닛(16) 및 아날로그 전압 발생 유닛(17)을 포함한다.
도 1에 도시된 바와 같이 상기 NOR 메모리 어레이(11)는 m행 n열의 메모리 셀을 포함한다.
구체적으로, 상기 NOR 메모리 어레이(11)에 있어서, 동일한 행에서 각각의 메모리 셀의 게이트에 동일한 워드 라인이 연결되고 동일한 열에서 각각의 메모리 셀의 드레인에 동일한 비트 라인이 연결되며 서로 인접되는 2개의 열의 메모리 셀의 소스에 동일한 소스 라인이 연결되고 각각의 소스 라인에 동일한 신호가 연결된다. 여기서, m, n은 0보다 큰 자연수이다. 본 실시예에서, 각행의 워드 라인은 위로부터 아래로 순차적으로 WL<0>, WL<1>? WL<m-1>, WL<m>으로 정의된다. 각 열의 비트 라인은 좌측으로부터 우측으로 순차적으로 BL<0>, BL<1>? BL<n-1>, BL<n>으로 정의된다. 각각의 메모리 셀에 연결된 소스 라인은 모두 소스 단자 전압(CS)이 연결된다.
도 1에 도시된 바와 같이, 상기 소스 단자 전압 선택 유닛(12)은 상기 NOR 메모리 어레이(11)에서 각각의 메모리 셀의 소스 단자 전압(CS)을 설정하기 위한 것으로, 상기 NOR 메모리 어레이(11)의 소스 라인과 연결된다.
구체적으로, 상기 소스 단자 전압 선택 유닛(12)은 상기 아날로그 전압 발생 유닛(17)으로부터 아날로그 전압을 획득하여 각각의 메모리 셀의 소스 단자 전압(CS)을 설정한다.
도 1에 도시된 바와 같이, 상기 웰 전압 선택 유닛(13)은 각각의 메모리 셀의 웰 전압을 설정하기 위한 것으로, 상기 NOR 메모리 어레이(11)에서 각각의 메모리 셀의 웰 전극과 연결된다.
구체적으로, 상기 웰 전압 선택 유닛(13)은 상기 아날로그 전압 발생 유닛(17)으로부터 아날로그 전압을 획득하여 각각의 메모리 셀의 웰 전압을 설정한다.
도 1에 도시된 바와 같이, 상기 워드 라인 스트로브 유닛(14)은 상기 NOR 메모리 어레이(11)의 워드 라인을 스트로빙하기 위한 것으로 상기 NOR 메모리 어레이(11)의 각각의 워드 라인과 연결된다.
구체적으로, 상기 워드 라인 스트로브 유닛(14)은 상기 아날로그 전압 발생 유닛(17)으로부터 아날로그 전압을 획득하여 상기 NOR 메모리 어레이(11)에서 동작이 필요한 워드 라인을 스트로빙하고 워드 라인 전압을 대응되는 워드 라인으로 출력한다.
도 1에 도시된 바와 같이, 상기 비트 라인 스트로브 유닛(15)은 상기 NOR 메모리 어레이(11)의 비트 라인을 스트로빙하기 위한 것으로, 상기 NOR 메모리 어레이(11)의 각각의 비트 라인과 연결된다.
구체적으로, 상기 비트 라인 스트로브 유닛(15)은 상기 아날로그 전압 발생 유닛(17)으로부터 아날로그 전압을 획득하여 상기 NOR 메모리 어레이(11)에서 동작이 필요한 비트 라인을 스트로빙한다.
도 1에 도시된 바와 같이, 상기 데이터 판독 유닛(16)은 상기 비트 라인 스트로브 유닛(15)의 출력단에 연결되어 상기 비트 라인 스트로브 유닛(15)에서 출력된 데이터를 판독한다.
구체적으로, 상기 데이터 판독 유닛(16)은 상기 아날로그 전압 발생 유닛(17)으로부터 아날로그 전압을 획득하여 상기 비트 라인 스트로브 유닛(15)에 에서 스트로빙된 비트 라인으로부터 출력된 데이터를 확대시켜 판독한다. 여기서 출력된 데이터와 기준 전압을 비교하여, 비교된 결과를 판독 신호로서 출력하되, 이에 한정되지 않는다.
도 1에 도시된 바와 같이, 상기 아날로그 전압 발생 유닛(17)은 상기 NOR 메모리 어레이(11)를 제어하여 데이터를 기입, 판독 및 소거를 수행하도록 순방향 전압 및 역방향 전압을 발생하기 위한 것으로, 상기 소스 단자 전압 선택 유닛(12), 상기 웰 전압 선택 유닛(13), 상기 워드 라인 스트로브 유닛(14), 상기 비트 라인 스트로브 유닛(15) 및 상기 데이터 판독 유닛(17)의 출력단과 연결된다.
실시예2
도2 및 도3에 도시된 바와 같이, 본 실시예는 NOR 플래시 메모리의 데이터 기입 방법이 제공된다. 상기 NOR 플래시 메모리의 데이터 기입 방법은,
NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 플로팅시키고 웰 전극을 접지시키는 단계; 상기 NOR 플래시 메모리 어레이에서 데이터를 기입할 메모리 셀이 위치된 비트 라인을 스트로빙하고 제1 순방향 전압(V1)을 상기 데이터를 기입할 메모리 셀의 비트 라인에 인가하는 단계; 상기 데이터를 기입할 메모리 셀이 위치된 워드 라인을 스트로빙하고，제2 순방향 전압(V2)을 상기 데이터를 기입할 메모리 셀의 워드 라인에 인가함으로써 데이터의 기입이 이루어지는 단계를 포함한다. 여기서 상기 제1 순방향 전압(V1)은 4V이상이다(4.3V, 5V, 6V, 7V 포함하되, 이에 한정되지 않음). 상기 제2 순방향 전압(V2)은 7V~12V으로 설정된다.
일례로, 도 2 및 도 3에 도시된 바와 같이, 본 실시예에서, 상기 NOR 플래시 메모리의 데이터 기입 방법은 실시예1에 따른 NOR 플래시 메모리 회로(1)에 의해 구현된다. "기입"을 수행할 경우, 미리 정해진 규칙에 따라, 우선 상기 소스 단자 전압 선택 유닛(12)을 기반으로 상기 NOR 메모리 어레이(11)에서 각각의 메모리 셀의 소스(CS)를 플로팅(Floating)시키고, 각각의 메모리 셀의 웰 전극(P웰)은 상기 웰 전압 선택 유닛(13)을 거쳐 접지된다(GND). 그리고 상기 비트 라인 스트로브 유닛(15)을 기반으로 상기 아날로그 전압 발생 유닛(17)에 의해 발생된 제1 순방향 전압(V1)을 대응되는 비트 라인으로 출력한다. 마지막으로, 상기 워드 라인 스트로브 유닛(14)을 기반으로 상기 아날로그 전압 발생 유닛(17)에 의해 발생된 제2 순방향 전압(V2)을 대응되는 워드 라인으로 출력한다. 메모리 셀은 상술한 바와 같은 시간 순서에 따라 대응되는 전압값을 부여, 즉 "기입"동작을 수행한다.
“기입”동작을 수행할 경우 상기 데이터 기입될 메모리 셀의 소스는 플로팅되고, 웰 전극은 접지되며, 드레인에 제1 순방향 전압(V1)이 인가된다. 이때, 상기 데이터 기입될 메모리 셀에 횡방향 전계가 발생됨으로써 전자-정공짝이 발생되고 드레인으로 1차 전자의 이동이 발생된다. 1차 전자는 정공이 아래로 가속도의 운동을 하도록 드레인 영역의 측벽과 충돌되어 상기 데이터 기입될 메모리 셀의 기판에 충돌됨으로써 2차 전자가 발생된다. 다음으로 상기 데이터 기입될 메모리 셀의 게이트에 상기 제2 순방향 전압(V2)을 인가하여 종방향의 전계의 작용하에 2차 전자에 의해 3차 전자가 발생되어 상기 데이터 기입될 메모리 셀의 플로팅 게이트에 주입하도록 함으로써 프로그래밍 작업이 완료된다.
실시예3
도4 및 도5에 도시된 바와 같이, 본 실시예는 NOR 플래시 메모리의 데이터 판독 방법이 제공된다. 상기 NOR 플래시 메모리의 데이터 판독 방법은,
NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 접지(GND)시키고 웰 전극을 접지(GND)시키는 단계; 상기 NOR 플래시 메모리 어레이에서 데이터를 판독할 메모리 셀의 워드 라인을 스트로빙하고 제3 순방향 전압(V3)을 상기 데이터를 판독할 메모리 셀(11)의 워드 라인에 인가하여 상기 데이터를 판독할 메모리 셀을 스트로빙하는 단계; 제4 순방향 전압(V4)을 기반으로 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인을 스트로빙하여 상기 데이터를 판독할 메모리 셀의 데이터를 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인으로부터 출력하는 단계를 포함한다. 본 실시예에서, 상기 제3 순방향 전압(V3)은 전원 전압으로 설정되고, 메모리 셀이 도통되는 임의의 전압값은 모두 본 발명에 적용 가능하되 본 실시예에 제한되지 않는다. 상기 제4 순방향 전압(V4)은 1.2V~1.6V으로 설정된다.
일례로, 도 4 및 도5에 도시된 바와 같이 본 실시예에서 상기 NOR 플래시 메모리의 데이터 판독 방법은 실시예1에 따른 NOR 플래시 메모리 회로(1)에 의해 구현된다. "판독"동작을 수행할 경우 미리 정해진 규칙에 따라, 우선 상기 소스 단자 전압 선택 유닛(12)을 기반으로 상기 NOR 메모리 어레이(11)에서 각각의 메모리 셀의 소스(CS)를 접지(GND)시키고, 각각의 메모리 셀의 웰 전극(P웰)은 상기 웰 전압 선택 유닛(13)을 거쳐 접지(GND)된다. 그리고 상기 비트 라인 스트로브 유닛(15)을 기반으로 상기 아날로그 전압 발생 유닛(17)에 의해 발생된 제3 순방향 전압(V3)을 대응되는 비트 라인으로 출력하여 상기 아날로그 전압 발생 유닛(17)에 의해 발생된 제4 순방향 전압(V4)을 기반으로 상기 워드 라인 스트로브 유닛(14)에 의해 대응되는 워드 라인을 스트로빙한다. 메모리 셀은 상술한 바와 같은 시간 순서에 따라 대응되는 전압값을 부여, 즉 "판독"동작을 수행할 수 있다.
실시예4
도 6 및 도 7에 도시된 바와 같이, 본 실시예는 NOR 플래시 메모리의 데이터 소거 방법이 제공된다. 상기 NOR 플래시 메모리의 데이터 소거 방법은,
제5 순방향 전압(V5)을 NOR 플래시 메모리 어레이(11)에서 각각의 메모리 셀의 소스 및 웰 전극에 인가하는 단계; 상기 NOR 플래시 메모리 어레이에서 상기 데이터를 소거할 메모리 셀이 위치된 비트 라인을 플로팅하는 단계;상기 데이터를 소거할 메모리 셀이 위치된 워드 라인을 스트로빙하고 역방향 전압(-V)을 상기 데이터를 소거할 메모리 셀이 위치된 워드 라인에 인가하여 상기 데이터를 소거할 메모리 셀에서 데이터를 소거하는 단계를 포함한다. 본 실시예에서, 상기 제5 순방향 전압(V5)은 7V~12V으로 설정되고, 상기 역방향 전압(-V)은 -7V~-12V로 설정된다.
일례로, 도6 및 도 7에 도시된 바와 같이 본 실시예에서, 상기 NOR 플래시 메모리의 데이터 소거 방법은 실시예1에 따른 NOR 플래시 메모리 회로(1)에 의해 구현된다."소거"동작을 수행할 경우 미리 정해진 규칙에 따라, 우선 상기 아날로그 전압 발생 유닛(17)에 의해 발생된 제5순방향 전압(V5)을 상기 소스 단자 전압 선택 유닛(12) 및 상기 웰 전압 선택 유닛(13)을 통하여 소스 및 웰 전극으로 전달한다. 그리고 상기 비트 라인 스트로브 유닛(15)을 기반으로 상기 NOR 메모리 어레이(11)에서 데이터 소거될 메모리 셀이 위치된 비트 라인을 플로팅（Floating）하도록 한다. 마지막으로 상기 워드 라인 스트로브 유닛(14)을 기반으로 상기 아날로그 전압 발생 유닛(17)에 의해 발생된 역방향 전압(-V)을 대응되는 워드 라인으로 전달한다. 메모리 셀은 상술한 바와 같은 시간 순서에 따라 대응되는 전압값을 부여, 즉 "소거"동작을 수행할 수 있다.
본 발명은 3차 전자의 충돌 원리를 기반으로 하여 동시에 횡방향 전계 및 종방향 전계를 발생시켜 유효 채널 길이를 줄일 수 있고 메모리의 면적을 줄일 수 있으며 전력 소비를 줄이고 효율을 향상시킬 수 있다.
상기를 종합해보면 본 발명은 NOR 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법을 제공하는 것으로,NOR 메모리 어레이，소스 단자 전압 선택 유닛，웰 전압 선택 유닛，워드 라인 스트로브 유닛，비트 라인 스트로브 유닛，데이터 판독 유닛 및 아날로그 전압 발생 유닛을 포함한다. 데이터를 기입할 경우, NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 플로팅시키고 웰 전극을 접지시킨다. 상기 NOR 플래시 메모리 어레이에서 데이터를 기입할 메모리 셀이 위치된 비트 라인을 스트로빙하고 제1 순방향 전압을 데이터를 기입할 메모리 셀의 비트 라인에 인가한다. 상기 데이터를 기입할 메모리 셀이 위치된 워드 라인을 스트로빙하고 제2 순방향 전압을 상기 데이터를 기입할 메모리 셀의 워드 라인에 인가함으로써 데이터의 기입이 이루어진다. 데이터를 판독할 경우, NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 접지시키고 웰 전극을 접지시킨다. 상기 NOR 플래시 메모리 어레이에서 데이터를 판독할 메모리 셀의 워드 라인을 스트로빙하고 제3 순방향 전압을 상기 데이터를 판독할 메모리 셀의 워드 라인에 인가함으로써 상기 데이터 판독할 메모리 셀을 스트로빙한다. 제4 순방향 전압을 기반으로 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인을 스트로빙하여 상기 데이터를 판독할 메모리 셀의 데이터를 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인으로부터 출력한다. 데이터를 소거할 경우, 제5 순방향 전압을 NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스 및 웰 전극에 인가한다. 상기 NOR 플래시 메모리 어레이에서 데이터를 소거할 메모리 셀이 위치된 비트 라인을 스트로빙하고 상기 데이터를 소거할 메모리 셀이 위치된 비트 라인을 플로팅시킨다. 상기 데이터를 소거할 메모리 셀이 위치된 워드 라인을 스트로빙하고 역방향 전압을 상기 데이터를 소거할 메모리 셀이 위치된 워드 라인에 인가함으로써 상기 데이터를 소거할 메모리 셀의 데이터를 소거한다. 본 발명에 따른 NOR 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법은 동작 단계를 개선하여 최적화함으로써 데이터 판독, 기입 및 소거를 위한 효과적이고 편리한 동작 조건에 대한 지원을 제공하여 메모리 셀의 유효 채널 길이를 줄일 수 있으므로 메모리 면적을 줄이는 동시에 효율을 향상시키며 전력 소비를 줄일 수 있다. 따라서 본 발명은 기존 기술의 여러 단점을 극복하여 높은 산업 이용 가치를 가질 수 있다.
상기 실시예는 단지 본 발명의 원리 및 효과를 설명할 뿐 본 발명을 한정하려는 의도는 아니다. 본 기술을 잘 아는 자라면 본 발명의 사상과 범위를 벗어나지 않고 전술한 실시예를 수정하거나 변경할 수 있다. 따라서, 본 발명이 속하는 기술분야에 통상의 지식을 가진 자라면 본 발명에 의해 개시된 사상을 벗어나지 않고 이루어진 모든 동등한 수정 또는 변경은 여전히 본 발명의 청구 범위에 포함되어야 하는 것으로 이해할 수 있다.
1: NOR 플래시 메모리 회로
11: NOR 메모리 어레이
12: 소스 단자 전압 선택 유닛
13: 웰 전압 선택 유닛
14: 워드 라인 스트로브 유닛
15: 비트 라인 스트로브 유닛
16: 데이터 판독 유닛
17: 아날로그 전압 발생 유닛

Claims (11)

  1. 적어도, NOR 메모리 어레이, 소스 단자 전압 선택 유닛, 웰 전압 선택 유닛, 워드 라인 스트로브 유닛, 비트 라인 스트로브 유닛, 데이터 판독 유닛 및 아날로그 전압 발생 유닛을 포함하고,
    상기 소스 단자 전압 선택 유닛은 상기 NOR 메모리 어레이에서 각각의 메모리 셀의 소스 단자 전압을 설정하기 위한 것으로, 상기 NOR 메모리 어레이의 소스 라인과 연결되며,
    상기 웰 전압 선택 유닛은 각각의 메모리 셀의 웰 전압을 설정하기 위한 것으로, 상기 NOR 메모리 어레이에서 각각의 메모리 셀의 웰 전극과 연결되고,
    상기 워드 라인 스트로브 유닛은 상기 NOR 메모리 어레이의 워드 라인을 스트로빙하기 위한 것으로, 상기 NOR 메모리 어레이의 각각의 워드 라인과 연결되며,
    상기 비트 라인 스트로브 유닛은 상기 NOR 메모리 어레이의 비트 라인을 스트로빙하기 위한 것으로, 상기 NOR 메모리 어레이의 각각의 비트 라인과 연결되고,
    상기 데이터 판독 유닛은 상기 비트 라인 스트로브 유닛에서 출력된 데이터를 판독하기 위하여 상기 비트 라인 스트로브 유닛의 출력단과 연결되며,
    상기 아날로그 전압 발생 유닛은 상기 NOR 메모리 어레이를 제어하여 데이터의 기입, 판독 및 소거를 수행할 수 있도록 순방향 전압 및 역방향 전압을 발생하기 위한 것으로, 상기 소스 단자 전압 선택 유닛, 상기 웰 전압 선택 유닛, 상기 워드 라인 스트로브 유닛, 상기 비트 라인 스트로브 유닛 및 상기 데이터 판독 유닛의 출력단과 연결되는 것을 특징으로 하는 NOR 플래시 메모리 회로.
  2. 청구항 1에 있어서,
    상기 NOR 메모리 어레이는 m행 n열의 메모리 셀을 포함하여, 동일한 행에서 각각의 메모리 셀의 게이트에 동일한 워드 라인이 연결되고, 동일한 열에서 각각의 메모리 셀의 드레인에 동일한 비트 라인이 연결되며，서로 인접되는 2개의 열의 메모리 셀의 소스는 동일한 소스 라인에 연결되어 각각의 소스 라인에 동일한 신호가 연결되며, 여기서 m, n은 0보다 큰 자연수인 것을 특징으로 하는 NOR 플래시 메모리 회로.
  3. 적어도,
    NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 플로팅시키고 웰 전극을 접지시키는 단계;
    상기 NOR 플래시 메모리 어레이에서 데이터를 기입할 메모리 셀이 위치된 비트 라인을 스트로빙하고 제1 순방향 전압을 상기 데이터를 기입할 메모리 셀의 비트 라인에 인가하는 단계;
    상기 데이터를 기입할 메모리 셀이 위치된 워드 라인을 스트로빙하고，제2 순방향 전압을 상기 데이터를 기입할 메모리 셀의 워드 라인에 인가함으로써 데이터의 기입이 이루어지는 단계를 포함하는 것을 특징으로 하는 NOR 플래시 메모리의 데이터 기입 방법.
  4. 청구항 3에 있어서,
    상기 제1 순방향 전압은 4V이상인 것을 특징으로 하는 NOR 플래시 메모리의 데이터 기입 방법.
  5. 청구항 3에 있어서,
    상기 제2 순방향 전압은 7V~12V로 설정되는 것을 특징으로 하는 NOR 플래시 메모리의 데이터 기입 방법.
  6. 적어도,
    NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스를 접지시키고 웰 전극을 접지시키는 단계;
    상기 NOR 플래시 메모리 어레이에서 데이터를 판독할 메모리 셀의 워드 라인을 스트로빙하고 제3 순방향 전압을 상기 데이터를 판독할 메모리 셀의 워드 라인에 인가시켜 상기 데이터를 판독할 메모리 셀을 스트로빙하는 단계;
    제4 순방향 전압을 기반으로 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인을 스트로빙하여 상기 데이터를 판독할 메모리 셀의 데이터를 상기 데이터를 판독할 메모리 셀이 위치된 비트 라인으로부터 출력하는 단계를 포함하는 것을 특징으로 하는 NOR 플래시 메모리의 데이터 판독 방법.
  7. 청구항 6에 있어서,
    상기 제3 순방향 전압은 전원 전압인 것을 특징으로 하는 NOR 플래시 메모리의 데이터 판독 방법.
  8. 청구항 6에 있어서,
    상기 제4 순방향 전압은 1.2V-1.6V으로 설정되는 것을 특징으로 하는 NOR 플래시 메모리의 데이터 판독 방법.
  9. 적어도,
    제5 순방향 전압을 NOR 플래시 메모리 어레이에서 각각의 메모리 셀의 소스 및 웰 전극에 인가하는 단계;
    상기 NOR 플래시 메모리 어레이에서 데이터를 소거할 메모리 셀이 위치된 비트 라인을 스트로빙하고 상기 데이터를 소거할 메모리 셀이 위치된 비트 라인을 플로팅시키는 단계;
    상기 데이터를 소거할 메모리 셀이 위치된 워드 라인을 스트로빙하고 역방향 전압을 상기 데이터를 소거할 메모리 셀이 위치된 워드 라인에 인가하여 상기 데이터를 소거할 메모리 셀에서 데이터를 소거하는 단계를 포함하는 것을 특징으로 하는 NOR 플래시 메모리의 데이터 소거 방법.
  10. 청구항 9에 있어서,
    상기 제5 순방향 전압은 7V~12V으로 설정되는 것을 특징으로 하는 NOR 플래시 메모리의 데이터 소거 방법.
  11. 청구항 9에 있어서,
    상기 역방향 전압은 -7V~-12V로 설정되는 것을 특징으로 하는 NOR 플래시 메모리의 데이터 소거 방법.
KR1020200147547A 2020-09-11 2020-11-06 Nor 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법 KR102407689B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202010954320.6 2020-09-11
CN202010954320 2020-09-11
CN202010986623.6A CN112201291B (zh) 2020-09-11 2020-09-18 Nor闪存电路及数据写入方法
CN202010986623.6 2020-09-18

Publications (2)

Publication Number Publication Date
KR20220034627A true KR20220034627A (ko) 2022-03-18
KR102407689B1 KR102407689B1 (ko) 2022-06-13

Family

ID=74015539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147547A KR102407689B1 (ko) 2020-09-11 2020-11-06 Nor 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법

Country Status (5)

Country Link
US (1) US11398278B2 (ko)
JP (1) JP6847295B1 (ko)
KR (1) KR102407689B1 (ko)
CN (1) CN112201291B (ko)
TW (1) TWI774473B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113470718A (zh) * 2021-06-30 2021-10-01 芯天下技术股份有限公司 一种闪存结构、擦除方法、装置和电子设备
CN113793633B (zh) 2021-09-02 2022-12-20 中天弘宇集成电路有限责任公司 电子设备、存储单元的过擦除检测及消除方法
CN113921065A (zh) * 2021-09-30 2022-01-11 中天弘宇集成电路有限责任公司 存储器的编程方法
CN116665739B (zh) * 2023-04-18 2024-03-29 中天弘宇集成电路有限责任公司 存储器、闪存的数据写入电路及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558004B1 (ko) * 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
KR101035355B1 (ko) * 2002-02-27 2011-05-20 쌘디스크 코포레이션 비 휘발성 메모리의 프로그램 및 판독 교란을 감소시키기위한 작동 기법
KR101393133B1 (ko) * 2011-05-23 2014-05-08 플래시 실리콘, 인코포레이션 필드 측 서브-비트라인 ｎｏｒ 플래쉬 어레이 및 이를 제조하는 방법
US9082490B2 (en) * 2013-06-18 2015-07-14 Flashsilicon Incorporation Ultra-low power programming method for N-channel semiconductor non-volatile memory
US9589652B1 (en) * 2015-09-24 2017-03-07 Cypress Semiconductor Corporation Asymmetric pass field-effect transistor for non-volatile memory
KR20180040479A (ko) * 2016-10-12 2018-04-20 페가수스 세미컨덕터(베이징) 씨오., 엘티디 필드 서브-비트라인 nor 플래쉬 어레이

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
KR100784863B1 (ko) * 2006-11-23 2007-12-14 삼성전자주식회사 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것의 프로그램 방법
KR20120121170A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
CN102436849B (zh) * 2011-12-02 2015-03-11 南京大学 一种局部俘获型快闪存储器实现多值/多位存储的操作方法
US9177644B2 (en) * 2012-08-15 2015-11-03 Aplus Flash Technology, Inc. Low-voltage fast-write PMOS NVSRAM cell
KR102139323B1 (ko) * 2014-02-03 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102324797B1 (ko) * 2015-09-17 2021-11-11 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US10269440B2 (en) * 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035355B1 (ko) * 2002-02-27 2011-05-20 쌘디스크 코포레이션 비 휘발성 메모리의 프로그램 및 판독 교란을 감소시키기위한 작동 기법
KR100558004B1 (ko) * 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
KR101393133B1 (ko) * 2011-05-23 2014-05-08 플래시 실리콘, 인코포레이션 필드 측 서브-비트라인 ｎｏｒ 플래쉬 어레이 및 이를 제조하는 방법
US9082490B2 (en) * 2013-06-18 2015-07-14 Flashsilicon Incorporation Ultra-low power programming method for N-channel semiconductor non-volatile memory
US9589652B1 (en) * 2015-09-24 2017-03-07 Cypress Semiconductor Corporation Asymmetric pass field-effect transistor for non-volatile memory
CN108028061A (zh) * 2015-09-24 2018-05-11 赛普拉斯半导体公司 非易失性存储器的非对称传输场效应晶体管
KR20180040479A (ko) * 2016-10-12 2018-04-20 페가수스 세미컨덕터(베이징) 씨오., 엘티디 필드 서브-비트라인 nor 플래쉬 어레이

Also Published As

Publication number Publication date
TW202211241A (zh) 2022-03-16
JP6847295B1 (ja) 2021-03-24
US20220084602A1 (en) 2022-03-17
KR102407689B1 (ko) 2022-06-13
US11398278B2 (en) 2022-07-26
TWI774473B (zh) 2022-08-11
CN112201291A (zh) 2021-01-08
CN112201291B (zh) 2021-08-17
JP2022047462A (ja) 2022-03-24

Similar Documents

Publication Publication Date Title
KR102407689B1 (ko) Nor 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법
JP2016157494A (ja) 半導体記憶装置
KR20130125711A (ko) 반도체 기억 장치 및 그 구동 방법
CN103177758B (zh) 半导体存储装置
CN115910129A (zh) 非易失性存储器和电子装置
US7630242B2 (en) Nonvolatile semiconductor memory device
CN109102834B (zh) 用于闪存页编程的数据锁存电路、页数据锁存器及方法
US8873312B2 (en) Decoder circuit of semiconductor storage device
CN107799146B (zh) 存储器阵列及其读、编程、擦除操作方法
US6813186B2 (en) Nonvolatile semiconductor memory device
JP2012164400A (ja) 半導体記憶装置及びその高電圧制御方法
CN108206039B (zh) 存储器装置与其相关的控制方法
US9747989B1 (en) Memory device and control method thereof
KR101766972B1 (ko) 메모리 동작용 시스템, 디바이스 및 방법
KR102274846B1 (ko) 3d nand 플래시 메모리 프로그래밍 방법
JP6838193B1 (ja) Ｎａｎｄ型フラッシュメモリのプログラミング方法
WO2022126368A1 (en) Architecture and method for nand memory operation
CN107170481B (zh) 一种三维存储器适应性操作装置以及方法
US7420845B2 (en) High-endurance memory device
JP2024043943A (ja) 記憶装置
JP5466729B2 (ja) 不揮発性半導体記憶装置
KR19990005910A (ko) 플레쉬 메모리 장치
JP2023036514A (ja) 電子機器、メモリセルの過剰消去検出及び除去方法
CN1521759A (zh) 使用于存储器单元电路的数据感应方法
KR20060056486A (ko) 불휘발성 반도체 메모리 장치의 프로그램 비트 스캔표시회로

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant