JP2023036514A - 電子機器、メモリセルの過剰消去検出及び除去方法 - Google Patents

電子機器、メモリセルの過剰消去検出及び除去方法 Download PDF

Info

Publication number
JP2023036514A
JP2023036514A JP2022082206A JP2022082206A JP2023036514A JP 2023036514 A JP2023036514 A JP 2023036514A JP 2022082206 A JP2022082206 A JP 2022082206A JP 2022082206 A JP2022082206 A JP 2022082206A JP 2023036514 A JP2023036514 A JP 2023036514A
Authority
JP
Japan
Prior art keywords
memory cell
voltage
detected
over
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022082206A
Other languages
English (en)
Other versions
JP7223900B1 (ja
Inventor
虹 聶
Hong Nie
英 孫
Ying Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Flash Co Ltd
Original Assignee
China Flash Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Flash Co Ltd filed Critical China Flash Co Ltd
Application granted granted Critical
Publication of JP7223900B1 publication Critical patent/JP7223900B1/ja
Publication of JP2023036514A publication Critical patent/JP2023036514A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Storage Device Security (AREA)
  • Dram (AREA)

Abstract

【課題】メモリの正常動作を保証する電子機器、メモリセルの過剰消去検出及び除去方法を提供する。【解決手段】方法は、指定領域に対して消去動作を行う。そして、消去動作の完了後に、選択された全ての領域内のメモリセルを順次に選択して、閾値電圧が正常消去時の閾値電圧よりも小さいか否かを検出し、小さい場合には、閾値電圧が正常分布範囲内になるまで、当該選択されたメモリセルに対しソフト書き込み動作を複数回行う。そして、次のメモリセルを選択して過剰消去状態の検出及び除去を行う。【効果】メモリセルの過剰消去状態を効果的に検出して除去することが可能であり、且つ、ソフト書き込み動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。【選択図】図１

Description

本発明は、半導体メモリの技術分野に関し、特に、電子機器、メモリセルの過剰消去検出及び除去方法に関する。
従来のメモリは、書き込み／消去動作時に、強電場の電位を利用してメモリセルの消去を実現しており、消去に要する時間は、プログラミング時や読み取り時に比べて継続時間が長い。また、いずれかのメモリセルの消去に失敗した場合には、再び強電場を付与して２回又は複数回の消去を行う必要がある。このように、１回の動作で複数回の消去が行われたメモリセルでは、閾値電圧が正常消去時の閾値電圧よりも低下する場合があり、この状態を過剰消去状態と称する。過剰消去状態は、メモリの正常動作に直接的な影響を及ぼす。
そこで、如何にして過剰消去状態を識別して除去し、メモリの正常動作を保証するかが、当業者にとって早急に解決すべき課題の一つとなっている。
上述した従来技術の欠点に鑑みて、本発明の目的は、メモリの過剰消去状態が正常動作に影響を及ぼすという従来技術の課題を解決するために、電子機器、メモリセルの過剰消去検出及び除去方法を提供することである。
上記の目的及びその他関連の目的を実現するために、本発明は、メモリセルの過剰消去検出及び除去方法を提供する。前記メモリセルの過剰消去検出及び除去方法は、少なくともステップＳ１、ステップＳ２、ステップＳ３、ステップＳ４及びステップＳ５を含む。
ステップＳ１において、メモリ内のメモリセルに対し消去動作を行う。
ステップＳ２において、検出対象のメモリセルとして１つのメモリセルを選択し、前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３を実行する。
ステップＳ３において、前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値を上昇させる。
ステップＳ４において、再び前記検出対象のメモリセルの閾値を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻る。
ステップＳ５において、全ての検出対象のメモリセルの過剰消去検出及び除去が完了するまで、次のメモリセルを選択してステップＳ２に戻る。
選択的に、前記メモリはＮＯＲフラッシュである。
選択的に、ステップＳ２及びステップＳ４において、選択された前記検出対象のメモリセルのワード線に第１正電圧を印加し、ビット線に第２正電圧を印加し、ソースを０Ｖの電圧につなぐ。また、未選択のメモリセルのワード線に負電圧を印加し、ビット線を０Ｖの電圧につなぎ、ソースを０Ｖの電圧につなぐ。
より選択的に、前記第１正電圧は０．２～２Ｖに設定され、前記第２正電圧は０．７～１．１Ｖに設定され、前記負電圧は－２～－１Ｖに設定される。
選択的に、ステップＳ３において、選択された前記検出対象のメモリセルのワード線に第３正電圧を印加し、ビット線に第４正電圧を印加し、ソースをフローティングとする。前記第３正電圧はプログラミング動作時のワード線電圧よりも小さく、前記第４正電圧はプログラミング動作時のビット線電圧である。また、未選択のメモリセルのワード線、ビット線及びソースをいずれも０Ｖの電圧につなぐ。
より選択的に、前記第３正電圧は１～３Ｖに設定され、前記第４正電圧は７～９Ｖに設定される。
より選択的に、前記予め定められた閾値範囲は０～２．５Ｖに設定される。
上記の目的及びその他関連の目的を実現するために、本発明は電子機器を提供する。前記電子機器は、命令レジスタ及びプロセッサを少なくとも含む。
前記命令レジスタと前記プロセッサは互いに通信接続する。前記命令レジスタにはコンピュータ命令が記憶されており、前記プロセッサは、前記コンピュータ命令を実行することで、上記メモリセルの過剰消去検出及び除去方法を実行する。
上述したように、本発明の電子機器、メモリセルの過剰消去検出及び除去方法は、以下の有益な効果を有する。
本発明の電子機器、メモリセルの過剰消去検出及び除去方法によれば、メモリセルの過剰消去状態を効果的に検出して除去することが可能である。且つ、ソフト書き込み動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。
本発明におけるメモリセルの過剰消去検出及び除去方法のフローチャートを示す。 本発明における過剰消去状態の検出の概略原理図を示す。 本発明における過剰消去状態の除去の概略原理図を示す。 本発明における電子機器の概略構造図を示す。
以下に、特定の具体的実施例によって本発明の実施形態につき説明する。なお、当業者であれば、本明細書に開示した内容から本発明のその他の利点及び効果を容易に理解可能である。更に、本発明は、その他の異なる具体的実施形態によっても実施又は応用が可能である。また、本明細書における各詳細事項は、視点及び応用の違いに応じて、本発明の精神を逸脱しないことを前提に各種の補足又は変形が可能である。
図１～図４を参照する。説明すべき点として、本実施例で提供する図面は概略的に本発明の基本思想を説明しているにすぎない。図面には本発明に関連するアセンブリのみを示しているが、実際に実施する際のアセンブリの数、形状及びサイズに基づき記載しているわけではない。実際に実施する際の各アセンブリの形態、数量及び比率は任意に変更してもよく、且つ、アセンブリのレイアウトや形態がより複雑になることもある。
〔実施例１〕
図１に示すように、本実施例は、メモリセルの過剰消去検出及び除去方法を提供する。前記メモリセルの過剰消去検出及び除去方法は、ステップＳ１、ステップＳ２、ステップＳ３、ステップＳ４及びステップＳ５を含む。
ステップＳ１において、メモリ内のメモリセルに対し消去動作を行う。
具体的には、メモリを提供する。一例として、前記メモリはＮＯＲフラッシュである。実際に使用する際には、本実施例に限らず、過剰消去状態が存在する任意のメモリが本発明に適用される。前記メモリは、消去命令を受け付けると、前記メモリ内の指定領域のメモリセルに対し消去動作を行う。且つ、必要に応じて消去動作を１回、２回又は複数回とすることで、指定領域内のメモリセル全てについて消去を完了するよう保証する。一例として、前記メモリセルのゲート（ワード線）に負バイアス電圧を印加し、基板に高電圧を印加することで、浮遊ゲート内に蓄積されていた電子がＦＮトンネルの原理に従って浮遊ゲートから基板に進入し、消去動作を１回完了する。実際の応用においては、本実施例の電圧印加方式に限らず、消去動作を実現可能な任意の方式が本発明に適用される。
説明すべき点として、前記消去動作は、指定領域全体のメモリセルに対して同時に行ってもよいし、前記指定領域内の一部のメモリセルを選択し、分割して行ってもよいし、前記指定領域内のメモリセルに対し１つずつ行ってもよい。これらは実際の必要性に応じて設定すればよいが、ここでは逐一詳述しない。
ステップＳ２において、検出対象のメモリセルとして１つのメモリセルを選択し、前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３を実行する。
具体的には、消去動作の完了後、前記指定領域内のメモリセルを１つずつ選択して過剰消去状態を検出し、前記検出対象のメモリセルの閾値電圧と予め定められた閾値電圧との関係を取得する。そして、前記検出対象のメモリセルの閾値電圧が予め定められた閾値範囲内であれば、前記検出対象のメモリセルは過剰消去でないと判定する。一方、前記検出対象のメモリセルの閾値電圧が前記予め定められた閾値範囲の下限よりも小さければ、前記検出対象のメモリセルが過剰消去であると判定する。一例として、前記予め定められた閾値範囲は０～２．５Ｖに設定される。ただし、本実施例に限らず、実際に使用する際には、デバイスの特性に応じて前記予め定められた閾値範囲を取得すればよい。
より具体的には、図２に示すように、選択された前記検出対象のメモリセルのワード線に第１正電圧を印加し、ビット線に第２正電圧を印加し、ソースを０Ｖの電圧につなぎ、基板を０Ｖの電圧につなぐ。次に、前記検出対象のメモリセルのドレイン電流を読み取って、電流の出力がない場合（０を読み出した場合）には前記検出対象のメモリセルが過剰消去でないと判定する。一方、電流出力がある場合（１を読み出した場合）には、前記検出対象のメモリセルが過剰消去であると判定する。本実施例において、前記第１正電圧は０．２～２Ｖに設定される。一例として、前記第１正電圧は１Ｖに設定される。また、前記第２正電圧は０．７～１．１Ｖに設定される。一例として、前記第２正電圧は０．９Ｖに設定される。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧及びビット線電圧を選択可能であり、前記検出対象のメモリセルをゲーティングして、前記検出対象のメモリセルの閾値電圧と予め定められた閾値電圧との関係を判断できればよい。
より具体的には、図２に示すように、未選択のメモリセルのワード線に負電圧を印加し、ビット線を０Ｖの電圧につなぎ、ソースを０Ｖの電圧につなぎ、基板を０Ｖの電圧につなぐ。本実施例において、前記負電圧は－２～－１Ｖに設定される。一例として、前記負電圧は－２Ｖに設定される。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧及びビット線電圧を選択可能であり、選択された前記検出対象のメモリセルの過剰消去検出に未選択のメモリセルが影響を及ぼさないよう保証できればよい。
ステップＳ３において、前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値を上昇させる。
具体的に、ステップＳ２で前記検出対象のメモリセルが過剰消去状態である旨を検出した場合には、前記検出対象のメモリセルの過剰消去状態を除去する。
より具体的には、図３に示すように、選択された前記検出対象のメモリセルのワード線に第３正電圧を印加し、ビット線に第４正電圧を印加し、ソースをフローティングとし、基板を０Ｖの電圧又は負電圧（一例として、負圧は－３．５Ｖ以上）につなぐ。前記第３正電圧は、プログラミング動作時のワード線電圧よりも小さく（一例として、前記プログラミング動作時のワード線電圧は４．３～５Ｖとする）。前記第４正電圧は、プログラミング動作時のビット線電圧である（一例として、前記プログラミング動作時のビット線電圧は７～９Ｖとする）。このとき、電場の作用によって、一次電子がドレインに衝突することで正孔が得られ、正孔が基板に衝突して二次電子が発生する。そして、二次電子が浮遊ゲートに進入することで、前記検出対象のメモリセルの閾値電圧が増大する。本実施例において、前記第３正電圧は１～３Ｖに設定される。一例として、前記第３正電圧は２Ｖに設定される。また、前記第４正電圧は７～９Ｖに設定される。一例として、前記第４正電圧は８Ｖに設定される。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧及びビット線電圧を選択可能であり、前記検出対象のメモリセルをゲーティングして、前記検出対象のメモリセルの閾値電圧を上昇させることでソフト書き込み動作を実現できればよい。
より具体的には、図３に示すように、未選択のメモリセルのワード線、ビット線及びソースをいずれも０Ｖの電圧につなぎ、基板を０Ｖの電圧につなぐ。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧、ビット線電圧及びソース電圧を選択可能であり、選択された前記検出対象のメモリセルの過剰消去除去に未選択のメモリセルが影響を及ぼさないよう保証できればよい。
ステップＳ４において、再び前記検出対象のメモリセルの閾値を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻る。
具体的には、ステップＳ２の過剰消去状態を検出する方法を使用して、ステップＳ３でソフト書き込み動作を行った検出対象のメモリセルについて過剰消去状態の検出を行うが、ここでは逐一詳述しない。
具体的には、前記検出対象のメモリセルの閾値が予め定められた閾値範囲内となるまでステップＳ３及びステップＳ４を繰り返し実行する。
ステップＳ５において、全ての検出対象のメモリセルの過剰消去検出及び除去が完了するまで、次のメモリセルを選択してステップＳ２に戻る。
具体的には、現在の検出対象のメモリセルの過剰消去検出及び除去（過剰消去が存在しない場合には除去不要である）が完了したあと、検出対象のメモリセルとして次のメモリセル選択し、過剰消去の検出を行う。そして、過剰消去状態であれば、残りのメモリセルを選択することなく、更に除去を行う。このようにして、前記指定領域内の各メモリセルの過剰消去状態の検出及び除去を１つずつ完了させる。
本発明におけるメモリセルの過剰消去検出及び除去方法によれば、メモリセルの過剰消去状態を効果的に検出し、検出に成功したあと、そのメモリセルを正常な閾値電圧に回復させることで過剰消去状態を除去可能なため、メモリの正常動作が保証される。且つ、過剰消去状態の除去動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。
〔実施例２〕
図４に示すように、本実施例は電子機器を提供する。当該機器は、プロセッサ１及び命令レジスタ２を含み得る。前記プロセッサ１及び前記命令レジスタ２は、バス又はその他の方式によって、通信インターフェースを介して互いに接続可能である。
具体的に、前記プロセッサ１は、例えば、中央処理装置又はデジタルシグナルプロセッサなど、情報処理機能を備える任意のタイプの使用可能なデバイスとすることができ、前記命令レジスタ２に記憶されているコンピュータ命令を実行することで、実施例１に記載したメモリセルの過剰消去検出及び除去方法を実現するために用いられる。また、前記命令レジスタ２は、前記プロセッサ１に接続され、前記プロセッサ１が実行可能な命令を記憶するための各種の使用可能な記憶媒体とすることができる。
以上述べたように、本発明は、電子機器、メモリセルの過剰消去検出及び除去方法を提供する。メモリは、消去命令を受け付けると、指定領域に対する消去動作を開始する。そして、消去動作の完了後に、選択された全ての領域内のメモリセルを１つずつ選択して、閾値電圧が正常消去時の閾値電圧よりも小さいか否かを検出し、小さくない場合には、次のメモリセルを選択して過剰消去状態の検出を行う。一方、小さい場合には、当該選択されたメモリセルに対しソフト書き込み動作を行う。これは、その閾値電圧を正常消去後の閾値電圧の分布範囲内まで上昇させることが目的である。また、ソフト書き込み動作後には、再び過剰消去状態の検出ステップを行って、閾値電圧が正常分布範囲内か否かを検出する必要がある。そして、正常分布範囲内でない場合には、再びソフト書き込み動作を行う必要があるが、正常分布範囲内であれば、次のメモリセルを選択して過剰消去状態の検出を行う。以上を、選択された全ての消去済みメモリセルの閾値電圧が正常な閾値電圧の分布範囲内となるまで行う。本発明は、メモリセルの過剰消去状態を効果的に検出して除去することが可能である。且つ、ソフト書き込み動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。従って、本発明は、従来技術における各種の欠点を効果的に解消しており、高度な産業上の利用価値を有する。
上記の実施例は、本発明の原理と効果を例示的に説明するものにすぎず、本発明を制限するものではない。本技術を熟知する者であれば、本発明の精神及び範疇を逸脱しないことを前提に、上記の実施例を補足又は変更することが可能である。従って、当業者が本発明で開示した精神及び技術思想を逸脱することなく完了するあらゆる等価の補足又は変形は、依然として本発明の請求項によりカバーされる。
１ プロセッサ
２ 命令レジスタ
ステップＳ３において、前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値電圧を上昇させる。
ステップＳ４において、再び前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻る。
ステップＳ３において、前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値電圧を上昇させる。
ステップＳ４において、再び前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻る。

Claims (8)

  1. メモリセルの過剰消去検出及び除去方法であって、
    メモリ内のメモリセルに対し消去動作を行うステップＳ１と、
    検出対象のメモリセルとして１つのメモリセルを選択し、前記検出対象のメモリセルの閾値電圧を検出し、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３を実行するステップＳ２と、
    前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値を上昇させるステップＳ３と、
    再び前記検出対象のメモリセルの閾値を検出し、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻るステップＳ４と、
    全ての検出対象のメモリセルの過剰消去検出及び除去が完了するまで、次のメモリセルを選択してステップＳ２に戻るステップＳ５と、を少なくとも含むことを特徴とするメモリセルの過剰消去検出及び除去方法。
  2. 前記メモリはＮＯＲフラッシュであることを特徴とする請求項１に記載のメモリセルの過剰消去検出及び除去方法。
  3. ステップＳ２及びステップＳ４において、選択された前記検出対象のメモリセルのワード線に第１正電圧を印加し、ビット線に第２正電圧を印加し、ソースを０Ｖの電圧につなぎ、未選択のメモリセルのワード線に負電圧を印加し、ビット線を０Ｖの電圧につなぎ、ソースを０Ｖの電圧につなぐことを特徴とする請求項１に記載のメモリセルの過剰消去検出及び除去方法。
  4. 前記第１正電圧は０．２～２Ｖに設定され、前記第２正電圧は０．７～１．１Ｖに設定され、前記負電圧は－２～－１Ｖに設定されることを特徴とする請求項３に記載のメモリセルの過剰消去検出及び除去方法。
  5. ステップＳ３において、選択された前記検出対象のメモリセルのワード線に第３正電圧を印加し、ビット線に第４正電圧を印加し、ソースをフローティングとし、前記第３正電圧はプログラミング動作時のワード線電圧よりも小さく、前記第４正電圧はプログラミング動作時のビット線電圧であり、未選択のメモリセルのワード線、ビット線及びソースをいずれも０Ｖの電圧につなぐことを特徴とする請求項１に記載のメモリセルの過剰消去検出及び除去方法。
  6. 前記第３正電圧は１～３Ｖに設定され、前記第４正電圧は７～９Ｖに設定されることを特徴とする請求項５に記載のメモリセルの過剰消去検出及び除去方法。
  7. 前記予め定められた閾値範囲は０～２．５Ｖに設定されることを特徴とする請求項１から請求項６のいずれか１項に記載のメモリセルの過剰消去検出及び除去方法。
  8. 命令レジスタ及びプロセッサを少なくとも含む電子機器であって、
    前記命令レジスタと前記プロセッサは互いに通信接続し、前記命令レジスタにはコンピュータ命令が記憶されており、前記プロセッサは、前記コンピュータ命令を実行することで、請求項１から請求項７のいずれか１項に記載のメモリセルの過剰消去検出及び除去方法を実行することを特徴とする電子機器。
JP2022082206A 2021-09-02 2022-05-19 電子機器、メモリセルの過剰消去検出及び除去方法 Active JP7223900B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111026432.6A CN113793633B (zh) 2021-09-02 2021-09-02 电子设备、存储单元的过擦除检测及消除方法
CN202111026432.6 2021-09-02

Publications (2)

Publication Number Publication Date
JP7223900B1 JP7223900B1 (ja) 2023-02-16
JP2023036514A true JP2023036514A (ja) 2023-03-14

Family

ID=78879464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022082206A Active JP7223900B1 (ja) 2021-09-02 2022-05-19 電子機器、メモリセルの過剰消去検出及び除去方法

Country Status (5)

Country Link
US (1) US11862259B2 (ja)
JP (1) JP7223900B1 (ja)
KR (1) KR102582240B1 (ja)
CN (1) CN113793633B (ja)
TW (1) TWI809739B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182480A (ja) * 1991-12-28 1993-07-23 Sony Corp プログラマブルリードオンリメモリ
JPH0628875A (ja) * 1992-07-10 1994-02-04 Sony Corp フラッシュ型ｅ２ ｐｒｏｍの消去方法
JPH0845284A (ja) * 1994-07-28 1996-02-16 Toshiba Corp 不揮発性半導体記憶装置とその消去方法
JP2001351389A (ja) * 2000-06-07 2001-12-21 Toshiba Corp 不揮発性半導体メモリ及びその制御方法
JP6847295B1 (ja) * 2020-09-11 2021-03-24 中天弘宇集成電路有限責任公司 Ｎｏｒフラッシュメモリ回路及びデータ書き込み、読み取り、消去方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596198B1 (en) * 1992-07-10 2000-03-29 Sony Corporation Flash eprom with erase verification and address scrambling architecture
KR100323554B1 (ko) * 1997-05-14 2002-03-08 니시무로 타이죠 불휘발성반도체메모리장치
US6198662B1 (en) * 1999-06-24 2001-03-06 Amic Technology, Inc. Circuit and method for pre-erasing/erasing flash memory array
KR100357693B1 (ko) * 1999-12-06 2002-10-25 삼성전자 주식회사 향상된 소거 알고리즘이 내장된 불휘발성 반도체 메모리장치
US6285599B1 (en) * 2000-05-02 2001-09-04 Advanced Micro Devices, Inc. Decoded source lines to tighten erase Vt distribution
KR100418521B1 (ko) * 2001-06-11 2004-02-11 삼성전자주식회사 계층적 섹터구조를 갖는 불휘발성 반도체 메모리 장치
JP2005182480A (ja) 2003-12-19 2005-07-07 Casio Comput Co Ltd 電子機器、電子機器の制御方法及び認証制御プログラム
US6834012B1 (en) * 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
JP2006028875A (ja) 2004-07-15 2006-02-02 Nishimoto Kinzoku Kogyo Kk 発光性樹脂構成材
JP2008045284A (ja) 2006-08-11 2008-02-28 Kajima Corp 解体自在型柱部材の継手部
KR100932367B1 (ko) 2007-11-09 2009-12-18 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소프트 프로그램 방법
US20100226178A1 (en) 2009-03-05 2010-09-09 Infineon Technologies Ag Apparatus and methods for correcting over-erased flash memory cells
US8374038B2 (en) 2010-05-04 2013-02-12 Macronix International Co., Ltd. Erase process for use in semiconductor memory device
CN102568594B (zh) * 2010-12-16 2016-01-06 北京兆易创新科技股份有限公司 一种非易失存储器的过擦除处理方法和处理系统
CN109872755A (zh) * 2017-12-01 2019-06-11 北京兆易创新科技股份有限公司 一种存储器擦除方法及装置
CN109872759B (zh) * 2017-12-01 2023-07-25 兆易创新科技集团股份有限公司 一种存储器擦除方法及装置
KR102660057B1 (ko) * 2018-11-07 2024-04-24 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182480A (ja) * 1991-12-28 1993-07-23 Sony Corp プログラマブルリードオンリメモリ
JPH0628875A (ja) * 1992-07-10 1994-02-04 Sony Corp フラッシュ型ｅ２ ｐｒｏｍの消去方法
JPH0845284A (ja) * 1994-07-28 1996-02-16 Toshiba Corp 不揮発性半導体記憶装置とその消去方法
JP2001351389A (ja) * 2000-06-07 2001-12-21 Toshiba Corp 不揮発性半導体メモリ及びその制御方法
JP6847295B1 (ja) * 2020-09-11 2021-03-24 中天弘宇集成電路有限責任公司 Ｎｏｒフラッシュメモリ回路及びデータ書き込み、読み取り、消去方法

Also Published As

Publication number Publication date
TW202311951A (zh) 2023-03-16
CN113793633A (zh) 2021-12-14
US11862259B2 (en) 2024-01-02
CN113793633B (zh) 2022-12-20
KR20230034122A (ko) 2023-03-09
TWI809739B (zh) 2023-07-21
KR102582240B1 (ko) 2023-09-22
US20230063964A1 (en) 2023-03-02
JP7223900B1 (ja) 2023-02-16

Similar Documents

Publication Publication Date Title
JP5072723B2 (ja) 不揮発性半導体記憶装置
CN101800078B (zh) 一种非易失存储器的擦除方法及装置
US8717813B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
CN102800362B (zh) 非易失存储器的过擦除处理方法和处理系统
CN102568594A (zh) 一种非易失存储器的过擦除处理方法和处理系统
CN101504864A (zh) 多级单元编程方法及集成电路装置
CN101430935A (zh) 闪存中过擦除存储单元的检测方法
KR20180073885A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20110128787A1 (en) Ripple programming of memory cells in a nonvolatile memory
CN101986389B (zh) 闪存单元、闪存装置及其编程方法
JP3845051B2 (ja) 不揮発性半導体メモリ
CN104751885B (zh) Flash芯片及应对flash芯片异常掉电的擦除或编程方法
JP7223900B1 (ja) 電子機器、メモリセルの過剰消去検出及び除去方法
CN109243516B (zh) 一种擦除方法、装置及计算机可读存储介质
TWI832150B (zh) 非揮發性記憶體的裝置及其抹除操作方法
CN106653080B (zh) 快闪存储器与增进快闪存储器可靠性的方法
CN109935266B (zh) 一种存储单元漏电处理方法、装置及存储器
US11854624B2 (en) Non-volatile memory device and erasing operation method thereof
CN116312702B (zh) 一种固态硬盘擦写控制方法、装置、电子设备和存储介质
US10878916B2 (en) Erasing method
CN102446555A (zh) 一种存储器及其使用方法
US7420845B2 (en) High-endurance memory device
CN115331722A (zh) 闪存芯片及其编程方法和测试方法
CN115602232A (zh) 非易失性存储器的编程方法以及存储装置
CN116612802A (zh) 非易失性存储器的装置及其擦除操作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220530

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R150 Certificate of patent or registration of utility model

Ref document number: 7223900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150